JPH06208343A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06208343A JPH06208343A JP306393A JP306393A JPH06208343A JP H06208343 A JPH06208343 A JP H06208343A JP 306393 A JP306393 A JP 306393A JP 306393 A JP306393 A JP 306393A JP H06208343 A JPH06208343 A JP H06208343A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- scan
- period
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 走査電圧や表示信号電圧を高くすることを避
けて低消費電力を実現しながら、均一で高いコントラス
ト比の画像表示を実現することのできる液晶表示装置を
提供する。 【構成】 走査電極駆動回路３により 1走査選択期間の
直前に少なくとも 1走査選択時間にわたって大きさが前
記走査選択電圧レベルＶ3 よりも小さな電圧レベルＶ5
の電圧を走査電極７に印加することで、前記の走査選択
期間に入る以前に画素をオン状態にすることを避けつつ
その画素の液晶層１５に予備電圧を充電させておくの
で、走査選択期間に入ってから画素をオン状態にするに
十分な値にするまでの液晶印加電圧ＶLCの書き込みを短
時間に速やかに行なうことができる。
けて低消費電力を実現しながら、均一で高いコントラス
ト比の画像表示を実現することのできる液晶表示装置を
提供する。 【構成】 走査電極駆動回路３により 1走査選択期間の
直前に少なくとも 1走査選択時間にわたって大きさが前
記走査選択電圧レベルＶ3 よりも小さな電圧レベルＶ5
の電圧を走査電極７に印加することで、前記の走査選択
期間に入る以前に画素をオン状態にすることを避けつつ
その画素の液晶層１５に予備電圧を充電させておくの
で、走査選択期間に入ってから画素をオン状態にするに
十分な値にするまでの液晶印加電圧ＶLCの書き込みを短
時間に速やかに行なうことができる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に係り、特
に非線形素子を画素部のスイッチング用アクティブ素子
として用いた液晶表示装置に関する。
に非線形素子を画素部のスイッチング用アクティブ素子
として用いた液晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、ワードプロセッサ、パ
ーソナルコンピュータのような情報処理装置や、テレビ
や投射型テレビなどのディスプレイデバイスとして広く
用いられている。このような用途における液晶表示装置
としては、単純マトリックス方式とアクティブマトリッ
クス方式との 2方式に大別することができる。
ーソナルコンピュータのような情報処理装置や、テレビ
や投射型テレビなどのディスプレイデバイスとして広く
用いられている。このような用途における液晶表示装置
としては、単純マトリックス方式とアクティブマトリッ
クス方式との 2方式に大別することができる。
【０００３】単純マトリックス方式は、構造が簡易で既
に高歩留まりの製造方法も確立されているため、広く実
用に供されている。そして特に情報処理装置や高精細テ
レビなどの大容量画像情報の表示用途に好適なものとし
て、液晶自体の電気光学的なしきい値特性が急峻なＳＴ
Ｎ（Super Twisted Nematic ）型液晶を用いた液晶表示
装置が用いられている。
に高歩留まりの製造方法も確立されているため、広く実
用に供されている。そして特に情報処理装置や高精細テ
レビなどの大容量画像情報の表示用途に好適なものとし
て、液晶自体の電気光学的なしきい値特性が急峻なＳＴ
Ｎ（Super Twisted Nematic ）型液晶を用いた液晶表示
装置が用いられている。
【０００４】ところが、このようなＳＴＮ型液晶表示装
置においては、最適バイアス法などで駆動されており表
示部分（オン画素）と非表示部分（オフ画素）との液晶
印加電圧の実効値の差が特定の電圧以上にはできない上
に、前述のようにＳＴＮ型液晶自体の電気光学的なしき
い値特性が急峻であるために、表示部分（オン画素）と
非表示部分（オフ画素）とのコントラスト比は走査線数
200本程度のマトリックス表示の場合においても不十分
であり、走査線数 500本以上の大規模なものにおいて
は、さらに致命的にコントラスト比が低いものとなる。
また、応答速度も100ｍｓ乃至 300ｍｓ程度と遅く、例
えばＶＧＡ対応のコンピュータのディスプレイ端末のよ
うな用途には不向きであるという問題がある。
置においては、最適バイアス法などで駆動されており表
示部分（オン画素）と非表示部分（オフ画素）との液晶
印加電圧の実効値の差が特定の電圧以上にはできない上
に、前述のようにＳＴＮ型液晶自体の電気光学的なしき
い値特性が急峻であるために、表示部分（オン画素）と
非表示部分（オフ画素）とのコントラスト比は走査線数
200本程度のマトリックス表示の場合においても不十分
であり、走査線数 500本以上の大規模なものにおいて
は、さらに致命的にコントラスト比が低いものとなる。
また、応答速度も100ｍｓ乃至 300ｍｓ程度と遅く、例
えばＶＧＡ対応のコンピュータのディスプレイ端末のよ
うな用途には不向きであるという問題がある。
【０００５】このような欠点を有する単純マトリックス
方式の液晶表示装置に代わって、一つ一つの画素への駆
動電圧の印加を直接スイッチング制御するスイッチング
素子を有する、いわゆるアクティブマトリックス型液晶
表示装置が開発されている。このアクティブマトリック
ス型液晶表示装置には、主にスイッチング素子としてＴ
ＦＴ（Thin Film Transistor）が採用されており、視角
特性が良好である、応答速度が速い、コントラストが高
いなどの特長がある。そしてそのＴＦＴを形成する半導
体材料としては、セレン化カドミウムや、テルルや、単
結晶シリコンや、非晶質シリコンなどの種々の材料が提
案されている。
方式の液晶表示装置に代わって、一つ一つの画素への駆
動電圧の印加を直接スイッチング制御するスイッチング
素子を有する、いわゆるアクティブマトリックス型液晶
表示装置が開発されている。このアクティブマトリック
ス型液晶表示装置には、主にスイッチング素子としてＴ
ＦＴ（Thin Film Transistor）が採用されており、視角
特性が良好である、応答速度が速い、コントラストが高
いなどの特長がある。そしてそのＴＦＴを形成する半導
体材料としては、セレン化カドミウムや、テルルや、単
結晶シリコンや、非晶質シリコンなどの種々の材料が提
案されている。
【０００６】ところが、このようなＴＦＴを用いたアク
ティブマトリックス型の液晶表示装置においては、煩雑
な微細加工工程を要するＴＦＴなどを大面積にわたって
欠陥なく形成しなければならないため、製造コストが高
く、また大型の表示パネルへの応用が容易ではないとい
う不都合がある。
ティブマトリックス型の液晶表示装置においては、煩雑
な微細加工工程を要するＴＦＴなどを大面積にわたって
欠陥なく形成しなければならないため、製造コストが高
く、また大型の表示パネルへの応用が容易ではないとい
う不都合がある。
【０００７】そこで、そのような煩雑な微細加工工程を
要するＴＦＴに代わるスイッチング素子として非線形な
電流電圧特性を有するダイオードのような非線形素子を
用いたアクティブマトリックス型液晶表示装置が提案さ
れており、既に実用に供されているものもある。そのよ
うな非線形素子としては、例えばダイオード方式のもの
や、酸化亜鉛を用いたバリスタや、金属からなる 2つの
電極で絶縁物を挟持してなるＭＩＭ（Metal-insulator-
Metal ）方式のものや、金属からなる 2つの電極で半導
電性の層を挟持してなるもの（ＭＳＩ）などがある。
要するＴＦＴに代わるスイッチング素子として非線形な
電流電圧特性を有するダイオードのような非線形素子を
用いたアクティブマトリックス型液晶表示装置が提案さ
れており、既に実用に供されているものもある。そのよ
うな非線形素子としては、例えばダイオード方式のもの
や、酸化亜鉛を用いたバリスタや、金属からなる 2つの
電極で絶縁物を挟持してなるＭＩＭ（Metal-insulator-
Metal ）方式のものや、金属からなる 2つの電極で半導
電性の層を挟持してなるもの（ＭＳＩ）などがある。
【０００８】なかでも、ＭＩＭ素子を用いたものは、液
晶層を挟んで対向配置された電極間に液晶印加電圧を印
加すると、小さな時定数で充電が行なわれ、液晶印加電
圧が印加されなくなると、大きな時定数で放電が行なわ
れる。したがって走査選択期間において表示信号電圧が
ＭＩＭ素子のしきい値電圧を越えると短い期間でも該当
画素の液晶層の等価容量（液晶容量ＣLC）に電圧が書き
込まれ、一旦書き込まれた電圧は単純マトリックス型の
ようには急激に低減することなく走査非選択期間におい
ても十分な時間にわたって保持される。その結果、単純
マトリックス型液晶表示装置の場合と比べてオン画素の
液晶印加電圧の実効値とオフ画素の液晶印加電圧の実効
値との比を高くすることができるので、コントラスト比
の高い表示を実現することができる。
晶層を挟んで対向配置された電極間に液晶印加電圧を印
加すると、小さな時定数で充電が行なわれ、液晶印加電
圧が印加されなくなると、大きな時定数で放電が行なわ
れる。したがって走査選択期間において表示信号電圧が
ＭＩＭ素子のしきい値電圧を越えると短い期間でも該当
画素の液晶層の等価容量（液晶容量ＣLC）に電圧が書き
込まれ、一旦書き込まれた電圧は単純マトリックス型の
ようには急激に低減することなく走査非選択期間におい
ても十分な時間にわたって保持される。その結果、単純
マトリックス型液晶表示装置の場合と比べてオン画素の
液晶印加電圧の実効値とオフ画素の液晶印加電圧の実効
値との比を高くすることができるので、コントラスト比
の高い表示を実現することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うなＭＩＭ素子を用いた液晶表示装置に代表される 2端
子型液晶表示装置の表示性能は駆動方法に大きく依存す
るという問題がある。すなわち、液晶表示装置は通常フ
レーム反転駆動されるが、フレーム反転駆動では例えば
1信号ライン上の一画素のみオンの表示を行なう場合と
全画素オンの表示を行なう場合とでは、走査非選択期間
内に画素に書き込まれる電圧の極性の割合が異なり、こ
のため表示パターンに依存して液晶印加電圧の実効値
（液晶層に保持される電圧の時間的平均）にばらつきが
生じる。その結果、表示パターンごとに、あるいは表示
位置ごとに、コントラストにばらつきが生じて表示品位
が低劣なものとなってしまうという問題がある。
うなＭＩＭ素子を用いた液晶表示装置に代表される 2端
子型液晶表示装置の表示性能は駆動方法に大きく依存す
るという問題がある。すなわち、液晶表示装置は通常フ
レーム反転駆動されるが、フレーム反転駆動では例えば
1信号ライン上の一画素のみオンの表示を行なう場合と
全画素オンの表示を行なう場合とでは、走査非選択期間
内に画素に書き込まれる電圧の極性の割合が異なり、こ
のため表示パターンに依存して液晶印加電圧の実効値
（液晶層に保持される電圧の時間的平均）にばらつきが
生じる。その結果、表示パターンごとに、あるいは表示
位置ごとに、コントラストにばらつきが生じて表示品位
が低劣なものとなってしまうという問題がある。
【００１０】このような問題を解決する方策として、例
えば特公昭62-6210 号公報に開示されたような技術があ
る。これは、走査電極の 1走査選択期間を少なくとも第
１の期間および第２の期間のいわゆる細走査選択期間に
分割し、その一方の期間では走査電圧を走査選択電圧レ
ベルとし他方の期間では走査非選択電圧レベルとし、か
つ表示信号電圧を第１の期間では画像情報に対応して表
示選択レベルまたは表示非選択レベルとし、第２の期間
では第１の期間の反転レベルとするという駆動方法で非
線形素子を用いた液晶表示装置を駆動させるという技術
である。このような駆動方法によれば、実際に表示パタ
ーンに依存することなく均一なコントラストの画像表示
を実現できる。
えば特公昭62-6210 号公報に開示されたような技術があ
る。これは、走査電極の 1走査選択期間を少なくとも第
１の期間および第２の期間のいわゆる細走査選択期間に
分割し、その一方の期間では走査電圧を走査選択電圧レ
ベルとし他方の期間では走査非選択電圧レベルとし、か
つ表示信号電圧を第１の期間では画像情報に対応して表
示選択レベルまたは表示非選択レベルとし、第２の期間
では第１の期間の反転レベルとするという駆動方法で非
線形素子を用いた液晶表示装置を駆動させるという技術
である。このような駆動方法によれば、実際に表示パタ
ーンに依存することなく均一なコントラストの画像表示
を実現できる。
【００１１】しかしながら、このような駆動方法では、
走査選択電圧レベルの走査パルスを印加する時間が通常
の 1走査選択期間の半分の時間しか取れず短いため、表
示を行なうに十分な電圧の書き込みを確保するためには
走査電圧と表示信号電圧との重畳電圧である液晶印加電
圧を高くしなければならないという問題がある。そして
近年では前述したように画素数が著しく増加しており、
さらに 1走査選択期間自体も短くなっているので、この
問題はさらに解決が容易ではないものとなってきてい
る。
走査選択電圧レベルの走査パルスを印加する時間が通常
の 1走査選択期間の半分の時間しか取れず短いため、表
示を行なうに十分な電圧の書き込みを確保するためには
走査電圧と表示信号電圧との重畳電圧である液晶印加電
圧を高くしなければならないという問題がある。そして
近年では前述したように画素数が著しく増加しており、
さらに 1走査選択期間自体も短くなっているので、この
問題はさらに解決が容易ではないものとなってきてい
る。
【００１２】本発明は、このような問題を解決するため
に成されたもので、その目的は、走査電圧や表示信号電
圧を高くすることを避けて低消費電力を実現しながら、
均一で高いコントラスト比の画像表示を実現することの
できる液晶表示装置を提供することにある。
に成されたもので、その目的は、走査電圧や表示信号電
圧を高くすることを避けて低消費電力を実現しながら、
均一で高いコントラスト比の画像表示を実現することの
できる液晶表示装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の液晶表示装置
は、走査電極が形成された第１の基板と、画素電極と該
画素電極に接続された電気抵抗特性が非線形である非線
形素子と該非線形素子に接続された信号電極とを有し前
記第１の基板に対向配置される第２の基板と、前記第１
の基板および前記第２の基板間に封入され対向する前記
走査電極および前記画素電極の間隙に挟持されて画素を
形成する液晶層と、前記走査電極に走査電圧を印加する
走査電極駆動手段と、前記信号電極に表示信号電圧を印
加する信号電極駆動手段とを有する液晶表示装置におい
て、前記走査電極の 1走査選択期間を少なくとも第１の
期間および第２の期間に分割し、その一方の期間では走
査選択電圧レベルとし他方の期間では走査非選択電圧レ
ベルとし、かつ前記 1走査選択期間の直前に少なくとも
1走査選択時間にわたって大きさが前記走査選択電圧レ
ベルよりも小さな電圧レベルであって前記表示信号電圧
と重畳したときに前記画素をオン状態にすることを避け
て前記画素の液晶層の容量を予備充電する予備充電電圧
レベルとした走査電圧を前記走査電極に印加する走査電
極駆動手段と、前記第１の期間では画像情報に対応して
表示選択レベルまたは表示非選択レベルとし、かつ前記
第２の期間では前記第１の期間が表示選択レベルのとき
は表示非選択レベルとし前記第１の期間が表示非選択レ
ベルのときは表示選択レベルとした表示信号電圧を前記
信号電極に印加する信号電極駆動手段とを具備すること
を特徴としている。
は、走査電極が形成された第１の基板と、画素電極と該
画素電極に接続された電気抵抗特性が非線形である非線
形素子と該非線形素子に接続された信号電極とを有し前
記第１の基板に対向配置される第２の基板と、前記第１
の基板および前記第２の基板間に封入され対向する前記
走査電極および前記画素電極の間隙に挟持されて画素を
形成する液晶層と、前記走査電極に走査電圧を印加する
走査電極駆動手段と、前記信号電極に表示信号電圧を印
加する信号電極駆動手段とを有する液晶表示装置におい
て、前記走査電極の 1走査選択期間を少なくとも第１の
期間および第２の期間に分割し、その一方の期間では走
査選択電圧レベルとし他方の期間では走査非選択電圧レ
ベルとし、かつ前記 1走査選択期間の直前に少なくとも
1走査選択時間にわたって大きさが前記走査選択電圧レ
ベルよりも小さな電圧レベルであって前記表示信号電圧
と重畳したときに前記画素をオン状態にすることを避け
て前記画素の液晶層の容量を予備充電する予備充電電圧
レベルとした走査電圧を前記走査電極に印加する走査電
極駆動手段と、前記第１の期間では画像情報に対応して
表示選択レベルまたは表示非選択レベルとし、かつ前記
第２の期間では前記第１の期間が表示選択レベルのとき
は表示非選択レベルとし前記第１の期間が表示非選択レ
ベルのときは表示選択レベルとした表示信号電圧を前記
信号電極に印加する信号電極駆動手段とを具備すること
を特徴としている。
【００１４】なお、前記の走査電圧の予備電圧レベルの
大きさとしては、例えば 1／Ｎバイアス駆動の場合で
は、走査選択期間の走査選択電圧レベルの 1/3を下限と
し、かつ（Ｎ− 3）／（Ｎ− 1）を上限とすることが望
ましい。これは、予備電圧レベルの大きさは走査選択期
間の走査選択電圧レベルの 1/3以下では効果がなく、か
つ（Ｎ− 3）／（Ｎ− 1）以上では表示非選択画素にも
画素をオンとするような液晶印加電圧が印加されてしま
いシャドーの原因となるという不都合が生じる恐れがあ
るためである。
大きさとしては、例えば 1／Ｎバイアス駆動の場合で
は、走査選択期間の走査選択電圧レベルの 1/3を下限と
し、かつ（Ｎ− 3）／（Ｎ− 1）を上限とすることが望
ましい。これは、予備電圧レベルの大きさは走査選択期
間の走査選択電圧レベルの 1/3以下では効果がなく、か
つ（Ｎ− 3）／（Ｎ− 1）以上では表示非選択画素にも
画素をオンとするような液晶印加電圧が印加されてしま
いシャドーの原因となるという不都合が生じる恐れがあ
るためである。
【００１５】また、前記の非線形素子としては、ダイオ
ード素子や、酸化亜鉛を用いたバリスタ素子や、金属か
らなる 2つの電極で絶縁物を挟持してなるＭＩＭ素子
や、金属からなる 2つの電極で半導電性の層を挟持して
なるＭＳＩ素子などを用いることができる。
ード素子や、酸化亜鉛を用いたバリスタ素子や、金属か
らなる 2つの電極で絶縁物を挟持してなるＭＩＭ素子
や、金属からなる 2つの電極で半導電性の層を挟持して
なるＭＳＩ素子などを用いることができる。
【００１６】
【作用】本発明の液晶表示装置においては、 1走査選択
期間を少なくとも 2つの期間に分割し、例えばその前半
を走査選択電圧レベルの走査電圧とし後半で走査非選択
電圧レベルとする一方、第１の期間では画像情報に対応
して表示選択レベルまたは表示非選択レベルとし、第２
の期間では第１の期間が表示選択レベルのときは表示非
選択レベルとし第１の期間が表示非選択レベルのときは
表示選択レベルとした表示信号電圧を信号電極に印加す
ることで、表示パターンに依存した液晶印加電圧の実効
値のばらつきを抑えることができる。
期間を少なくとも 2つの期間に分割し、例えばその前半
を走査選択電圧レベルの走査電圧とし後半で走査非選択
電圧レベルとする一方、第１の期間では画像情報に対応
して表示選択レベルまたは表示非選択レベルとし、第２
の期間では第１の期間が表示選択レベルのときは表示非
選択レベルとし第１の期間が表示非選択レベルのときは
表示選択レベルとした表示信号電圧を信号電極に印加す
ることで、表示パターンに依存した液晶印加電圧の実効
値のばらつきを抑えることができる。
【００１７】しかもそのような走査選択期間の直前に少
なくとも 1走査選択時間にわたって大きさが前記走査選
択電圧レベルよりも小さな電圧レベルの走査電圧を走査
電極に印加することで、走査選択期間に入る以前に画素
をオン状態にすることを避けつつその画素の液晶層の等
価容量に予備電圧を充電させておくので、走査選択期間
に入ってから液晶層の保持電圧が画素駆動に十分な値に
なるまでの等価容量への充電を短時間に速やかに行なう
ことができる。
なくとも 1走査選択時間にわたって大きさが前記走査選
択電圧レベルよりも小さな電圧レベルの走査電圧を走査
電極に印加することで、走査選択期間に入る以前に画素
をオン状態にすることを避けつつその画素の液晶層の等
価容量に予備電圧を充電させておくので、走査選択期間
に入ってから液晶層の保持電圧が画素駆動に十分な値に
なるまでの等価容量への充電を短時間に速やかに行なう
ことができる。
【００１８】これにより、液晶印加電圧を高くせずと
も、表示パターンに依存した液晶印加電圧の実効値のば
らつきを抑えて高コントラスト比で均一な画像表示を実
現することができる。
も、表示パターンに依存した液晶印加電圧の実効値のば
らつきを抑えて高コントラスト比で均一な画像表示を実
現することができる。
【００１９】
【実施例】以下、本発明に係る液晶表示装置の一実施例
を図面に基づいて詳細に説明する。
を図面に基づいて詳細に説明する。
【００２０】図１は、本発明の液晶表示装置の構成を模
式的に示す図、図２はそれに用いた液晶表示パネルを拡
大して示す図である。
式的に示す図、図２はそれに用いた液晶表示パネルを拡
大して示す図である。
【００２１】この液晶表示装置は、ＭＩＭ型液晶表示パ
ネル１と、走査電極駆動回路３と、信号電極駆動回路５
とからその主要部が構成されている。
ネル１と、走査電極駆動回路３と、信号電極駆動回路５
とからその主要部が構成されている。
【００２２】ＭＩＭ型液晶表示パネル１は、走査電極７
と、これに対向配置された画素電極９と、これに接続さ
れた極性が互いに逆向きの 2つのダイオードを並列して
なるＭＩＭ素子１１と、これに接続された信号電極１３
と、画素電極９と走査電極７との間に挟持された液晶層
１５とを有している。そして等価回路的には各画素は液
晶容量（ＣLC）を形成している。
と、これに対向配置された画素電極９と、これに接続さ
れた極性が互いに逆向きの 2つのダイオードを並列して
なるＭＩＭ素子１１と、これに接続された信号電極１３
と、画素電極９と走査電極７との間に挟持された液晶層
１５とを有している。そして等価回路的には各画素は液
晶容量（ＣLC）を形成している。
【００２３】図２に示すように、ガラス基板１７上にＴ
ａからなる信号電極１３と、ＭＩＭ素子１１の下部電極
１９とが形成されている。この下部電極１９の上表面に
は陽極酸化による絶縁体２１が形成されている。さらに
その上には上部電極２３が形成されて、非線形な抵抗値
特性を有するＭＩＭ素子１１が形成されている。そして
ＩＴＯのような透明導電膜から画素電極９が形成され、
ＭＩＭ素子１１の上部電極２３に接続されている。そし
てその表面ほぼ全面を覆うように配向膜２５が形成され
て、マトリックスアレイ基板２７が形成されている。一
方、このマトリックスアレイ基板２７に対向するよう
に、ガラス基板２９上にＩＴＯのような透明導電膜から
なる走査電極７が前記の信号電極１３と直交し画素電極
９と対向するように形成され、そのほぼ全面を覆うよう
に配向膜３１が形成されて、対向基板３３が形成されて
いる。そしてマトリックスアレイ基板２７と対向基板３
３とを 5μｍの間隙（セルギャップ）を持たせて対向配
置し、その間隙に液晶層１５が封入され挟持されてい
る。そして一つの画素電極９と、これに接続されたＭＩ
Ｍ素子１１と、この画素電極９に対向する走査電極７
と、それらに挟持される液晶層１５とで一画素が形成さ
れている。本実施例の液晶表示パネルは、 128× 128ド
ットの画素数を有している。またその画素寸法は 200μ
ｍ角の大きさとした。
ａからなる信号電極１３と、ＭＩＭ素子１１の下部電極
１９とが形成されている。この下部電極１９の上表面に
は陽極酸化による絶縁体２１が形成されている。さらに
その上には上部電極２３が形成されて、非線形な抵抗値
特性を有するＭＩＭ素子１１が形成されている。そして
ＩＴＯのような透明導電膜から画素電極９が形成され、
ＭＩＭ素子１１の上部電極２３に接続されている。そし
てその表面ほぼ全面を覆うように配向膜２５が形成され
て、マトリックスアレイ基板２７が形成されている。一
方、このマトリックスアレイ基板２７に対向するよう
に、ガラス基板２９上にＩＴＯのような透明導電膜から
なる走査電極７が前記の信号電極１３と直交し画素電極
９と対向するように形成され、そのほぼ全面を覆うよう
に配向膜３１が形成されて、対向基板３３が形成されて
いる。そしてマトリックスアレイ基板２７と対向基板３
３とを 5μｍの間隙（セルギャップ）を持たせて対向配
置し、その間隙に液晶層１５が封入され挟持されてい
る。そして一つの画素電極９と、これに接続されたＭＩ
Ｍ素子１１と、この画素電極９に対向する走査電極７
と、それらに挟持される液晶層１５とで一画素が形成さ
れている。本実施例の液晶表示パネルは、 128× 128ド
ットの画素数を有している。またその画素寸法は 200μ
ｍ角の大きさとした。
【００２４】図３は、本実施例の液晶表示装置において
用いられる走査電圧および表示信号電圧を示す図であ
る。図３（ａ）は信号電極駆動回路５が信号電極１３に
印加する表示選択時（いわゆる画素のオン表示時）の電
圧波形を示しており、図３（ｂ）はその表示非選択時
（いわゆる画素のオフ表示時）の電圧波形を示してい
る。また図３（ｃ）は走査電極駆動回路３が走査電極７
に印加する走査電圧の電圧波形を示している。
用いられる走査電圧および表示信号電圧を示す図であ
る。図３（ａ）は信号電極駆動回路５が信号電極１３に
印加する表示選択時（いわゆる画素のオン表示時）の電
圧波形を示しており、図３（ｂ）はその表示非選択時
（いわゆる画素のオフ表示時）の電圧波形を示してい
る。また図３（ｃ）は走査電極駆動回路３が走査電極７
に印加する走査電圧の電圧波形を示している。
【００２５】図３（ａ）、（ｂ）に示すように、 1走査
選択期間（ 1ライン走査期間）を少なくとも第１の期間
および第２の期間に分割し、第１の期間では画像情報に
対応して表示選択レベルＶ1 または表示非選択レベルＶ
2 とし、かつ第２の期間では第１の期間が表示選択レベ
ルＶ1 のときは表示非選択レベルＶ2 とし第１の期間が
表示非選択レベルＶ2 のときは表示選択レベルＶ1 とし
た表示信号電圧Ｖx を、信号電極駆動回路５が信号電極
１３を介して画素電極９に印加する。これにより、 1フ
レーム中の走査非選択期間において同一信号電極上の各
画素に印加される液晶印加電圧の実効値のばらつきを抑
えてほぼ一定にすることができるので、表示画面内での
各画素のコントラストのばらつきを抑えることができ
る。
選択期間（ 1ライン走査期間）を少なくとも第１の期間
および第２の期間に分割し、第１の期間では画像情報に
対応して表示選択レベルＶ1 または表示非選択レベルＶ
2 とし、かつ第２の期間では第１の期間が表示選択レベ
ルＶ1 のときは表示非選択レベルＶ2 とし第１の期間が
表示非選択レベルＶ2 のときは表示選択レベルＶ1 とし
た表示信号電圧Ｖx を、信号電極駆動回路５が信号電極
１３を介して画素電極９に印加する。これにより、 1フ
レーム中の走査非選択期間において同一信号電極上の各
画素に印加される液晶印加電圧の実効値のばらつきを抑
えてほぼ一定にすることができるので、表示画面内での
各画素のコントラストのばらつきを抑えることができ
る。
【００２６】しかも、図３（ｃ）に示すように、走査選
択期間の直前に少なくとも 1走査選択時間にわたって大
きさが走査選択電圧レベルＶ3 よりも小さな電圧レベル
の予備電圧レベルＶ5 とした走査電圧を、走査電極駆動
回路３が走査電極７に印加する。そして走査選択期間の
うち第１の期間中に走査電極７に印加する走査電圧を走
査選択電圧レベルＶ3 とし、走査選択期間のうち第２の
期間中に走査電極７に印加する走査電圧を走査非選択電
圧レベルＶ4 としている。このようにすることで、前記
の走査選択期間に入る以前に画素をオン状態にすること
を避けつつその画素の液晶層１５に予備電圧を充電させ
ておくので、走査選択期間に入ってから液晶層１５の保
持電圧が画素駆動に十分な値になるまでの液晶容量ＣLC
への充電を短時間に速やかに行なうことができる。
択期間の直前に少なくとも 1走査選択時間にわたって大
きさが走査選択電圧レベルＶ3 よりも小さな電圧レベル
の予備電圧レベルＶ5 とした走査電圧を、走査電極駆動
回路３が走査電極７に印加する。そして走査選択期間の
うち第１の期間中に走査電極７に印加する走査電圧を走
査選択電圧レベルＶ3 とし、走査選択期間のうち第２の
期間中に走査電極７に印加する走査電圧を走査非選択電
圧レベルＶ4 としている。このようにすることで、前記
の走査選択期間に入る以前に画素をオン状態にすること
を避けつつその画素の液晶層１５に予備電圧を充電させ
ておくので、走査選択期間に入ってから液晶層１５の保
持電圧が画素駆動に十分な値になるまでの液晶容量ＣLC
への充電を短時間に速やかに行なうことができる。
【００２７】このようにして、液晶印加電圧（すなわち
走査電圧と表示信号電圧との重畳電圧）を高くせずとも
表示パターンに依存した液晶印加電圧の実効値のばらつ
きを抑えて、高コントラスト比で均一な画像表示を実現
することができる。
走査電圧と表示信号電圧との重畳電圧）を高くせずとも
表示パターンに依存した液晶印加電圧の実効値のばらつ
きを抑えて、高コントラスト比で均一な画像表示を実現
することができる。
【００２８】本実施例の液晶表示装置では、デューティ
比1 ／ 450、バイアス比は 1／ 9とした。そして予備電
圧レベルＶ5 は、走査選択期間の走査選択電圧レベルＶ
3 の5／ 8倍の大きさの電圧とした。
比1 ／ 450、バイアス比は 1／ 9とした。そして予備電
圧レベルＶ5 は、走査選択期間の走査選択電圧レベルＶ
3 の5／ 8倍の大きさの電圧とした。
【００２９】図４（ａ）は、このような本実施例の液晶
表示装置の一画素に印加される液晶印加電圧を示す波形
図であり、図４（ｂ）は、それにより液晶層１５に保持
される保持電圧ＶLC（すなわち液晶印加電圧の実効値）
を示す波形図である。この図４に示すように、液晶層１
５の保持電圧ＶLCは、走査非選択期間中においてもオン
表示の場合とオフ表示の場合とでその値のばらつきが少
なくできる。
表示装置の一画素に印加される液晶印加電圧を示す波形
図であり、図４（ｂ）は、それにより液晶層１５に保持
される保持電圧ＶLC（すなわち液晶印加電圧の実効値）
を示す波形図である。この図４に示すように、液晶層１
５の保持電圧ＶLCは、走査非選択期間中においてもオン
表示の場合とオフ表示の場合とでその値のばらつきが少
なくできる。
【００３０】その結果、図５の液晶印加電圧／コントラ
スト特性曲線に示すように、実線で示した本実施例の場
合は、コントラスト比のピークを与える液晶印加電圧を
破線で示した従来のＭＩＭ型液晶表示装置の場合に比べ
て約 2Ｖ低くすることができた。
スト特性曲線に示すように、実線で示した本実施例の場
合は、コントラスト比のピークを与える液晶印加電圧を
破線で示した従来のＭＩＭ型液晶表示装置の場合に比べ
て約 2Ｖ低くすることができた。
【００３１】なお、上記の走査電圧の予備電圧レベルＶ
5 の大きさについては、本実施例では走査選択電圧レベ
ルＶ3 の 5／ 8倍（Ｖ5 ＝Ｖ3 ×（ 5／ 8））の大きさ
の場合を例示したが、本発明はこの値のみには限定しな
い。例えば 1／Ｎバイアス駆動の場合では、走査選択期
間の走査選択電圧レベルＶ3 の 1／ 3を下限とし、かつ
（Ｎ− 3）／（Ｎ− 1）を上限とすることが望ましい。
これは、予備電圧レベルＶ5 の大きさは走査選択期間の
走査選択電圧レベルＶ3 の 1/3以下では効果がなく、か
つ（Ｎ− 3）／（Ｎ− 1）以上では表示非選択画素にも
画素をオンとするような液晶印加電圧が印加されてしま
いシャドーの原因となるという不都合が生じる恐れがあ
るためである。なお本実施例においても、Ｎ＝ 9である
から上式（Ｎ− 3）／（Ｎ− 1）の値は 6／ 8であり、
Ｖ5 が上記の条件 Ｖ3 ×（ 1／3）≦Ｖ5 ≦（Ｎ−
3）／（Ｎ− 1）を満たす値に設定されていることは言
うまでもない。
5 の大きさについては、本実施例では走査選択電圧レベ
ルＶ3 の 5／ 8倍（Ｖ5 ＝Ｖ3 ×（ 5／ 8））の大きさ
の場合を例示したが、本発明はこの値のみには限定しな
い。例えば 1／Ｎバイアス駆動の場合では、走査選択期
間の走査選択電圧レベルＶ3 の 1／ 3を下限とし、かつ
（Ｎ− 3）／（Ｎ− 1）を上限とすることが望ましい。
これは、予備電圧レベルＶ5 の大きさは走査選択期間の
走査選択電圧レベルＶ3 の 1/3以下では効果がなく、か
つ（Ｎ− 3）／（Ｎ− 1）以上では表示非選択画素にも
画素をオンとするような液晶印加電圧が印加されてしま
いシャドーの原因となるという不都合が生じる恐れがあ
るためである。なお本実施例においても、Ｎ＝ 9である
から上式（Ｎ− 3）／（Ｎ− 1）の値は 6／ 8であり、
Ｖ5 が上記の条件 Ｖ3 ×（ 1／3）≦Ｖ5 ≦（Ｎ−
3）／（Ｎ− 1）を満たす値に設定されていることは言
うまでもない。
【００３２】また、本実施例では非線形素子としてＭＩ
Ｍ素子１１を用いた例を示したが、本発明は用いる非線
形素子としてはＭＩＭ素子のみには限定しない。この他
にもダイオード素子や、酸化亜鉛を用いたバリスタ素子
や、ＭＩＭ素子や、金属からなる 2つの電極で半導電性
の層を挟持してなるＭＳＩ素子などを用いることができ
る。
Ｍ素子１１を用いた例を示したが、本発明は用いる非線
形素子としてはＭＩＭ素子のみには限定しない。この他
にもダイオード素子や、酸化亜鉛を用いたバリスタ素子
や、ＭＩＭ素子や、金属からなる 2つの電極で半導電性
の層を挟持してなるＭＳＩ素子などを用いることができ
る。
【００３３】その他、本発明の要旨を逸脱しない範囲
で、本発明の液晶表示装置の各部位の形成材料などの変
更が種々可能であることは言うまでもない。
で、本発明の液晶表示装置の各部位の形成材料などの変
更が種々可能であることは言うまでもない。
【００３４】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、走査電圧や表示信号電圧を高くすること
を避けて低消費電力を実現しながら、均一で高いコント
ラスト比の画像表示を実現することのできる液晶表示装
置を提供することができる。
発明によれば、走査電圧や表示信号電圧を高くすること
を避けて低消費電力を実現しながら、均一で高いコント
ラスト比の画像表示を実現することのできる液晶表示装
置を提供することができる。
【図１】本発明の液晶表示装置の構成を模式的に示す
図。
図。
【図２】本発明の液晶表示装置の液晶表示パネルの構造
を示す図。
を示す図。
【図３】本発明の液晶表示装置の走査電圧波形および表
示信号電圧波形の一例を示す図。
示信号電圧波形の一例を示す図。
【図４】本発明の液晶表示装置の液晶印加電圧波形およ
び保持電圧波形を示す図。
び保持電圧波形を示す図。
【図５】本発明の液晶表示装置の液晶印加電圧／コント
ラスト特性曲線を従来の液晶表示装置の場合と比較して
示す図。
ラスト特性曲線を従来の液晶表示装置の場合と比較して
示す図。
１…液晶表示パネル ３…走査電極駆動回路 ５…信号電極駆動回路 ７…走査電極 ９…画素電極 １１…ＭＩＭ素子 １３…信号電極 １５…液晶層
Claims (1)
- 【請求項１】 走査電極が形成された第１の基板と、画
素電極と該画素電極に接続された電気抵抗特性が非線形
である非線形素子と該非線形素子に接続された信号電極
とを有し前記第１の基板に対向配置される第２の基板
と、前記第１の基板および前記第２の基板間に封入され
対向する前記走査電極および前記画素電極の間隙に挟持
されて画素を形成する液晶層と、前記走査電極に走査電
圧を印加する走査電極駆動手段と、前記信号電極に表示
信号電圧を印加する信号電極駆動手段とを有する液晶表
示装置において、 前記走査電極の 1走査選択期間を少なくとも第１の期間
および第２の期間に分割し、その一方の期間では走査選
択電圧レベルとし他方の期間では走査非選択電圧レベル
とし、かつ前記 1走査選択期間の直前に少なくとも 1走
査選択時間にわたって大きさが前記走査選択電圧レベル
よりも小さな電圧レベルであって前記表示信号電圧と重
畳したときに前記画素をオン状態にすることを避けて前
記画素の液晶層の容量を予備充電する予備充電電圧レベ
ルとした走査電圧を前記走査電極に印加する走査電極駆
動手段と、 前記第１の期間では画像情報に対応して表示選択レベル
または表示非選択レベルとし、かつ前記第２の期間では
前記第１の期間が表示選択レベルのときは表示非選択レ
ベルとし前記第１の期間が表示非選択レベルのときは表
示選択レベルとした表示信号電圧を前記信号電極に印加
する信号電極駆動手段とを具備することを特徴とする液
晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP306393A JPH06208343A (ja) | 1993-01-12 | 1993-01-12 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP306393A JPH06208343A (ja) | 1993-01-12 | 1993-01-12 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208343A true JPH06208343A (ja) | 1994-07-26 |
Family
ID=11546876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP306393A Withdrawn JPH06208343A (ja) | 1993-01-12 | 1993-01-12 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06208343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774833B2 (en) | 1999-08-16 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
-
1993
- 1993-01-12 JP JP306393A patent/JPH06208343A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6774833B2 (en) | 1999-08-16 | 2004-08-10 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US7411535B2 (en) | 1999-08-16 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US7750833B2 (en) | 1999-08-16 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US8089385B2 (en) | 1999-08-16 | 2012-01-03 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
| US8754796B2 (en) | 1999-08-16 | 2014-06-17 | Semiconductor Energy Laboratory Co., Ltd. | D/A conversion circuit and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5303095B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3406772B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06180564A (ja) | 液晶表示装置 | |
| JPH075852A (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| JPH1062811A (ja) | 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 | |
| KR100380700B1 (ko) | 디스플레이디바이스 | |
| JP4370762B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| KR100260465B1 (ko) | 액정표시장치 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| KR950010137B1 (ko) | 액정표시장치의 구동방법 및 그 장치 | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| JPH11133377A (ja) | 液晶表示パネルの駆動装置、液晶表示装置、電子機器、及び液晶表示パネルの駆動方法 | |
| JP3054520B2 (ja) | アクティブマトリックスセルの駆動方法 | |
| JP3064702B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH02216121A (ja) | 液晶表示装置 | |
| JP2001133753A (ja) | 液晶素子の駆動方法 | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| JPH06208343A (ja) | 液晶表示装置 | |
| JPH1184417A (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JPH1138389A (ja) | 反射型の液晶表示装置 | |
| JP3255992B2 (ja) | アクティブマトリクス型の表示装置の表示方法 | |
| JPH05216442A (ja) | 液晶表示装置 | |
| JPH05323385A (ja) | 駆動波形 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |