JPH1062811A - 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 - Google Patents

液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法

Info

Publication number
JPH1062811A
JPH1062811A JP21844196A JP21844196A JPH1062811A JP H1062811 A JPH1062811 A JP H1062811A JP 21844196 A JP21844196 A JP 21844196A JP 21844196 A JP21844196 A JP 21844196A JP H1062811 A JPH1062811 A JP H1062811A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
reset
signal line
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21844196A
Other languages
English (en)
Inventor
Tatsuo Saishiyu
達夫 最首
Hiroyuki Osada
洋之 長田
Haruhiko Okumura
治彦 奥村
Hisao Fujiwara
久男 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21844196A priority Critical patent/JPH1062811A/ja
Priority to KR1019970039288A priority patent/KR100272147B1/ko
Priority to US08/914,654 priority patent/US5949391A/en
Publication of JPH1062811A publication Critical patent/JPH1062811A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 高精細且つ大容量でありながら、液晶材料と
して強誘電性液晶又は反強誘電性液晶を用いる液晶表示
素子の、低駆動電圧化を妨げる事無く、コントラストの
向上を図り、表示品位の向上を図る。 【解決手段】 アレイ基板１０上の任意の１列の画素電
極１１に対し、奇数行に電圧を印加する第１の信号線１
８及び偶数行に電圧を印加する第２の信号線２０を並列
配線し、２つの駆動系統により、第１の走査線１６によ
る奇数行のラインの書込み動作と同時に、第２の走査線
１７による偶数行の複数のラインのリセット動作を行う
事により、書込み時間を犠牲にする事なく、十分なリセ
ット動作とそれに続く十分な書込み時間による書込み動
作を行う。これにより、保持電圧の低下を防止すると共
に「ステップ応答」による残像を解消し、コントラスト
を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、駆動素子としてマ
トリクス状に配列された薄膜トランジスタ（以下ＴＦＴ
と略称する。）を備え、アレイ基板及び対向基板との間
に、自発分極を有する液晶材料を挾持して成る液晶表示
素子の駆動方法に関する。
【０００２】
【従来の技術】隣接する画素間のクロストークが無く、
高コントラスト表示を得られると共に、透過型表示が可
能であり且つ、大面積化も容易である等の理由から、従
来よりＴＦＴを制御素子として備えたアクティブマトリ
クス型の液晶表示装置が多用されている。
【０００３】そして、この様なＴＦＴ−液晶表示装置に
於いて、更に応答速度を改善すると共に広視野角を得る
ため、近年、ツイステッド・ネマティック液晶（以下Ｔ
Ｎ液晶と称する。）にかえ、液晶材料としてカイラルス
メクティックＣ相或いはその副次相の液晶の様に、自発
分極を有する強誘電性液晶或いは反強誘電性液晶を用い
るものが検討されている。これ等カイラルスメクティッ
クＣ相或いはその副次相の液晶をＴＦＴで駆動すると、
書込み時間が液晶応答時間より短い場合、反電場により
保持電圧が低下する現象が知られている（Ｈａｒｔｍａ
ｎｎ：Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６６，１１３２（１９
８９））。
【０００４】この保持電圧の低下は、いわゆるデータの
書込み不足であり、実効印加電圧の低下によりコントラ
スト比が低下され画質に悪影響を及ぼすという問題を有
していた。この書込み不足は、印加電圧を増大すること
によっても補えるが、駆動電圧の増加に必要な中耐圧ド
ライバやアレイの採用によるコストの増大という問題が
生じ、また、消費電力が増大される事から、特に小型軽
量且つ低消費電力化が要求される携帯用等、小型の液晶
表示装置にあっては、低消費電力化が妨げられ、バッテ
リの持ちが短縮され操作性も劣るという問題を生じてい
た。
【０００５】又印加電圧をフレーム毎に極性反転し正負
対称のモードで駆動する、フレーム反転駆動にあって
は、あるフレームで信号電圧の絶対値が変化した場合
に、表示画像は、直ちに新たな信号電圧に対応する透過
光量に達するのではなく、数フレームにわたり明暗をく
りかえしながら、定常の透過光量に落ち着くという「ス
テップ応答」という現象を生じ（Ｖｅｒｈｕｌｓｔ ｅ
ｔ ａｌ.:ＩＤＲＣ´９４ｄｉｇｅｓｔ，３３７（１９
９４））、表示品位が低下されるという問題を生じてい
た。このため、印加電圧を対称モードでは無く非対称モ
ード方式（Ｔａｎａｋａ ｅｔ ａｌ.:ＳＩＤ´９４
ｄｉｇｅｓｔ，４３０（１９９４））で駆動し、「ステ
ップ応答」を解消する方法も検討されているが、この場
合累積応答によりコントラスト比は向上されるものの、
画像応答速度の低下や液晶中の不純物のかたよりによる
焼き付き或いは残存ヒステリシスによる残像発生等の新
たな問題を生じ、実用化が妨げられていた。
【０００６】更に、前述の保持電圧低下及び「ステップ
応答」改善の為に補助容量を増大させるという手段も検
討されているが、ＴＮ液晶を用いる液晶表示素子にあっ
ては、補助容量は液晶を有する画素の容量とほぼ同程度
であるのに比し、強誘電性或いは反強誘電性液晶を用い
る場合には、補助容量をＴＮ液晶表示素子の補助容量の
１０倍或いはそれ以上に増大させれば保持電圧低下は解
決出来るものの、液晶材料の応答速度が現状程度に遅い
限り、「ステップ応答」は解決されず、補助容量の増大
に伴い電流量もそれに対応して増加する事から消費電力
の増大を招き、駆動回路の負担も大きく成り、携帯用や
小型の装置に適さない等用途が限定されるという問題を
生じていた。
【０００７】このため、「ステップ応答」を解決する別
の方法として、従来、ＴＦＴ又は薄膜ダイオード（以下
ＴＦＤと称する。）を用いた液晶表示素子において、印
加電圧の書込みに要する時間の一部を使って、書込み動
作直前に０Ｖを印加してリセット動作を行う方法も実施
されていた。
【０００８】
【発明が解決しようとする課題】しかしながら、この様
に書込み時間の一部を使用してリセット動作を行う従来
の方法にあっては、所定のフレーム時間にあっては、走
査線のライン数を減らさない限り、実質的な書込み時間
が短くなり、これによる書込み不足を生じてしまい、コ
ントラストの十分な向上を得られず、特に高精細化或い
は大型化の要求によるラインの増大により書込み時間が
短縮される液晶表示素子にあっては、リセット動作のた
めに、書込み時間が更に短くなってしまい、書込み不足
による悪影響が増大され、高コントラストを得られず表
示品位の著しい低下を招くという問題を生じていた。
【０００９】このため各画素毎に２個のＴＦＤを設け、
データ用とレファレンス用の２本の信号線により、デー
タ用信号線にて任意のラインにデータを書込む間に、レ
ファレンス用信号線にて前述の任意のライン以外のライ
ンのリセット動作を可能とする回路構造（Ｖｅｒｈｕｌ
ｓｔ ｅｔ ａｌ.:ＩＤＲＣ´９４ ｄｉｇｅｓｔ、３
７７（１９９４））を用いる液晶表示素子も検討されて
いるが、この回路構造にあっては、１画素当りのスイッ
チング素子数や配線数が多く、又駆動波形も複雑とな
り、製造上の歩留まりの低下を招きひいては低コスト化
が妨げられ、さらにはＴＦＤでは液晶表示素子全体の素
子特性のばらつきを抑えにくい等種々の問題を生じてい
た。
【００１０】そこで本発明は上記課題を除去するもの
で、高速且つ広視野角を得る液晶表示素子でありなが
ら、低駆動電圧化や低コスト化を妨げること無く、反電
場による保持電圧の低下を防止し、且つ「ステップ応
答」を解消して、コントラストの低下を防止し、さらに
は残存ヒステリシスによる残像や不純物のかたまりによ
る焼き付きやフリッカを解消し、表示品位の向上を図る
液晶表示素子及び大型液晶表示素子並びに液晶表示素子
の駆動方法を提供する事を目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決する為の
請求項１に記載の発明は、走査線及びこの走査線と交差
するよう配線される信号線の交点に配列されるスイッチ
ング素子により駆動され、マトリクス状に配列される画
素電極及び、前記画素電極に対向する対向電極を有す
る、相対向される２枚の基板との間に自発分極を有する
液晶材料を挾持して成る液晶表示素子において、前記信
号線が前記画素電極の１列当りに複数本配線され、前記
走査線が同時に駆動可能な複数の駆動系統に分割される
ものである。
【００１２】又上記課題を解決する為の請求項２に記載
の発明は、走査線及びこの走査線と交差するよう配線さ
れる信号線の交点に配列されるスイッチング素子により
駆動され、マトリクス状に配列される画素電極及び、前
記画素電極に対向する対向電極を有する、相対向される
２枚の基板との間に自発分極を有する液晶材料を挾持し
て成る液晶表示素子において、前記信号線が前記画素電
極の１列当りに複数本配線され、前記走査線が任意の行
の書込み動作と同時に前記任意の行以外の１行或いは複
数行のリセット動作とを可能とする複数の駆動系統に分
割されるものである。
【００１３】又上記課題を解決する為の請求項３に記載
の発明は、請求項２に記載の液晶表示素子において、信
号線が、奇数行のスイッチング素子に接続される第１の
信号線群及び、偶数行の前記スイッチング素子に接続さ
れる第２の信号線群からなり、走査線が、前記奇数行の
書込み動作或いはリセット動作を行う第１の駆動系統及
び、前記偶数行の書込み動作或いはリセット動作を行う
第２の駆動系統に分割されるものである。
【００１４】又上記課題を解決する為の請求項４に記載
の発明は、走査線及びこの走査線と交差するよう配線さ
れる信号線の交点に配列されるスイッチング素子により
駆動され、マトリクス状に配列される画素電極及び、前
記画素電極に対向する対向電極を有する、相対向される
２枚の基板との間に自発分極を有する液晶材料を挾持し
て成る液晶表示素子を２つ或いは４つ配置して成る大型
液晶表示素子において、各液晶表示素子毎に、前記信号
線が、奇数行のスイッチング素子に接続される第１の信
号線群及び、偶数行の前記スイッチング素子に接続され
る第２の信号線群からなり、前記走査線が、前記奇数行
の書込み動作或いはリセット動作を行う第１の駆動系統
及び、前記偶数行の書込み動作或いはリセット動作を行
う第２の駆動系統に分割されるものである。
【００１５】又上記課題を解決する為の請求項５に記載
の発明は、走査線及びこの走査線と交差するよう配線さ
れる信号線の交点に配列されるスイッチング素子により
駆動され、マトリクス状に配列される画素電極及び、前
記画素電極に対向する対向電極を有する、相対向される
２枚の基板との間に自発分極を有する液晶材料を挾持し
て成る液晶表示素子の駆動方法において、前記信号線が
前記画素電極の１列当りに複数本配線されると共に、前
記走査線が複数の駆動系統に分割して駆動され、任意の
行の書込み動作と同時に前記任意の行以外の１行或いは
複数行のリセット動作を行うものである。
【００１６】又上記課題を解決する為の請求項６に記載
の発明は、請求項５に記載の液晶表示素子の駆動方法に
おいて、信号線が第１の信号線群及び第２の信号線群か
らなり、前記第１の信号線群が奇数行のスイッチング素
子に接続され、前記第２の信号線群が偶数行のスイッチ
ング素子に接続され、前記奇数行の任意の１行への書込
み動作と同時に、前記偶数行の１行或いは複数行のリセ
ット動作を行う一方、前記偶数行の任意の１行への書込
み動作と同時に、前記奇数行の１行或いは複数行のリセ
ット動作を行うものである。
【００１７】又上記課題を解決する為の請求項７に記載
の発明は、請求項５に記載の液晶表示素子の駆動方法に
おいて、信号線が上信号線群及び下信号線群からなり、
前記上信号線群がアレイ基板の上半分のスイッチング素
子に接続され、前記下信号線群が前記アレイ基板の下半
分のスイッチング素子に接続され、前記上半分の任意の
１行への書込み動作と同時に、前記下半分の１行或いは
複数行のリセット動作を行う一方、前記下半分の任意の
１行への書込み動作と同時に、前記上半分の１行或いは
複数行のリセット動作を行うものである。
【００１８】又上記課題を解決する為の請求項８に記載
の発明は、請求項５乃至請求項７のいずれかに記載の液
晶表示素子の駆動方法において、任意の１行への書込み
動作と同時にリセット動作される行数が１乃至１０行で
あり、各行におけるリセット動作をせしめる為のリセッ
トパルスと書込み動作をせしめる為の書込みパルスの間
のブランク数が０か２或いは４のいずれかとするもので
ある。
【００１９】又上記課題を解決する為の請求項９に記載
の発明は、請求項８に記載の液晶表示素子の駆動方法に
おいて、同時にリセット動作される行数及びブランク数
を夫々調整可能とするものである。
【００２０】又上記課題を解決する為の請求項１０に記
載の発明は、走査線及びこの走査線と交差するよう配線
される信号線の交点に配列されるスイッチング素子によ
り駆動され、マトリクス状に配列される画素電極及び、
前記画素電極に対向する対向電極を有する、相対向され
る２枚の基板との間に自発分極を有する液晶材料を挾持
して成る液晶表示素子の駆動方法において、前記信号線
が前記画素電極の１列当りにｎ本（ｎは２以上）配線さ
れると共に、前記走査線がｎ個の駆動系統に分割して駆
動され、前記走査線による書込み動作をせしめる為の書
込みパルス幅を１Ｈ時間のｎ倍とするものである。
【００２１】又上記課題を解決する為の請求項１１に記
載の発明は、走査線及びこの走査線と交差するよう配線
される信号線の交点に配列されるスイッチング素子によ
り駆動され、マトリクス状に配列される画素電極及び、
前記画素電極に対向する対向電極を有する、相対向され
る２枚の基板との間に自発分極を有する液晶材料を挾持
して成る液晶表示素子の駆動方法において、前記信号線
が前記画素電極の１列当りにｎ本（ｎは２以上）配線さ
れると共に、前記走査線がｎ個の駆動系統に分割して駆
動され、前記走査線による書込み動作をせしめる為の書
込みパルス幅を１Ｈ時間のｎ倍とし、前記書込み動作の
直前の０乃至ｎＨ時間の間にプリチャージを行うもので
ある。
【００２２】又上記課題を解決する為の請求項１２に記
載の発明は、走査線及びこの走査線と交差するよう配線
される信号線の交点に配列されるスイッチング素子によ
り駆動され、マトリクス状に配列される画素電極及び、
前記画素電極に対向する対向電極を有する、相対向され
る２枚の基板との間に自発分極を有する液晶材料を挾持
して成る液晶表示素子の駆動方法において、任意の行の
書込み動作前に、前記任意の行以外の行のリセット動作
と同時に、前記任意の行のリセット動作を行うものであ
る。
【００２３】又上記課題を解決する為の請求項１３に記
載の発明は、請求項１２に記載の液晶表示素子の駆動方
法において、リセット動作をせしめる為のリセット時間
を、１Ｈの書込み時間の１／２以下とし、書込み動作前
に複数回のリセット動作を行うものである。
【００２４】又上記課題を解決する為の請求項１４に記
載の発明は、請求項１３に記載の液晶表示素子の駆動方
法において、リセット時間を、１Ｈ時間の１／６乃至１
／２とし、任意の行と同時にリセット動作される行数を
１乃至１０行とし、各行における最後のリセット動作か
ら書込み動作迄のブランク数を０乃至３とするものであ
る。
【００２５】又上記課題を解決する為の請求項１５に記
載の発明は、請求項１４に記載の液晶表示素子の駆動方
法において、同時にリセット動作される行数及びブラン
ク数を夫々調整可能とするものである。
【００２６】そしてこの様な構成により本発明は、強誘
電性液晶或いは反強誘電性液晶を用いる事から高速且つ
広視野角を得られ、且つ各列当りに複数の信号線を設
け、同時に駆動可能な複数の駆動系統に分割される走査
線にて、任意の行の書込み動作と同時にそれ以外の行の
リセット動作を行うことにより、「ステップ応答」を防
止する為にリセット動作を行うにもかかわらず、スイッ
チング素子の増加を招く事無く、書込み時間を十分に確
保出来る。従って、保持電圧の低下も防止出来、コント
ラスト比の向上を図るものである。しかも走査線の駆動
系統が複数あることから、行毎に印加電圧の極性を反転
するｈライン反転駆動の採用が容易となり、フリッカの
解消を容易とするものである。
【００２７】又、上記のように交流的駆動が問題なく利
用できるため、直流的駆動で問題となる残存ヒステリシ
スによる残像及び不純物のかたまりによる焼き付きは発
生しない。
【００２８】又各列当りに複数の信号線を設け、同時に
駆動可能な複数の駆動系統に分割される走査線にて、任
意の行において複数倍の書込み時間を得或いは、書込み
直前にプリチャージを得ることにより、書込み不足に因
る保持電圧の低下、「ステップ応答」を防止し、コント
ラスト比の向上を図るものである。
【００２９】又、任意の行への書込み動作前に、他の行
のリセット動作と同時に任意の行を複数回リセット動作
する事により、十分な書込み時間を確保する為に、書込
み時間のうちのわずかな時間をリセット時間として使用
するにもかかわらず、書込み動作前に十分な合計リセッ
ト時間を得られるので、保持電圧の低下及び「ステップ
応答」を確実に防止し、コントラスト比の向上を図るも
のである。
【００３０】
【発明の実施の形態】
［第１の実施の形態］以下本発明の第１の実施の形態を
図１乃至図３を参照して説明する。
【００３１】１０は、６４０×４８０のマトリクス状に
配列される画素電極１１を駆動するスイッチング素子と
してＴＦＴ１２を用いるアレイ基板であり、図示しない
対向基板との間で、液晶材料として自発分極１５０ｎＣ
／cm2 ，応答時間１００μｓ、飽和電圧５Ｖの無しきい
反強誘電性液晶Ａ（Ｆｕｋｕｄａ、Ａｓｉａ Ｄｉｓｐ
ｌａｙ´９５ ｄｉｇｅｓｔ，６１（１９９５））（図
示せず）を挾持して液晶表示素子（図示せず）を構成し
ている。
【００３２】アレイ基板１０の絶縁基板１３上には、第
１の駆動系統１４ａにより駆動される第１の走査線１６
及び、第２の駆動系統１４ｂにより駆動される第２の走
査線１７が交互に配線され、これ等走査線１６、１７に
交差するよう第１の信号線群１８ａを構成する第１の信
号線１８及び第２の信号線群２０ａを構成する第２の信
号線２０が２本並んで配線されている。
【００３３】そして各走査線１６、１７と信号線１８、
２０の交点付近にはＴＦＴ１２が設けられ、更に画素電
極１１が電気的に接続されているが、アレイ基板１０上
の奇数行のＴＦＴ１２ａは、第１の走査線１６及び第１
の信号線１８に接続され、偶数行のＴＦＴ１２ｂは、第
２の走査線１７及び第２の信号線２０接続され、２つの
駆動系統１４ａ、１４ｂにより夫々に画素電極１１の駆
動を行うようになっている。尚、２１は、補助容量線で
ある。
【００３４】次に図２に示すアレイ基板１０の等価回路
を参照して液晶表示素子の駆動方法についてのべる（但
し補助容量は省略する。）。このアレイ基板１０のＴＦ
Ｔ駆動系は、第１及び第２の信号線による最大印加電圧
が±６Ｖのｈライン反転駆動にて、第１及び第２の走査
線１６、１７による１Ｈ時間が３２μｓのＶＧＡのもの
を用い、図３の走査線駆動波形に示す様に行選択時の同
時リセット本数ｎを３、最終リセットパルスから書込み
パルス迄のブランクｍを２とし、リセット電圧はコモン
電圧と同じ電位として、駆動を行った。但し、背景の点
線の間隔は１Ｈ時間、即ち１フレーム時間を全走査線数
（全行数）で割ったものである。又Ｒはリセットパル
ス、Ｂはブランク、Ｓは書込みパルスである。
【００３５】即ち、第１の駆動系統１４ａにより駆動さ
れる第１の走査線１６による書込み動作と同時に、第２
の駆動系統１４ｂにより駆動される第２の走査線１７に
よるリセット動作が可能であり、図３（イ）の書込みパ
ルスＳによる図２の奇数行であるラインａの書込み動作
と同時に、図３（ニ）のリセットパルスＲによる図２の
偶数行であるラインｄのリセット動作が行われ、同様に
図示されていない他２本の偶数行も同時にリセット動作
が行われる事となる。
【００３６】この様な本実施の形態の液晶表示素子にて
画像表示を行った所、コントラスト比３０：１と良好な
コントラストを得られ、又「ステップ応答」の解消によ
り残像も認められず、フリッカを生じる事もなく、高い
表示品位を得られた。尚、信号線１８、２０による印加
電圧のみをフレーム反転駆動とする外は、全て前述と同
一条件にて画像表示を行った所、前述と同様、良好なコ
ントラスト比を得られ、フリッカも認められなかった。
【００３７】この様に構成すれば、第１の駆動系統１４
ａにより駆動される第１の走査線１６によるラインａの
書込み動作と同時に、第２の駆動系統１４ｂにより駆動
される第２の走査線１７により、その後に書込みが成さ
れるラインｄ及び図示されていない他２本の偶数行のラ
インのリセット動作を行えるという様に、任意のライン
において、予め複数のリセットパルスによるリセット動
作を行った後、書込み動作を行え、しかも、リセット動
作の駆動は、書込み動作とは異なる駆動系統により実施
出来、リセット動作の為に、書込み動作の為の書込み時
間を犠牲にする事が無く、かつ同時に複数のラインをリ
セットすることができる。従って任意のラインにおいて
は、十分なリセット動作とそれに続く十分な書込み時間
による書込み動作を得られ、書込み不足による保持電圧
の低下を招く事が無く、印加電圧を上げる事無く、良好
な保持電圧を得られ、又書込み前のリセットにより「ス
テップ応答」も解消され、コントラストを向上出来る。
更に残存ヒステリシスによる残像も見られず、焼き付き
やフリッカを生じる事もなく表示品位を向上出来る。
【００３８】しかも、信号線を２本配線し、走査線の駆
動系統を分割するものの、ＴＦＴは増加しておらず、製
造時の歩留まり低下やコストの増加を最少限に抑えら
れ、生産性を損なう事もない。又、走査線１６、１７が
夫々第１の駆動系統１４ａ、第２の駆動系統１４ｂの２
系統で駆動されることから、フリッカ対策に好都合なｈ
ライン反転駆動を行い易くなる。上記のように、信号線
を２本ずつ並置すると開口率が下がるが、例えば２つの
駆動系統の配線を上下の基板に別々に設置し、信号線部
分が重なるように組み合わせる等配線配置の工夫を行え
ば、開口率の低下は回避できる。
【００３９】［第２の実施の形態］次に本発明の第２の
実施の形態を図５乃至図８を参照して説明する。尚第２
の実施の形態は、前述の第１の実施の形態とアレイ基板
の構造が異なるものの、他は第１の実施の形態と同じ条
件とするものである。即ち２３は、６４０×４８０のマ
トリクス状に配列される画素電極２４を駆動するスイッ
チング素子としてＴＦＴ２６を用いるアレイ基板であ
り、図示しない対向基板との間で、液晶材料として自発
分極１５０ｎＣ／cm2 ，応答時間１００μｓ、飽和電圧
５Ｖの無しきい反強誘電性液晶Ａ（Ｆｕｋｕｄａ、Ａｓ
ｉａ Ｄｉｓｐｌａｙ´９５ ｄｉｇｅｓｔ，６１（１
９９５））（図示せず）を挾持して液晶表示素子（図示
せず）を構成している。
【００４０】アレイ基板２３の絶縁基板２７上には、上
駆動系統２８ａにより駆動される上走査線３０及び下駆
動系統２８ｂにより駆動される下走査線３１が配線さ
れ、更に上走査線３０に交差するよう上信号線群３２ａ
を構成する上信号線３２が配線され、下走査線３１に交
差するよう下信号線群３３ａを構成する下信号線３３が
配線され、アレイ基板２３の真ん中２３ａを境に上半分
と下半分とで信号線群が分けられている。
【００４１】そして各走査線３０、３１と信号線３２、
３３の交点付近にはＴＦＴ２６が設けられ、更に画素電
極２４が電気的に接続されており、上半分の画素電極２
４ａは上駆動系統２８ａにより駆動され、下半分の画素
電極２４ｂは下駆動系統２８ｂにより駆動され、夫々に
上半分及び下半分の画素電極２４の駆動を行えるように
なっている。尚、３６は、補助容量線である。
【００４２】次に図５に示すアレイ基板２３の等価回路
を参照して液晶表示素子の駆動方法についてのべる（但
し補助容量は省略する。）。このアレイ基板２３のＴＦ
Ｔ駆動系は、上下信号線３２、３３による最大印加電圧
が±６Ｖのｈライン反転駆動にて、上下走査線３０、３
１による１Ｈ時間が３２μｓのＶＧＡのものを用い、図
６の走査線駆動波形に示す様に行選択時の同時リセット
本数ｎを３、最終リセットパルスから書込みパルス迄の
ブランクｍを２とし、リセット電圧はコモン電圧と同じ
電位として、行選択時と同時のリセット動作を含む駆動
を行った。
【００４３】即ち、上駆動系統２８ａにより駆動される
上走査線３０による書込み動作と同時に、下駆動系統２
８ｂにより駆動される下走査線３１によるリセット動作
が可能であり、図６（ヘ）の書込みパルスＳによる図５
の上半分の任意のラインｆの書込み動作と同時に、図６
（リ）及び（ヌ）のリセットパルスＲによる図５の下半
分のラインｉ及びラインｊのリセット動作が行われ、同
様に図示されていない他１本のラインも同時にリセット
が行われる事となる。
【００４４】そしてこの第２の実施の形態の液晶表示素
子にて画像表示を行った所、第１の実施の形態と同様、
コントラスト比３０：１と良好なコントラストを得ら
れ、又「ステップ応答」の解消により、残像も見られ
ず、フリッカも認められ無かった。更に、信号線３２、
３３は上下には別れているものの、画素電極２４間には
１本ずつしか配線されていないので、第１の実施の形態
に比し開口率が１５％増大され、同じバックライトを使
用した場合にいは、第１の実施の形態に比し表示輝度が
向上された。但し、長時間の耐久試験後には、液晶表示
素子によっては、アレイ基板２３の真ん中２３ａに上下
の境界線が僅かに見られる場合もあった。
【００４５】この様に構成すれば、例えば、上駆動系統
２８ａにより駆動される上走査線３０によるラインｆの
書込み動作と同時に、下駆動系統２８ｂにより駆動され
る下走査線３１により、その後に書込みが成されるライ
ンｉ及びラインｊ及び図示されてない１本のラインのリ
セット動作を行えるという様に、任意のラインにおい
て、予め複数のリセットパルスによるリセット動作を行
った後、書込み動作を行え、しかも、リセット動作の為
に、書込み動作の為の書込み時間を犠牲にする事がな
く、かつ同時に複数のラインをリセットすることができ
る。従って、任意のラインにおいて、十分なリセット動
作とそれに続く十分な書込み時間による書込み動作によ
り、第１の実施の形態と同様、印加電圧を上げる事無
く、良好な保持電圧を得られ、又書込み前のリセットに
より「ステップ応答」の残像が解消され、コントラスト
を向上出来、又焼き付きやフリッカを生じる事もなく、
表示品位を向上出来る。
【００４６】しかも、信号線を１列当り２本配線し、走
査線の駆動系統を分割するものの、１画素電極に対しＴ
ＦＴ２６と信号線３２、３３はいずれも１個ずつであ
り、開口率が損なわれる事もなく良好な表示輝度を得ら
れ、製造時の歩留まり低下やコストの増加を生じる事も
無く、生産性を損なう事もない。
【００４７】［比較例１］これに対し、比較例１として
１画素電極につきＴＦＴと信号線を１個ずつ備え、走査
線を１駆動系統にて駆動する従来のアレイ基板を用いる
他は、第１の実施の形態と同一条件である液晶表示素子
を形成し、リセット動作を行わない駆動にて、画像表示
を行った所、コントラスト比は１０：１と低く、「ステ
ップ応答」による残像が見られ、表示品位が劣化され
た。
【００４８】［比較例２］次に比較例２として、［比較
例１］にて形成したのと同じ液晶表示素子を用い、１ラ
インの書込み時間の前半をリセット動作に充てる駆動を
行い画像表示を行った所、「ステップ応答」の解消によ
り残存は見られず、フリッカは生じなかったものの、書
込み不足によりコントラスト比は２０：１と低く良好な
表示品位を得られなかった。
【００４９】［第３の実施の形態］次に本発明の第３の
実施の形態について述べる。第３の実施の形態は、第１
の実施の形態における液晶表示素子の液晶材料を、自発
分極１５０ｎＣ／cm2 ，応答時間１００μｓ、飽和電圧
５Ｖの歪らせん型強誘電性液晶（以下ＤＨＦ液晶と称す
る。）Ｂに変えた液晶表示素子を形成し、第１の実施の
形態と同様、ＴＦＴ駆動系は、最大印加電圧が±６Ｖの
ｈライン反転駆動にて、１Ｈ時間が３２μｓのＶＧＡの
ものを用い、行選択時の同時リセット本数ｎを２、最終
リセットパルスから書込みパルス迄のブランクｍを２と
して駆動を行うものである。
【００５０】尚、このＤＨＦ液晶Ｂは、印加電圧−光透
過率曲線が０Ｖを中心に非対称となる点が第１の実施の
形態の液晶材料Ａと異なり、応答速度も液晶材料Ａより
速い。
【００５１】そして第１の実施の形態の液晶表示素子及
び駆動方法にて画像表示を行った所、コントラスト比３
０：１と良好なコントラストを得られ、又「ステップ応
答」が解消されることにより残像も見られず、又ｈライ
ン反転の効果によってフリッカも認められず、高い表示
品位を得られた。
【００５２】この様に構成すれば、第１の実施の形態と
同様、製造時の歩留まりやコストの増加を最少限に抑
え、生産性を損なう事無く、任意のラインにおいて、リ
セット動作を行った後、十分な書込み時間を有する書込
み動作を行え、保持電圧の低下を防止し、又書込み前の
リセットによる「ステップ応答」の解消により残像も見
られずコントラストを改善出来、フリッカも生ぜず、表
示品位を向上出来る。
【００５３】［比較例３］次に比較例３として、第２の
実施の形態における液晶表示素子の液晶材料を、自発分
極１５０ｎＣ／cm2 ，応答時間１００μｓ、飽和電圧５
Ｖの歪らせん型強誘電性液晶（以下ＤＨＦ液晶と称す
る。）Ｂに変えた液晶表示素子を用い、ＴＦＴ駆動系
は、最大印加電圧が±６Ｖのフレーム反転駆動にて、１
Ｈ時間が３２μｓのＶＧＡのものを用い、行選択時の同
時リセット本数ｎを２、最終リセットパルスから書込み
パルス迄のブランクｍを２として第２の実施の形態の駆
動方法で画像表示を行った所、コントラスト比３０：１
と良好なコントラストを得られ、又「ステップ応答」の
解消により残像も見られなかったものの、フリッカを生
じてしまった。
【００５４】［比較例４］次に比較例４として、図７に
示す様に１画素３７につき２個のＴＦＤ３８ａ、３８ｂ
と書込み動作を行うデータライン３９とリセット動作を
行うレファレンスライン４０、走査線５６、画素電極５
７を有する回路構成を有するアレイ基板４１を用いる他
は第１の実施の形態と同一条件にて液晶表示素子を形成
し、リセット動作を行った後、書込み動作をする駆動を
行い画像表示を行った所、コントラスト比３０：１と良
好なコントラストを得られると共に、「ステップ応答」
の解消により残像も見られなかったものの、ＴＦＤ３８
ａ、３８ｂの特性の画素によるばらつきにより表示の不
均一を生じると共に、スイッチング素子及び信号線共に
２個ずつあることから、コストの上昇を招くと共に、歩
留まりの低下による生産性の低下によってもコストが上
昇され、さらには、開口率の低下により表示輝度が低下
され、表示品位が劣化した。
【００５５】［第４の実施の形態］次に本発明の第４の
実施の形態について図８及び図９を参照して述べる。第
４の実施の形態は、第１の実施の形態における液晶表示
素子を用い、リセット動作を行う代わりに第１の実施の
形態の書込み時間の２倍である２Ｈ時間の書込み動作を
行い、更にその直前に０乃至２Ｈ時間でプリチャージを
行うものである。即ち、アレイ基板１０の走査線１６、
１７の駆動系統が２系統あることから、同一ライン数で
あれば走査線の駆動系統が単一のものに比し、その走査
線の書込み時間を２倍にする事が可能である事から、図
９に示す様に２Ｈ全てを書込み時間として使うものであ
る。
【００５６】この様に構成すれば、２倍の書込み時間の
前半は他のラインのデータを利用するオーバーラップス
キャンと異なり、書込み時間中は全て所望のデータを書
き込む事が出来、書込み不足による保持電圧の低下を生
じる事がなく、又リセットを行わなくても、「ステップ
応答」の解消により残像を消去し、コントラスト比の向
上を得られ、オーバーラップスキャンに比し、ぼける事
なくより鮮明な表示画像を得られる。更に第１の実施の
形態の様にリセット動作を行う駆動に比しても、液晶材
料により、全ての階調間の応答時間が２Ｈ時間以下であ
るような特性を有する液晶材料等にあっては、リセット
動作を行わずに、書込み時間を倍増する駆動方法の方が
より好ましい場合もある。
【００５７】更に、走査線の書込み時間を２倍にし、図
９に破線で示す様にオーバーラップスキャンと同様に書
込み直前の１Ｈ時間を使用してプリチャージを行えば、
プリチャージの後に更に所望データの十分な書込み時間
を有する事から、通常のオーバーラップスキャンに比較
しより鮮明な表示画像を得られる。この駆動方法は、全
ての階調間の応答時間が２Ｈ以下との条件は満たさない
が３Ｈ以下の条件を満たすような特性を有する液晶材料
等に有効である。
【００５８】［第５の実施の形態］次に本発明の第５の
実施の形態について図１０及び図１１を参照して述べ
る。第５の実施の形態は、第２の実施の形態における液
晶表示素子を用い、リセット動作を行う代わりに第２の
実施の形態の書込み時間の２倍である２Ｈ時間の書込み
動作と、その直前に０乃至２Ｈ時間でプリチャージを行
うものである。即ち、アレイ基板２３の走査線３０、３
１の駆動系統が２系統あることから第４の実施の形態と
同様その走査線の書込み時間を２倍にする事が可能であ
る事から、図１１に示す様に２Ｈ全てを書込み時間とし
て使うものである。
【００５９】この様に構成すれば、第４の実施の形態と
同様、オーバーラップスキャンに比し、ぼける事なくよ
り鮮明な表示画像を得られるし、リセット動作を行う駆
動に比しても、液晶材料によっては、書込み時間を倍増
する駆動方法の方がより好ましい場合もある。
【００６０】更に、走査線の書込み時間を２倍にし、更
に図１１に破線で示す様にオーバーラップスキャンと同
様に書込み直前の１Ｈ時間を使用してプリチャージを行
い、通常のオーバーラップスキャンに比較しより鮮明な
表示画像を得る事も出来る。
【００６１】［第６の実施の形態］以下本発明の第６の
実施の形態を図１２乃至図１４を参照して説明する。４
６は、６４０×４８０のマトリクス状に配列される画素
電極４７を駆動するスイッチング素子としてＴＦＴ４８
を用いるアレイ基板であり、図示しない対向基板との間
で、液晶材料として第１の実施の形態に用いたのと同じ
自発分極１５０ｎＣ／cm2 ，応答時間１００μｓ、飽和
電圧５Ｖの無しきい反強誘電性液晶Ａ（図示せず）を挾
持して液晶表示素子（図示せず）を構成している。
【００６２】アレイ基板４６の絶縁基板５０上には、走
査線５１及び信号線５２がマトリクス状に配線され、そ
の交点付近にはＴＦＴ４８が設けられ、更に画素電極４
７が電気的に接続され単一駆動系統にて、走査線５１に
より順次信号線５２が駆動される様になっている。尚、
５４は、補助容量線である。
【００６３】次に図１３に示すアレイ基板４６の等価回
路を参照して液晶表示素子の駆動方法についてのべる
（但し補助容量は省略する。）。このアレイ基板４６の
ＴＦＴ駆動系は、信号線５２による最大印加電圧が±６
Ｖ、１Ｈ時間が３２μｓのＶＧＡのものを用い、図１４
の走査線駆動波形に示す様に、リセット期間割当時間を
１Ｈ時間の１／３、同時リセット本数ｎを４、最終リセ
ットパルスから書込みパルス迄のブランクｍを１とし、
リセット電圧はコモン電圧と同じ電位として、複数ライ
ン同時のリセット動作を含む駆動を行った。但し書込み
パルスＳ及びリセットパルスＲは、ＴＦＴ４８の立ち上
がり時間が３μｓである事を考慮して、パルス開始時刻
を数μｓ早めにする等の調整を適宜行った。
【００６４】即ち、走査線５１による任意の行への書込
み動作前に他の行のリセット動作と同時に、複数回リセ
ット動作を行うものであり、図１３のラインｏにあって
は、走査線５１の走査による図１４（ヲ）に示す書込み
パルスＳによる書込み動作の前に、図示しない前の４ラ
インの書込みが行われるそれぞれの１Ｈ時間の１／３を
使って行われるリセット動作と共に、４回リセットされ
る事となる。尚、図１４に示す様にラインｏの書込みが
行われる１Ｈ時間の１／３を使い、ラインｐ、ｑ、ｒ及
び図示しない後の１ラインの計４ラインにてリセット動
作が行われる事となる。
【００６５】そしてこの第６の実施の形態の液晶表示素
子にて画像表示を行った所、コントラスト比３０：１と
良好なコントラストを得られ、又「ステップ応答」も解
消されることにより残像も認められず、高い表示品位を
得られた。
【００６６】この様に構成すれば、ラインｏへの書込み
前に、その前のラインの書込みが行われる１Ｈ時間の１
／３を使ってのリセット動作が４回行われており、１回
のリセット時間は短くても４回のリセット時間を合計す
れば十分なリセット時間を得られる事となり、確実にリ
セットが成される事から、保持電圧の低下を抑え、印加
電圧を上げる事無く、良好な保持電圧を得られ、又書込
み前のリセットにより「ステップ応答」も解消され、コ
ントラストを向上出来、フリッカを生じる事もなく、表
示品位を向上出来る。
【００６７】しかも、１画素電極４７に対し、ＴＦＴ４
８及び信号線５２を１個ずつ備え、単一の駆動系統にて
走査線を順次走査する従来のアレイ基板を利用出来、ス
イッチング素子や配線の増加によるコストの上昇を防止
し、製造時の歩留まりの低下による生産性の低下による
コストの上昇を生じる事もない。
【００６８】［比較例５］これに対し、比較例５として
第６の実施の形態と同じ液晶表示素子を用い、リセット
動作を行わない駆動にて画像表示を行った所、コントラ
スト比は１０：１と低く、「ステップ応答」による残像
も認められ、表示品位が劣化された。
【００６９】［比較例６］次に、比較例６として第６の
実施の形態と同じ液晶表示素子を用い、走査時、その選
択されたラインにて、１Ｈ時間の１／３をリセット動作
に充て、書込み直前にリセット動作を行った後書込み動
作を行う、従来のリセット動作を行う駆動にて画像表示
を行った所、「ステップ応答」は解消され残像はほぼ認
められなかったもののわずかに残っており、コントラス
ト比も２０：１迄しか改善されず、良好な表示品位を得
られなかった。
【００７０】［第７の実施の形態］次に本発明の第７の
実施の形態について述べる。第７の実施の形態は、第６
の実施の形態における液晶表示素子の液晶材料を、自発
分極１５０ｎＣ／cm2 ，応答時間１００μｓ、飽和電圧
５ＶのＤＨＦ液晶Ｂに変えた液晶表示素子を用い、第６
の実施の形態と同様、ＴＦＴ駆動系は、最大印加電圧が
±６Ｖのｈライン反転駆動にて、１Ｈ時間が３２μｓの
ＶＧＡのものを用い、リセット期間割当時間を１Ｈ時間
の１／３、同時リセット本数ｎを２、最終リセットパル
スから書込みパルス迄のブランクｍを１とし、複数ライ
ン同時のリセット動作を含む駆動を行い画像表示を行っ
た所、コントラスト比３０：１と良好なコントラストを
得られ、又「ステップ応答」の解消により残像も認めら
れ無かった。
【００７１】この様に構成すれば、第６の実施の形態と
同様、１回のリセット時間は短くても合計で十分なリセ
ット時間を得られ、確実にリセットが成され、保持電圧
の低下を抑え、印加電圧を上げる事無く、良好な保持電
圧を得られ、又書込み前のリセットにより「ステップ応
答」も解消されて残像も見られず、コントラストを向上
出来、フリッカを生じる事もなく、表示品位を向上出来
る。
【００７２】［比較例７］次に比較例７として、第７の
実施の形態における液晶表示素子を用い、リセット期間
割当時間を１Ｈ時間の１／１０、同時リセット本数ｎを
２、最終リセットパルスから書込みパルス迄のブランク
ｍを２とし、複数ライン同時のリセット動作を含む駆動
を行い画像表示を行った所、リセットパルスの合計時間
が短すぎたため、リセット動作が完全に行われず、「ス
テップ応答」による残像が認められ、又、コントラスト
比も２５：１に低下され、表示品位が低下された。
【００７３】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、第１乃至第３の実施の形態において、同時にリセッ
ト動作を行うリセットライン数ｎ及び、ブランク数ｍは
任意であるが、リセットライン数が多すぎると表示画像
上にリセット状態が現れてしまう事から、画像上に影響
を生じない範囲に設定する必要があり、同時リセットラ
イン数ｎが１乃至１０且つ、ブランク数が０或いは２或
いは４のいずれかであることがより好ましい。
【００７４】又第６及び第７の実施の形態においては、
同時にリセット動作を行うリセットライン数ｎ及び、ブ
ランク数ｍは、表示画像上にリセット状態が現れない範
囲であると共に、リセット合計時間が十分リセット出来
る時間である必要もあるし、書込み時間のうちのリセッ
ト動作に割り当てる時間も、書込み動作を損なわない程
度に設定する必要があり、同時リセットライン数ｎが１
乃至１０且つ、ブランク数が０乃至３、１Ｈ時間のうち
リセット動作に充てる時間は１／６〜１／２である事が
より好ましい。
【００７５】更に、液晶表示素子が使用される温度範囲
は、０℃〜５０℃程度であるが、液晶材料の応答速度
は、この範囲内においてある程度の温度依存性があり、
同時リセットライン数ｎ及びブランク数ｍを所定値に固
定してしまうと、温度によっては表示画像が見にくくな
る場合があることから、温度検知手段及びこの温度検知
手段からの検知結果に応じて同時リセットライン数ｎ或
いはブランク数ｍを自動調整可能な制御回路を設けた
り、或いは画像を確認しながら調整つまみにより、手動
で同時リセットライン数ｎ或いはブランク数ｍを調整す
るようにすれば、温度によらず、より良好な表示を確実
に得られる事となる。
【００７６】又、図１５に示す他の変型例のように、例
えば第１の実施の形態で用いた液晶表示素子と同様の液
晶表示素子５８を上下に２個隣接し、より大型の表示素
子を得る等しても良い。１枚の液晶表示素子を用いた場
合には、通常は大型高精細化によりライン数が増大さ
れ、１ラインの書込み時間を短縮せざるをえないが、改
良によっても液晶材料の応答速度の高速化には限界があ
り、応答時間に比べ書込み時間を余り短縮出来無いの
で、液晶表示素子２個を上下に並べて、２画面駆動とす
れば、書込み時間を短縮する事なくライン数を２倍にす
ることが出来、液晶表示素子の大型高精細化の実現が図
れる。
【００７７】
【発明の効果】以上説明したように本発明によれば、強
誘電性或いは反強誘電性液晶材料を用い、高速且つ広視
野角の液晶表示素子を得るものにおいて、低駆動電圧化
や低コスト化を妨げること無く、保持電圧の低下を防止
し、且つ「ステップ応答」による残像を解消して、高コ
ントラストを得られ且つ、フリッカが防止されるので、
低駆動電圧でありながら大型高精細で表示品位の高い液
晶表示素子を得る事が出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のアレイ基板を示す
一部を拡大した概略平面図である。
【図２】本発明の第１の実施の形態のアレイ基板を示す
等価回路図である。
【図３】本発明の第１の実施の形態のアレイ基板の等価
回路の各ラインの走査線駆動波形を示すグラフである。
【図４】本発明の第２の実施の形態のアレイ基板を示す
一部を拡大した概略平面図である。
【図５】本発明の第２の実施の形態のアレイ基板を示す
等価回路図である。
【図６】本発明の第２の実施の形態のアレイ基板の等価
回路の各ラインの走査線駆動波形を示すグラフである。
【図７】比較例４の液晶表示素子のアレイ基板を示す等
価回路図である。
【図８】本発明の第４の実施の形態のアレイ基板を示す
等価回路図である。
【図９】本発明の第４の実施の形態のアレイ基板の等価
回路の各ラインの走査線駆動波形を示すグラフである。
【図１０】本発明の第５の実施の形態のアレイ基板を示
す等価回路図である。
【図１１】本発明の第５の実施の形態のアレイ基板の等
価回路の各ラインの走査線駆動波形を示すグラフであ
る。
【図１２】本発明の第６の実施の形態のアレイ基板を示
す一部を拡大した概略平面図である。
【図１３】本発明の第６の実施の形態のアレイ基板を示
す等価回路図である。
【図１４】本発明の第６の実施の形態のアレイ基板の等
価回路の各ラインの走査線駆動波形を示すグラフであ
る。
【図１５】本発明の他の変型例を示す概略平面図であ
る。
【符号の説明】
１０…アレイ基板 １１…画素電極 １２…ＴＦＴ １３…絶縁基板 １４ａ…第１の駆動系統 １４ｂ…第２の駆動系統 １６…第１の駆動系統の走査線 １７…第２の駆動系統の走査線 １８…第１の駆動系統の信号線 １８ａ…第１の信号線系統 ２０…第２の駆動系統の信号線 ２０ａ…第２の信号線系統 ２１…補助容量線 ２３…アレイ基板 ２３ａ…アレイ基板の中央 ２４…画素電極 ２６…ＴＦＴ ２７…絶縁基板 ２８ａ…上駆動系統 ２８ｂ…下駆動系統 ３０…上駆動系統の走査線 ３１…下駆動系統の走査線 ３２…上駆動系統の信号線 ３２ａ…上信号線系統 ３３…下駆動系統の信号線 ３３ａ…下信号線系統 ３６…補助容量線 ３７…画素 ３８ａ…書き込み用ＴＦＤ ３８ｂ…リセット用ＴＦＤ ３９…データライン ４０…レファレンスライン ４１…アレイ基板 ５６…走査線 ５７…画素電極 ４６…アレイ基板 ４７…画素電極 ４８…ＴＦＴ ５０…絶縁基板 ５１…走査線 ５２…信号線 ５４…補助容量線 ５８…第１の実施の形態の液晶表示素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 久男 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 走査線及びこの走査線と交差するよう配
    線される信号線の交点に配列されるスイッチング素子に
    より駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子において、 前記信号線が前記画素電極の１列当りに複数本配線さ
    れ、前記走査線が同時に駆動可能な複数の駆動系統に分
    割されることを特徴とする液晶表示素子。
  2. 【請求項２】 走査線及びこの走査線と交差するよう配
    線される信号線の交点に配列されるスイッチング素子に
    より駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子において、 前記信号線が前記画素電極の１列当りに複数本配線さ
    れ、前記走査線が任意の行の書込み動作と同時に前記任
    意の行以外の１行或いは複数行のリセット動作とを可能
    とする複数の駆動系統に分割されることを特徴とする液
    晶表示素子。
  3. 【請求項３】 信号線が、奇数行のスイッチング素子に
    接続される第１の信号線群及び、偶数行の前記スイッチ
    ング素子に接続される第２の信号線群からなり、 走査線が、前記奇数行の書込み動作或いはリセット動作
    を行う第１の駆動系統及び、前記偶数行の書込み動作或
    いはリセット動作を行う第２の駆動系統に分割される事
    を特徴とする請求項２に記載の液晶表示素子。
  4. 【請求項４】 走査線及びこの走査線と交差するよう配
    線される信号線の交点に配列されるスイッチング素子に
    より駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子を２つ或いは４つ配置して成
    る大型液晶表示素子において、各液晶表示素子毎に、前
    記信号線が、奇数行のスイッチング素子に接続される第
    １の信号線群及び、偶数行の前記スイッチング素子に接
    続される第２の信号線群からなり、前記走査線が、前記
    奇数行の書込み動作或いはリセット動作を行う第１の駆
    動系統及び、前記偶数行の書込み動作或いはリセット動
    作を行う第２の駆動系統に分割される事を特徴とする大
    型液晶表示素子。
  5. 【請求項５】 走査線及びこの走査線と交差するよう配
    線される信号線の交点に配列されるスイッチング素子に
    より駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子の駆動方法において、 前記信号線が前記画素電極の１列当りに複数本配線され
    ると共に、前記走査線が複数の駆動系統に分割して駆動
    され、任意の行の書込み動作と同時に前記任意の行以外
    の１行或いは複数行のリセット動作を行う事を特徴とす
    る液晶表示素子の駆動方法。
  6. 【請求項６】 信号線が第１の信号線群及び第２の信号
    線群からなり、前記第１の信号線群が奇数行のスイッチ
    ング素子に接続され、前記第２の信号線群が偶数行のス
    イッチング素子に接続され、 前記奇数行の任意の１行への書込み動作と同時に、前記
    偶数行の１行或いは複数行のリセット動作を行う一方、 前記偶数行の任意の１行への書込み動作と同時に、前記
    奇数行の１行或いは複数行のリセット動作を行う事を特
    徴とする請求項５に記載の液晶表示素子の駆動方法。
  7. 【請求項７】 信号線が上信号線群及び下信号線群から
    なり、前記上信号線群がアレイ基板の上半分のスイッチ
    ング素子に接続され、前記下信号線群が前記アレイ基板
    の下半分のスイッチング素子に接続され、 前記上半分の任意の１行への書込み動作と同時に、前記
    下半分の１行或いは複数行のリセット動作を行う一方、 前記下半分の任意の１行への書込み動作と同時に、前記
    上半分の１行或いは複数行のリセット動作を行う事を特
    徴とする請求項５に記載の液晶表示素子の駆動方法。
  8. 【請求項８】 任意の１行への書込み動作と同時にリセ
    ット動作される行数が１乃至１０行であり、各行におけ
    るリセット動作をせしめる為のリセットパルスと書込み
    動作をせしめる為の書込みパルスの間のブランク数が０
    か２或いは４のいずれかである事を特徴とする請求項５
    乃至請求項７のいずれかに記載の液晶表示素子の駆動方
    法。
  9. 【請求項９】 同時にリセット動作される行数及びブラ
    ンク数が夫々調整可能である事を特徴とする請求項８に
    記載の液晶表示素子の駆動方法。
  10. 【請求項１０】 走査線及びこの走査線と交差するよう
    配線される信号線の交点に配列されるスイッチング素子
    により駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子の駆動方法において、 前記信号線が前記画素電極の１列当りにｎ本（ｎは２以
    上）配線されると共に、前記走査線がｎ個の駆動系統に
    分割して駆動され、前記走査線による書込み動作をせし
    める為の書込みパルス幅を１Ｈ時間のｎ倍とする液晶表
    示素子の駆動方法。
  11. 【請求項１１】 走査線及びこの走査線と交差するよう
    配線される信号線の交点に配列されるスイッチング素子
    により駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子の駆動方法において、 前記信号線が前記画素電極の１列当りにｎ本（ｎは２以
    上）配線されると共に、前記走査線がｎ個の駆動系統に
    分割して駆動され、前記走査線による書込み動作をせし
    める為の書込みパルス幅を１Ｈ時間のｎ倍とし、前記書
    込み動作の直前の０乃至ｎＨ時間の間にプリチャージを
    行う事を特徴とする液晶表示素子の駆動方法。
  12. 【請求項１２】 走査線及びこの走査線と交差するよう
    配線される信号線の交点に配列されるスイッチング素子
    により駆動され、マトリクス状に配列される画素電極及
    び、前記画素電極に対向する対向電極を有する、相対向
    される２枚の基板との間に自発分極を有する液晶材料を
    挾持して成る液晶表示素子の駆動方法において、 任意の行の書込み動作前に、前記任意の行以外の行のリ
    セット動作と同時に、前記任意の行のリセット動作を行
    う事を特徴とする液晶表示素子の駆動方法。
  13. 【請求項１３】 リセット動作をせしめる為のリセット
    時間を、１Ｈ時間の１／２以下とし、書込み動作前に複
    数回のリセット動作を行う事を特徴とする請求項１２に
    記載の液晶表示素子の駆動方法。
  14. 【請求項１４】 リセット時間を、１Ｈ時間の１／６乃
    至１／２とし、任意の行と同時にリセット動作される行
    数を１乃至１０行とし、各行における最後のリセット動
    作から書込み動作迄のブランク数を０乃至３とする事を
    特徴とする請求項１３に記載の液晶表示素子の駆動方
    法。
  15. 【請求項１５】 同時にリセット動作される行数及びブ
    ランク数が夫々調整可能である事を特徴とする請求項１
    ４に記載の液晶表示素子の駆動方法。
JP21844196A 1996-08-20 1996-08-20 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法 Pending JPH1062811A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21844196A JPH1062811A (ja) 1996-08-20 1996-08-20 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法
KR1019970039288A KR100272147B1 (ko) 1996-08-20 1997-08-19 액정표시장치및그구동방법
US08/914,654 US5949391A (en) 1996-08-20 1997-08-19 Liquid crystal display device and driving method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21844196A JPH1062811A (ja) 1996-08-20 1996-08-20 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法

Publications (1)

Publication Number Publication Date
JPH1062811A true JPH1062811A (ja) 1998-03-06

Family

ID=16719969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21844196A Pending JPH1062811A (ja) 1996-08-20 1996-08-20 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法

Country Status (3)

Country Link
US (1) US5949391A (ja)
JP (1) JPH1062811A (ja)
KR (1) KR100272147B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184034A (ja) * 1999-10-13 2001-07-06 Fujitsu Ltd 液晶表示装置およびその制御方法
JP2002014319A (ja) * 2000-03-31 2002-01-18 Canon Inc 液晶素子及びその駆動方法
US6545655B1 (en) 1999-03-10 2003-04-08 Nec Corporation LCD device and driving method thereof
US6590553B1 (en) 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
JP2003228340A (ja) * 2002-02-04 2003-08-15 Casio Comput Co Ltd 液晶駆動装置及び液晶駆動方法
US6819311B2 (en) 1999-12-10 2004-11-16 Nec Corporation Driving process for liquid crystal display
JP2005024755A (ja) * 2003-06-30 2005-01-27 Casio Comput Co Ltd 液晶表示装置
JP2005292434A (ja) * 2004-03-31 2005-10-20 Casio Comput Co Ltd フィールドシーケンシャル液晶表示装置
US7218305B2 (en) 2000-10-13 2007-05-15 Nec Corporation Liquid crystal display and computer
JP2010170078A (ja) * 2009-01-22 2010-08-05 Chunghwa Picture Tubes Ltd 充電時間を増大可能な液晶ディスプレイ及び方法
US8450738B2 (en) 2007-12-19 2013-05-28 Sharp Kabushiki Kaisha Active matrix substrate, production method of the same, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US8564514B2 (en) 2001-04-18 2013-10-22 Fujitsu Limited Driving method of liquid crystal display device and liquid crystal display device
WO2014087869A1 (ja) * 2012-12-03 2014-06-12 シャープ株式会社 薄膜トランジスタアレイ基板、及び、液晶表示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219019B1 (en) * 1996-09-05 2001-04-17 Kabushiki Kaisha Toshiba Liquid crystal display apparatus and method for driving the same
JPH1124041A (ja) * 1997-06-30 1999-01-29 Toshiba Corp 液晶表示装置
US6870163B1 (en) 1999-09-01 2005-03-22 Displaytech, Inc. Ferroelectric liquid crystal devices using materials with a de Vries smectic A phase
EP1252756B1 (de) * 2000-01-25 2006-05-31 NewSight GmbH Verfahren und anordnung zur räumlichen darstellung
JP3747768B2 (ja) * 2000-03-17 2006-02-22 株式会社日立製作所 液晶表示装置
KR100710999B1 (ko) * 2000-09-01 2007-04-24 엘지.필립스 엘시디 주식회사 액정표시장치
US7083832B2 (en) 2000-09-01 2006-08-01 Displaytech, Inc. Partially fluorinated liquid crystal material
US6753845B1 (en) 2000-11-03 2004-06-22 Electronics For Imaging, Inc. Methods and apparatus for addressing pixels in a display
US7195719B1 (en) 2001-01-03 2007-03-27 Displaytech, Inc. High polarization ferroelectric liquid crystal compositions
JP3750537B2 (ja) * 2001-02-27 2006-03-01 セイコーエプソン株式会社 液晶デバイスおよび画像表示装置
US6703082B1 (en) 2001-06-20 2004-03-09 Displaytech, Inc. Bookshelf liquid crystal materials and devices
US6838128B1 (en) 2002-02-05 2005-01-04 Displaytech, Inc. High polarization dopants for ferroelectric liquid crystal compositions
JP4154911B2 (ja) * 2002-03-29 2008-09-24 松下電器産業株式会社 液晶表示装置の駆動方法と液晶表示装置
KR101012944B1 (ko) * 2002-12-21 2011-02-08 엘지디스플레이 주식회사 강유전성 액정의 전계배향방법과 이를 이용한 액정표시장치
JP3832439B2 (ja) * 2003-02-19 2006-10-11 ソニー株式会社 表示装置およびその駆動方法
CN100437718C (zh) * 2003-08-05 2008-11-26 鸿富锦精密工业（深圳）有限公司 主动矩阵液晶显示面板的驱动方法
JP4536440B2 (ja) * 2003-09-09 2010-09-01 シャープ株式会社 液晶表示装置及びその駆動方法
JP2006010742A (ja) * 2004-06-22 2006-01-12 Sony Corp マトリクス型表示装置およびその駆動方法
WO2007034596A1 (ja) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法
TWI373755B (en) * 2007-10-30 2012-10-01 Univ Nat Taiwan Method for processing charging/discharging for updating data of array of pixels and circuit system for the same
KR101697257B1 (ko) * 2012-12-26 2017-01-17 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 구동 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668672B2 (ja) * 1984-09-12 1994-08-31 ソニー株式会社 液晶デイスプレイ装置
EP0287055B1 (en) * 1987-04-15 1993-09-29 Sharp Kabushiki Kaisha Liquid crystal display device
US5082353A (en) * 1988-05-11 1992-01-21 Kabushiki Kaisha Toshiba Liquid-crystal display apparatus
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JPH0764056A (ja) * 1993-08-24 1995-03-10 Casio Comput Co Ltd 反強誘電性液晶表示素子及び反強誘電性液晶表示素子の駆動方法
JPH0815669A (ja) * 1994-06-28 1996-01-19 Sharp Corp 液晶表示装置
JP3582101B2 (ja) * 1994-06-28 2004-10-27 カシオ計算機株式会社 液晶表示装置と液晶表示素子の駆動方法
JPH08179731A (ja) * 1994-12-26 1996-07-12 Hitachi Ltd データドライバ、走査ドライバ、液晶表示装置及びその駆動方式
US5774099A (en) * 1995-04-25 1998-06-30 Hitachi, Ltd. Liquid crystal device with wide viewing angle characteristics

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545655B1 (en) 1999-03-10 2003-04-08 Nec Corporation LCD device and driving method thereof
US7362304B2 (en) 1999-07-23 2008-04-22 Nec Corporation Liquid crystal display device and method for driving the same
US6590553B1 (en) 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
US7564443B2 (en) 1999-07-23 2009-07-21 Nec Corporation Liquid crystal display device and method for driving the same
JP2001184034A (ja) * 1999-10-13 2001-07-06 Fujitsu Ltd 液晶表示装置およびその制御方法
US6819311B2 (en) 1999-12-10 2004-11-16 Nec Corporation Driving process for liquid crystal display
JP2002014319A (ja) * 2000-03-31 2002-01-18 Canon Inc 液晶素子及びその駆動方法
US7218305B2 (en) 2000-10-13 2007-05-15 Nec Corporation Liquid crystal display and computer
US8564514B2 (en) 2001-04-18 2013-10-22 Fujitsu Limited Driving method of liquid crystal display device and liquid crystal display device
JP2003228340A (ja) * 2002-02-04 2003-08-15 Casio Comput Co Ltd 液晶駆動装置及び液晶駆動方法
JP2005024755A (ja) * 2003-06-30 2005-01-27 Casio Comput Co Ltd 液晶表示装置
JP2005292434A (ja) * 2004-03-31 2005-10-20 Casio Comput Co Ltd フィールドシーケンシャル液晶表示装置
US8450738B2 (en) 2007-12-19 2013-05-28 Sharp Kabushiki Kaisha Active matrix substrate, production method of the same, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
JP5203391B2 (ja) * 2007-12-19 2013-06-05 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP2010170078A (ja) * 2009-01-22 2010-08-05 Chunghwa Picture Tubes Ltd 充電時間を増大可能な液晶ディスプレイ及び方法
WO2014087869A1 (ja) * 2012-12-03 2014-06-12 シャープ株式会社 薄膜トランジスタアレイ基板、及び、液晶表示装置
JPWO2014087869A1 (ja) * 2012-12-03 2017-01-05 シャープ株式会社 薄膜トランジスタアレイ基板、及び、液晶表示装置

Also Published As

Publication number Publication date
US5949391A (en) 1999-09-07
KR19980018762A (ko) 1998-06-05
KR100272147B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
JPH1062811A (ja) 液晶表示素子及び大型液晶表示素子並びに液晶表示素子の駆動方法
JP4943505B2 (ja) 液晶表示装置
JP3428550B2 (ja) 液晶表示装置
JP2683914B2 (ja) 表示装置
JP4330059B2 (ja) 液晶表示装置及びその駆動制御方法
KR100269849B1 (ko) 액티브매트릭스형 액정표시장치(active matrix type liquid crystal display device)
JP3862994B2 (ja) 表示装置の駆動方法およびそれを用いた表示装置
US5694145A (en) Liquid crystal device and driving method therefor
JPH09251154A (ja) 表示装置および表示装置の操作方法
JPH10197894A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JPH0296117A (ja) 液晶装置
US6069600A (en) Active matrix type liquid crystal display
JP3361040B2 (ja) 液晶表示素子
JPH0954299A (ja) 液晶表示装置
JP3090239B2 (ja) 液晶素子の駆動方法および装置
US6222517B1 (en) Liquid crystal apparatus
JP3255992B2 (ja) アクティブマトリクス型の表示装置の表示方法
JPH09127483A (ja) 液晶表示装置
KR101167929B1 (ko) 수평전계방식 액정표시소자
JPH05323385A (ja) 駆動波形
US8928643B2 (en) Means and circuit to shorten the optical response time of liquid crystal displays
JP3205766B2 (ja) 強誘電性液晶素子の駆動方法
JP3402471B2 (ja) アクティブマトリクス型表示装置の表示方法
JPH11212062A (ja) 反強誘電性液晶表示装置およびその駆動方法
JP3894350B2 (ja) 表示装置の制御装置及び制御方法