JPH06209244A - Linear converter - Google Patents
Linear converterInfo
- Publication number
- JPH06209244A JPH06209244A JP5003122A JP312293A JPH06209244A JP H06209244 A JPH06209244 A JP H06209244A JP 5003122 A JP5003122 A JP 5003122A JP 312293 A JP312293 A JP 312293A JP H06209244 A JPH06209244 A JP H06209244A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switch
- operational amplifier
- input terminal
- analog switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Pulse Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 線形変換装置において、帰還回路のコンデン
サの充放電時間を充分にとれる構成とし、見かけ上のリ
セット時間を短くすることを目的とする。
【構成】 例としてコンデンサ４の回路が動作する場合
を説明する。アナログスイッチ１３、１６が閉じると、
入力端子１に加わった電圧がコンデンサ４に充電され
る。つぎにアナログスイッチ１３、１６が開き、１４、
１５が閉じると、この電荷がオペアンプ５０の（ー）入
力端子に加わる。これと同時にアナログスイッチ３２、
３３を閉じコンデンサ１０を充電する。次のサイクルで
はコンデンサ１０を放電し、３６、３７を閉じコンデン
サ１１を充電する。
【効果】 このようにコンデンサ１０、１１を交互に使
用することにより、充放電に十分な時間を確保し、見か
け上のリセット時間を短くする。
(57) [Abstract] [Purpose] An object of the linear conversion device is to make the charge / discharge time of the capacitor of the feedback circuit sufficient and to shorten the apparent reset time. [Structure] As an example, a case where the circuit of the capacitor 4 operates will be described. When the analog switches 13 and 16 are closed,
The voltage applied to the input terminal 1 charges the capacitor 4. Next, the analog switches 13 and 16 open, 14,
When 15 is closed, this charge is applied to the (−) input terminal of the operational amplifier 50. At the same time, the analog switch 32,
33 is closed and the capacitor 10 is charged. In the next cycle, the capacitor 10 is discharged, 36 and 37 are closed, and the capacitor 11 is charged. [Effects] By alternately using the capacitors 10 and 11 as described above, a sufficient time for charging and discharging is secured, and the apparent reset time is shortened.
Description
【０００１】[0001]
【産業上の利用分野】本発明はディジタル携帯電話等に
使用する線形変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear conversion device used for a digital mobile phone or the like.
【０００２】[0002]
【従来の技術】図４は従来の線形変換装置の構成を示す
回路図である。図４において、１、２は入力端子、３は
出力端子、４、５、・・・、１０はコンデンサ、１３、
１４、・・・、３１はアナログスイッチ、５０はオペア
ンプである。2. Description of the Related Art FIG. 4 is a circuit diagram showing a configuration of a conventional linear conversion device. 4, 1 and 2 are input terminals, 3 is output terminals, 4, 5, ..., 10 are capacitors, 13,
, ..., 31 are analog switches, and 50 is an operational amplifier.
【０００３】入力端子１に続く入力回路と入力端子２に
続く入力回路は同じ構成であるので、以下に入力端子１
に続く入力回路について説明する。４はアナログスイッ
チ１３、１６が閉じた時入力端子からの電荷を蓄積し、
アナログスイッチ１３、１６が開き１４、１５が閉じた
時その電荷をオペアンプの（ー）入力端子へ転送する静
電容量Ｃ1をもつコンデンサである。５、６はアナログ
スイッチ１７、１８が閉じた時入力端子からの電荷を蓄
積し、アナログスイッチ１７、１８が開き１９、２０、
２１が閉じた時、６の電荷をオペアンプの（ー）入力端
子へ転送するコンデンサで、それぞれ２Ｃ1の静電容量
をもつ。１０はオペアンプ５０の（ー）入力端子と出力
端子を結ぶ静電容量Ｃ3のコンデンサ、３１はコンデン
サ１０の電荷を放電するためのアナログスイッチであ
る。Since the input circuit following the input terminal 1 and the input circuit following the input terminal 2 have the same structure, the input terminal 1 will be described below.
The input circuit following is explained. 4 stores the charge from the input terminal when the analog switches 13 and 16 are closed,
It is a capacitor having a capacitance C 1 that transfers the electric charge to the (−) input terminal of the operational amplifier when the analog switches 13 and 16 are opened and closed. 5, 5 and 6 store charges from the input terminals when the analog switches 17 and 18 are closed, and the analog switches 17 and 18 are opened 19, 20 and
When 21 is closed, it is a capacitor that transfers the charge of 6 to the (−) input terminal of the operational amplifier, and each has a capacitance of 2C 1 . Reference numeral 10 is a capacitor having electrostatic capacitance C 3 connecting the (−) input terminal and output terminal of the operational amplifier 50, and 31 is an analog switch for discharging the electric charge of the capacitor 10.
【０００４】以上のように構成された線形変換装置につ
いて、以下、その動作について説明する。The operation of the linear conversion device configured as described above will be described below.
【０００５】つぎの順序で動作が行はれる。 （１）アナログスイッチ３１を短絡し、コンデンサ１０
を放電する。 （２）入力信号を反転するか否かによって、以下の何れ
かの動作を行う。The operation is performed in the following order. (1) The analog switch 31 is short-circuited and the capacitor 10
To discharge. (2) One of the following operations is performed depending on whether or not the input signal is inverted.
【０００６】（２．１）入力信号１の反転を行わない場
合（非反転出力） アナログスイッチ１３、１６を短絡し、コンデンサ４を
充電する。次にアナログスイッチ１３、１６を開放し、
アナログスイッチ１４、１５を短絡すると４の電荷はオ
ペアンプ５０の（ー）入力端子に加わり、オペアンプか
ら非反転出力を得る。その間、アナログスイッチ１７、
２１は常に開放、アナログスイッチ１８、１９、２０は
常に短絡である。(2.1) When the input signal 1 is not inverted (non-inverted output) The analog switches 13 and 16 are short-circuited and the capacitor 4 is charged. Next, open the analog switches 13 and 16,
When the analog switches 14 and 15 are short-circuited, the electric charge of 4 is added to the (−) input terminal of the operational amplifier 50, and a non-inverted output is obtained from the operational amplifier. Meanwhile, the analog switch 17,
21 is always open and analog switches 18, 19 and 20 are always short circuited.
【０００７】（２．２）入力信号１の反転を行う場合
（反転出力） アナログスイッチ１７、１８を短絡し、コンデンサ５、
６を充電する。次にアナログスイッチ１７、１８を開放
し、アナログスイッチ１９、２０、２１を短絡すると、
６の電荷はオペアンプ５０の（ー）入力端子に加わり、
オペアンプから反転出力を得る。その間、アナログスイ
ッチ１３、１４は常に開放、アナログスイッチ１５、１
６は常に短絡である。(2.2) When the input signal 1 is inverted (inverted output) The analog switches 17 and 18 are short-circuited and the capacitor 5 and
Charge 6 Next, when the analog switches 17, 18 are opened and the analog switches 19, 20, 21 are short-circuited,
The charge of 6 is added to the (-) input terminal of the operational amplifier 50,
Obtain the inverted output from the operational amplifier. During that time, the analog switches 13 and 14 are always open, and the analog switches 15 and 1 are
6 is always a short circuit.
【０００８】以下（１）、（２）を繰り返し行う。入力
端子２の回路についても上記と同様の動作が行われる。The following (1) and (2) are repeated. The same operation as above is performed for the circuit of the input terminal 2.
【０００９】以上の結果として、（数１）に示す出力が
得られる。As a result of the above, the output shown in (Equation 1) is obtained.
【００１０】[0010]
【数１】OUT = ± (Ｃ1/Ｃ3)・IN1 ± (Ｃ2/Ｃ3)・IN2 ただし Ｃ1、Ｃ2、Ｃ3はコンデンサの容量、IN1、IN2
は入力電圧、OUTは出力電圧、±は非反転出力のとき＋
を、反転出力のとき−をとる。[Equation 1] OUT = ± (C 1 / C 3 ) ・ IN 1 ± (C 2 / C 3 ) ・ IN 2 where C 1 , C 2 and C 3 are the capacitances of the capacitors, IN 1 and IN 2
Is the input voltage, OUT is the output voltage, and ± is the non-inverting output +
, And − for inverted output.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら上記従来
の線形変換装置では、オペアンプの性能からコンデンサ
１０の充放電にタイミング上、十分な時間が取れない可
能性があり、またスイッチ３１が閉じたときオペアンプ
が発振を起こす可能性があるという問題を有していた。However, in the above-described conventional linear conversion device, there is a possibility that sufficient time cannot be taken in charging and discharging the capacitor 10 due to the performance of the operational amplifier, and when the switch 31 is closed, the operational amplifier is closed. Had a problem that could cause oscillation.
【００１２】本発明は上記従来の問題点を解決するもの
で、コンデンサの充放電に十分な時間が確保でき、また
発振の可能性を少なくすることを目的とする。The present invention solves the above-mentioned conventional problems, and an object thereof is to secure a sufficient time for charging and discharging a capacitor and to reduce the possibility of oscillation.
【００１３】[0013]
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の手段はコンデンサの充放電タイミン
グを充分とるための手段として、オペアンプの（ー）入
力端子と出力端子を結ぶコンデンサを２個並列に接続
し、その充放電を交互に行うように構成したものであ
る。また本構成によれば発振の起こる可能性も従来より
少なくできる。本発明の第２の手段は、オペアンプの入
出力端子間を結ぶアナログスイッチの代わりにコンデン
サ１０に蓄えられた電荷を減算するスイッチキャパシタ
回路を付加し、これにより発振の起こる可能性をなくし
たものである。In order to achieve the above object, the first means of the present invention connects the (-) input terminal and the output terminal of an operational amplifier as means for ensuring sufficient charge / discharge timing of a capacitor. Two capacitors are connected in parallel, and charging and discharging are performed alternately. Further, according to this configuration, the possibility of oscillation can be reduced as compared with the conventional case. The second means of the present invention is to add a switch capacitor circuit for subtracting the charge accumulated in the capacitor 10 instead of the analog switch connecting the input and output terminals of the operational amplifier, thereby eliminating the possibility of oscillation. Is.
【００１４】[0014]
【作用】上記の第１の手段によって、２つのコンデンサ
を交互に使用することにより、充放電に十分な時間を確
保することができ、また発振の可能性も少なくすること
ができる。また上記第２の手段によってオペアンプの入
出力端子間を直接閉じることがないので発振の可能性な
くすことができる。By using the two capacitors alternately by the above-mentioned first means, it is possible to secure a sufficient time for charging and discharging and to reduce the possibility of oscillation. Further, since the input / output terminals of the operational amplifier are not directly closed by the second means, the possibility of oscillation can be eliminated.
【００１５】[0015]
【実施例】以下本発明の線形変換装置の実施例につい
て、図面を参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the linear conversion device of the present invention will be described below with reference to the drawings.
【００１６】図１は本発明の第１の実施例を示す回路
図、図２は本発明の第２の実施例を示す回路図、図３は
本発明の線形変換装置における帰還回路の動作タイムチ
ャートを従来のものと比較して示したものである。FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and FIG. 3 is an operation time of a feedback circuit in a linear conversion device of the present invention. The chart is shown in comparison with the conventional chart.
【００１７】図１、図２において、１、２は入力端子、
３は出力端子、４、５、・・・、１２はコンデンサ、１
３、１４、・・・、４４はアナログスイッチ、５０はオ
ペアンプである。In FIGS. 1 and 2, 1 and 2 are input terminals,
3 is an output terminal, 4, 5, ..., 12 are capacitors, 1
, 44 are analog switches, and 50 is an operational amplifier.
【００１８】入力端子１に続く入力回路と入力端子２に
続く入力回路は同じ構成であるので、以下に入力端子１
に続く入力回路について説明する。４はアナログスイッ
チ１３、１６が閉じた時入力端子からの電荷を蓄積し、
アナログスイッチ１３、１６が開き１４、１５が閉じた
時その電荷をオペアンプの（ー）入力端子へ転送する静
電容量Ｃ1をもつコンデンサである。５、６はアナログ
スイッチ１７、１８が閉じた時入力端子からの電荷を蓄
積し、アナログスイッチ１８が開き１９、２０、２１が
閉じた時６の両端の電圧をオペアンプの（ー）入力端子
へ転送するコンデンサで、それぞれ２Ｃ1の静電容量を
もつ。１０、１１はオペアンプ５０の（ー）入力端子と
出力端子を結ぶ静電容量Ｃ3のコンデンサで、３１はコ
ンデンサ１０の電荷を放電するためのアナログスイッチ
である。Since the input circuit following the input terminal 1 and the input circuit following the input terminal 2 have the same structure, the input terminal 1 will be described below.
The input circuit following is explained. 4 stores the charge from the input terminal when the analog switches 13 and 16 are closed,
It is a capacitor having a capacitance C 1 that transfers the electric charge to the (−) input terminal of the operational amplifier when the analog switches 13 and 16 are opened and closed. 5 and 6 accumulate the electric charge from the input terminal when the analog switches 17 and 18 are closed, and the voltage across the 6 when the analog switch 18 is opened and 19, 20 and 21 are closed to the (−) input terminal of the operational amplifier. Capacitors to be transferred, each having a capacitance of 2C 1 . Reference numerals 10 and 11 are capacitors having electrostatic capacitance C 3 connecting the (−) input terminal and the output terminal of the operational amplifier 50, and 31 is an analog switch for discharging the electric charge of the capacitor 10.
【００１９】つぎに本発明の線形変換装置の第１の実施
例について、図１を用いてその動作を説明する。Next, the operation of the first embodiment of the linear conversion apparatus of the present invention will be described with reference to FIG.
【００２０】入力端子１に続く入力回路と入力端子２に
続く入力回路は同じ構成であるので、以下に入力端子１
に続く入力回路について説明する。Since the input circuit following the input terminal 1 and the input circuit following the input terminal 2 have the same structure, the input terminal 1 will be described below.
The input circuit following is explained.
【００２１】以下の順序で動作が行はれる。 （１）アナログスイッチ３２、３３を短絡し、コンデン
サ１０を充電可能とする。また、アナログスイッチ３
８、３９を短絡し、コンデンサ１１をリセットする。 （２）入力信号の反転を行うか否かにより、以下の何れ
かの動作を行う。 （２．１）入力１の信号の反転を行わない場合 アナログスイッチ１３、１６を短絡し、コンデンサ４を
充電する。次にアナログスイッチ１３、１６を開放し、
アナログスイッチ１４、１５を短絡すると、４の電荷は
オペアンプ５０の（ー）入力端子に加わり、オペアンプ
から非反転出力を得る。その間、アナログスイッチ１
７、２１は常に開放、アナログスイッチ１８、１９、２
０は常に短絡である。 （２．２）入力１の信号の反転を行う場合 アナログスイッチ１７、１８を短絡し、コンデンサ５、
６を充電する。次にアナログスイッチ１７、１８を開放
し、アナログスイッチ１９、２０、２１を短絡すると、
６の電荷はオペアンプ５０の（ー）入力端子に加わり、
オペアンプから反転出力を得る。。その間、アナログス
イッチ１３、１４は常に開放、アナログスイッチ１５、
１６は常に短絡である。 （３）オペアンプがオープンにならないように、アナロ
グスイッチ３１を短絡する。 （４）アナログスイッチ３６、３７を短絡し、コンデン
サ１１を充電可能とする。また、アナログスイッチ３
４、３５を短絡し、コンデンサ１０をリセットする。The operation is performed in the following order. (1) The analog switches 32 and 33 are short-circuited so that the capacitor 10 can be charged. Also, analog switch 3
8 and 39 are short-circuited, and the capacitor 11 is reset. (2) One of the following operations is performed depending on whether or not the input signal is inverted. (2.1) When the signal of the input 1 is not inverted The analog switches 13 and 16 are short-circuited and the capacitor 4 is charged. Next, open the analog switches 13 and 16,
When the analog switches 14 and 15 are short-circuited, the electric charge of 4 is added to the (−) input terminal of the operational amplifier 50, and a non-inverted output is obtained from the operational amplifier. Meanwhile, analog switch 1
7, 21 are always open, analog switches 18, 19, 2
0 is always a short circuit. (2.2) When inverting the signal of input 1 Short the analog switches 17 and 18, connect the capacitor 5,
Charge 6 Next, when the analog switches 17, 18 are opened and the analog switches 19, 20, 21 are short-circuited,
The charge of 6 is added to the (-) input terminal of the operational amplifier 50,
Obtain the inverted output from the operational amplifier. . Meanwhile, the analog switches 13 and 14 are always open, and the analog switch 15 and
16 is always a short circuit. (3) The analog switch 31 is short-circuited so that the operational amplifier does not open. (4) The analog switches 36 and 37 are short-circuited so that the capacitor 11 can be charged. Also, analog switch 3
4, 35 are short-circuited and the capacitor 10 is reset.
【００２２】以下、（２）（３）（１）、（２）（３）
（４）、（２）（３）（１）、・・の順に動作しコンデ
ンサ１０、１１を交互に使用する。Hereinafter, (2) (3) (1), (2) (3)
The capacitors (10) and (11) are alternately used by operating in the order of (4), (2), (3), (1) ,.
【００２３】以上の結果として、得られる出力電圧は
（数１）と同じ式で表わされる。つぎに本発明の第２の
実施例の動作について図２を用いて説明する。図２にお
いて、入力端子１および入力端子２に続く入力回路は図
１と同じ構成である。以下に入力端子１に続く入力回路
について説明する。次の順序で動作が行われる。 （１）入力信号の反転を行うか否かによって、以下の動
作を行う。 （１．１）入力１の信号の反転を行わない場合 上記（２．１）と同じ動作を行う。 （１．２）入力１の信号の反転を行う場合 上記（２．２）と同じ動作を行う。 （２）（１）でコンデンサを充電する間にアナログスイ
ッチ４０、４１を短絡し、コンデンサ１１、１２にオペ
アンプ出力を充電する。次に（１）でコンデンサの電荷
がオペアンプへ接続されている間にアナログスイッチ４
２、４３、４４を短絡しコンデンサ１２を（ー）入力端
子に接続する。これによりコンデンサ１２の電荷が減算
されることになる。 以下、（１）（２）、（１）（２）・・・という操作を
繰り返す。As a result of the above, the obtained output voltage is expressed by the same equation as in (Equation 1). Next, the operation of the second embodiment of the present invention will be described with reference to FIG. In FIG. 2, the input circuit following the input terminal 1 and the input terminal 2 has the same configuration as in FIG. The input circuit following the input terminal 1 will be described below. The operations are performed in the following order. (1) The following operation is performed depending on whether or not the input signal is inverted. (1.1) When the signal of input 1 is not inverted The same operation as (2.1) above is performed. (1.2) When inverting the signal of input 1 The same operation as above (2.2) is performed. (2) While the capacitors are being charged in (1), the analog switches 40 and 41 are short-circuited to charge the capacitors 11 and 12 with the operational amplifier output. Next, in (1), while the charge of the capacitor is connected to the operational amplifier, the analog switch 4
2, 43 and 44 are short-circuited and the capacitor 12 is connected to the (-) input terminal. As a result, the electric charge of the capacitor 12 is subtracted. Hereinafter, the operations (1), (2), (1), (2), ... Are repeated.
【００２４】この時の出力電圧も（数１）と同じ式で表
される。図３に本発明および従来の装置の帰還回路のコ
ンデンサ１０、１１の充放電タイミングチャートを示
す。本発明１の場合には充放電に要するタイミングは大
きくとれ、また発振の可能性がある時間範囲も限られた
範囲になっている。本発明２の場合には充放電によるタ
イミングは従来と同じであるが、発振の可能性はなくな
る。The output voltage at this time is also represented by the same equation as in (Equation 1). FIG. 3 shows a charge / discharge timing chart of the capacitors 10 and 11 of the feedback circuit of the present invention and the conventional device. In the case of the present invention 1, the timing required for charging and discharging is large, and the time range in which oscillation is possible is limited. In the case of the present invention 2, the timing of charging / discharging is the same as the conventional one, but the possibility of oscillation disappears.
【００２５】[0025]
【発明の効果】以上のように本発明の実施例１では、帰
還回路のコンデンサを２個用意し、それらを交互に使用
することにより、充放電に十分な時間を確保することが
でき、また実施例２ではオペアンプの入出力端子を直接
閉じることがないので発振は起こらないという優れた線
形変換装置を実現できるものである。As described above, in the first embodiment of the present invention, two capacitors for the feedback circuit are prepared and they are used alternately, so that a sufficient time for charging and discharging can be secured. The second embodiment can realize an excellent linear conversion device in which oscillation does not occur because the input / output terminals of the operational amplifier are not directly closed.
【図１】本発明の第１の実施例における線形変換装置の
回路図FIG. 1 is a circuit diagram of a linear conversion device according to a first embodiment of the present invention.
【図２】本発明の第２の実施例における線形変換装置の
回路図FIG. 2 is a circuit diagram of a linear conversion device according to a second embodiment of the present invention.
【図３】本発明の実施例における線形変換装置のタイミ
ングチャートFIG. 3 is a timing chart of the linear conversion device according to the embodiment of the present invention.
【図４】従来の線形変換装置の回路図FIG. 4 is a circuit diagram of a conventional linear conversion device.
１、２ 入力端子 ３ 出力端子 ４〜１２ コンデンサ １３〜４４ アナログスイッチ ５０ オペアンプ 1, 2 Input terminal 3 Output terminal 4-12 Capacitor 13-44 Analog switch 50 Operational amplifier
Claims (2)
力端子に接続する複数組のスイッチ・キャパシタ回路網
と、前記演算増幅器の反転入力端子と出力端子との間を
接続する帰還回路網とから構成され、前記帰還回路網は
１個のオンオフスイッチと、キャパシタの両側に一対の
オンオフスイッチが接続した第１のスイッチキャパシタ
回路と、この第１のスイッチキャパシタ回路と同一構成
を持つ第２のスイッチキャパシタ回路とが並列接続して
構成され、前記第１のスイッチキャパシタ回路と第２の
スイッチキャパシタ回路とが交互に動作することを特徴
とする線形変換装置。1. An operational amplifier, a plurality of sets of switch-capacitor networks connected to the inverting input terminal of the operational amplifier, and a feedback network connecting between the inverting input terminal and the output terminal of the operational amplifier. The feedback network includes one on / off switch, a first switch capacitor circuit in which a pair of on / off switches are connected to both sides of a capacitor, and a second switch having the same configuration as the first switch capacitor circuit. A linear conversion device comprising a capacitor circuit connected in parallel, wherein the first switch capacitor circuit and the second switch capacitor circuit operate alternately.
力端子に接続する複数組のスイッチ・キャパシタ回路網
と、前記演算増幅器の反転入力端子と出力端子との間を
接続する帰還回路網とから構成され、前記帰還回路網は
演算増幅器の反転入力端子と出力端子との間に接続する
キャパシタと、前記反転入力端子に接続する第１のスイ
ッチと、この第１のスイッチの他端に接続した一端接地
の第１のキャパシタと、前記第１のスイッチの他端に接
続した第２のスイッチと、前記第２のスイッチの他方の
端子に接続し他端接地の第３のスイッチと前記第２およ
び第３のスイッチに接続した第２のキャパシタと、前記
第２のキャパシタの他端に接続した一端接地の第４のス
イッチならびに他端が前記演算増幅器の出力端子に接続
する第５のスイッチとから構成される線形変換装置。2. An operational amplifier, a plurality of sets of switch-capacitor networks connected to the inverting input terminal of the operational amplifier, and a feedback network connecting between the inverting input terminal and the output terminal of the operational amplifier. And the feedback network is connected to a capacitor connected between the inverting input terminal and the output terminal of the operational amplifier, a first switch connected to the inverting input terminal, and the other end of the first switch. A first capacitor grounded at one end, a second switch connected to the other end of the first switch, a third switch connected to the other terminal of the second switch and grounded at the other end, and the second switch And a second capacitor connected to the third switch, a fourth switch having one end grounded connected to the other end of the second capacitor, and a fifth switch having the other end connected to the output terminal of the operational amplifier. A linear converter composed of and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05003122A JP3111722B2 (en) | 1993-01-12 | 1993-01-12 | Linear converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05003122A JP3111722B2 (en) | 1993-01-12 | 1993-01-12 | Linear converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209244A true JPH06209244A (en) | 1994-07-26 |
| JP3111722B2 JP3111722B2 (en) | 2000-11-27 |
Family
ID=11548558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05003122A Expired - Fee Related JP3111722B2 (en) | 1993-01-12 | 1993-01-12 | Linear converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3111722B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927731A (en) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | Switched capacitor multiplier |
| JP2007036769A (en) * | 2005-07-28 | 2007-02-08 | Sanyo Electric Co Ltd | Signal-selecting circuit and video signal processing apparatus |
| JP2007043433A (en) * | 2005-08-03 | 2007-02-15 | Renesas Technology Corp | Semiconductor integrated circuit device |
| JP2013229868A (en) * | 2012-04-25 | 2013-11-07 | Freescale Semiconductor Inc | Sample and hold circuit |
| JP2016111494A (en) * | 2014-12-05 | 2016-06-20 | アズビル株式会社 | Multiple input integration circuit, multiple input δς modulator, and a/d converter |
-
1993
- 1993-01-12 JP JP05003122A patent/JP3111722B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927731A (en) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | Switched capacitor multiplier |
| JP2007036769A (en) * | 2005-07-28 | 2007-02-08 | Sanyo Electric Co Ltd | Signal-selecting circuit and video signal processing apparatus |
| JP2007043433A (en) * | 2005-08-03 | 2007-02-15 | Renesas Technology Corp | Semiconductor integrated circuit device |
| JP2013229868A (en) * | 2012-04-25 | 2013-11-07 | Freescale Semiconductor Inc | Sample and hold circuit |
| JP2016111494A (en) * | 2014-12-05 | 2016-06-20 | アズビル株式会社 | Multiple input integration circuit, multiple input δς modulator, and a/d converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3111722B2 (en) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288669B1 (en) | Switched capacitor programmable gain and attenuation amplifier circuit | |
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| JPS6329849B2 (en) | ||
| RU2144213C1 (en) | Integration circuit with frequency modulation | |
| WO1981003587A1 (en) | Switched-capacitor cosine filter | |
| JP3111722B2 (en) | Linear converter | |
| US4653017A (en) | Decimating filter | |
| JPS6145409B2 (en) | ||
| CA1266335A (en) | Offset-compensated switched-capacitor filter for tdm multichannel analog signals | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| JPH063864B2 (en) | Switch switch circuit | |
| JP3037502B2 (en) | Switched capacitor sample and hold delay circuit | |
| JPS5947351B2 (en) | switched capacitor integrator circuit | |
| JP3109263B2 (en) | Switched capacitor sample and hold delay circuit | |
| CA1173121A (en) | Simulation circuit employing switched capacitors | |
| JPH0671194B2 (en) | Switched Capacitor Filter | |
| JP5279141B2 (en) | Sampling filter device | |
| JP2570199B2 (en) | Switched capacitor circuit | |
| JPH0993086A (en) | Switched capacitor circuit and signal processing circuit using the same | |
| SU1476494A1 (en) | Discrete integrator | |
| JP3374788B2 (en) | Analog signal processing device | |
| JPH0744604B2 (en) | Subscriber line monitoring circuit | |
| JPH06290285A (en) | Adding and subtracting integration device | |
| JPH04156722A (en) | D/a converter | |
| JPH0795689B2 (en) | Successive approximation type analog / digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |