JPH06209244A - 線形変換装置 - Google Patents

線形変換装置

Info

Publication number
JPH06209244A
JPH06209244A JP5003122A JP312293A JPH06209244A JP H06209244 A JPH06209244 A JP H06209244A JP 5003122 A JP5003122 A JP 5003122A JP 312293 A JP312293 A JP 312293A JP H06209244 A JPH06209244 A JP H06209244A
Authority
JP
Japan
Prior art keywords
capacitor
switch
operational amplifier
input terminal
analog switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5003122A
Other languages
English (en)
Other versions
JP3111722B2 (ja
Inventor
Yoshiki Ei
良樹 衛
Kazunori Igai
和則 猪飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP05003122A priority Critical patent/JP3111722B2/ja
Publication of JPH06209244A publication Critical patent/JPH06209244A/ja
Application granted granted Critical
Publication of JP3111722B2 publication Critical patent/JP3111722B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 線形変換装置において、帰還回路のコンデン
サの充放電時間を充分にとれる構成とし、見かけ上のリ
セット時間を短くすることを目的とする。 【構成】 例としてコンデンサ4の回路が動作する場合
を説明する。アナログスイッチ13、16が閉じると、
入力端子1に加わった電圧がコンデンサ4に充電され
る。つぎにアナログスイッチ13、16が開き、14、
15が閉じると、この電荷がオペアンプ50の(ー)入
力端子に加わる。これと同時にアナログスイッチ32、
33を閉じコンデンサ10を充電する。次のサイクルで
はコンデンサ10を放電し、36、37を閉じコンデン
サ11を充電する。 【効果】 このようにコンデンサ10、11を交互に使
用することにより、充放電に十分な時間を確保し、見か
け上のリセット時間を短くする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はディジタル携帯電話等に
使用する線形変換装置に関する。
【0002】
【従来の技術】図4は従来の線形変換装置の構成を示す
回路図である。図4において、1、2は入力端子、3は
出力端子、4、5、・・・、10はコンデンサ、13、
14、・・・、31はアナログスイッチ、50はオペア
ンプである。
【0003】入力端子1に続く入力回路と入力端子2に
続く入力回路は同じ構成であるので、以下に入力端子1
に続く入力回路について説明する。4はアナログスイッ
チ13、16が閉じた時入力端子からの電荷を蓄積し、
アナログスイッチ13、16が開き14、15が閉じた
時その電荷をオペアンプの(ー)入力端子へ転送する静
電容量C1をもつコンデンサである。5、6はアナログ
スイッチ17、18が閉じた時入力端子からの電荷を蓄
積し、アナログスイッチ17、18が開き19、20、
21が閉じた時、6の電荷をオペアンプの(ー)入力端
子へ転送するコンデンサで、それぞれ2C1の静電容量
をもつ。10はオペアンプ50の(ー)入力端子と出力
端子を結ぶ静電容量C3のコンデンサ、31はコンデン
サ10の電荷を放電するためのアナログスイッチであ
る。
【0004】以上のように構成された線形変換装置につ
いて、以下、その動作について説明する。
【0005】つぎの順序で動作が行はれる。 (1)アナログスイッチ31を短絡し、コンデンサ10
を放電する。 (2)入力信号を反転するか否かによって、以下の何れ
かの動作を行う。
【0006】(2.1)入力信号1の反転を行わない場
合(非反転出力) アナログスイッチ13、16を短絡し、コンデンサ4を
充電する。次にアナログスイッチ13、16を開放し、
アナログスイッチ14、15を短絡すると4の電荷はオ
ペアンプ50の(ー)入力端子に加わり、オペアンプか
ら非反転出力を得る。その間、アナログスイッチ17、
21は常に開放、アナログスイッチ18、19、20は
常に短絡である。
【0007】(2.2)入力信号1の反転を行う場合
(反転出力) アナログスイッチ17、18を短絡し、コンデンサ5、
6を充電する。次にアナログスイッチ17、18を開放
し、アナログスイッチ19、20、21を短絡すると、
6の電荷はオペアンプ50の(ー)入力端子に加わり、
オペアンプから反転出力を得る。その間、アナログスイ
ッチ13、14は常に開放、アナログスイッチ15、1
6は常に短絡である。
【0008】以下(1)、(2)を繰り返し行う。入力
端子2の回路についても上記と同様の動作が行われる。
【0009】以上の結果として、(数1)に示す出力が
得られる。
【0010】
【数1】OUT = ± (C1/C3)・IN1 ± (C2/C3)・IN2 ただし C1、C2、C3はコンデンサの容量、IN1、IN2
は入力電圧、OUTは出力電圧、±は非反転出力のとき+
を、反転出力のとき−をとる。
【0011】
【発明が解決しようとする課題】しかしながら上記従来
の線形変換装置では、オペアンプの性能からコンデンサ
10の充放電にタイミング上、十分な時間が取れない可
能性があり、またスイッチ31が閉じたときオペアンプ
が発振を起こす可能性があるという問題を有していた。
【0012】本発明は上記従来の問題点を解決するもの
で、コンデンサの充放電に十分な時間が確保でき、また
発振の可能性を少なくすることを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の手段はコンデンサの充放電タイミン
グを充分とるための手段として、オペアンプの(ー)入
力端子と出力端子を結ぶコンデンサを2個並列に接続
し、その充放電を交互に行うように構成したものであ
る。また本構成によれば発振の起こる可能性も従来より
少なくできる。本発明の第2の手段は、オペアンプの入
出力端子間を結ぶアナログスイッチの代わりにコンデン
サ10に蓄えられた電荷を減算するスイッチキャパシタ
回路を付加し、これにより発振の起こる可能性をなくし
たものである。
【0014】
【作用】上記の第1の手段によって、2つのコンデンサ
を交互に使用することにより、充放電に十分な時間を確
保することができ、また発振の可能性も少なくすること
ができる。また上記第2の手段によってオペアンプの入
出力端子間を直接閉じることがないので発振の可能性な
くすことができる。
【0015】
【実施例】以下本発明の線形変換装置の実施例につい
て、図面を参照しながら説明する。
【0016】図1は本発明の第1の実施例を示す回路
図、図2は本発明の第2の実施例を示す回路図、図3は
本発明の線形変換装置における帰還回路の動作タイムチ
ャートを従来のものと比較して示したものである。
【0017】図1、図2において、1、2は入力端子、
3は出力端子、4、5、・・・、12はコンデンサ、1
3、14、・・・、44はアナログスイッチ、50はオ
ペアンプである。
【0018】入力端子1に続く入力回路と入力端子2に
続く入力回路は同じ構成であるので、以下に入力端子1
に続く入力回路について説明する。4はアナログスイッ
チ13、16が閉じた時入力端子からの電荷を蓄積し、
アナログスイッチ13、16が開き14、15が閉じた
時その電荷をオペアンプの(ー)入力端子へ転送する静
電容量C1をもつコンデンサである。5、6はアナログ
スイッチ17、18が閉じた時入力端子からの電荷を蓄
積し、アナログスイッチ18が開き19、20、21が
閉じた時6の両端の電圧をオペアンプの(ー)入力端子
へ転送するコンデンサで、それぞれ2C1の静電容量を
もつ。10、11はオペアンプ50の(ー)入力端子と
出力端子を結ぶ静電容量C3のコンデンサで、31はコ
ンデンサ10の電荷を放電するためのアナログスイッチ
である。
【0019】つぎに本発明の線形変換装置の第1の実施
例について、図1を用いてその動作を説明する。
【0020】入力端子1に続く入力回路と入力端子2に
続く入力回路は同じ構成であるので、以下に入力端子1
に続く入力回路について説明する。
【0021】以下の順序で動作が行はれる。 (1)アナログスイッチ32、33を短絡し、コンデン
サ10を充電可能とする。また、アナログスイッチ3
8、39を短絡し、コンデンサ11をリセットする。 (2)入力信号の反転を行うか否かにより、以下の何れ
かの動作を行う。 (2.1)入力1の信号の反転を行わない場合 アナログスイッチ13、16を短絡し、コンデンサ4を
充電する。次にアナログスイッチ13、16を開放し、
アナログスイッチ14、15を短絡すると、4の電荷は
オペアンプ50の(ー)入力端子に加わり、オペアンプ
から非反転出力を得る。その間、アナログスイッチ1
7、21は常に開放、アナログスイッチ18、19、2
0は常に短絡である。 (2.2)入力1の信号の反転を行う場合 アナログスイッチ17、18を短絡し、コンデンサ5、
6を充電する。次にアナログスイッチ17、18を開放
し、アナログスイッチ19、20、21を短絡すると、
6の電荷はオペアンプ50の(ー)入力端子に加わり、
オペアンプから反転出力を得る。。その間、アナログス
イッチ13、14は常に開放、アナログスイッチ15、
16は常に短絡である。 (3)オペアンプがオープンにならないように、アナロ
グスイッチ31を短絡する。 (4)アナログスイッチ36、37を短絡し、コンデン
サ11を充電可能とする。また、アナログスイッチ3
4、35を短絡し、コンデンサ10をリセットする。
【0022】以下、(2)(3)(1)、(2)(3)
(4)、(2)(3)(1)、・・の順に動作しコンデ
ンサ10、11を交互に使用する。
【0023】以上の結果として、得られる出力電圧は
(数1)と同じ式で表わされる。つぎに本発明の第2の
実施例の動作について図2を用いて説明する。図2にお
いて、入力端子1および入力端子2に続く入力回路は図
1と同じ構成である。以下に入力端子1に続く入力回路
について説明する。次の順序で動作が行われる。 (1)入力信号の反転を行うか否かによって、以下の動
作を行う。 (1.1)入力1の信号の反転を行わない場合 上記(2.1)と同じ動作を行う。 (1.2)入力1の信号の反転を行う場合 上記(2.2)と同じ動作を行う。 (2)(1)でコンデンサを充電する間にアナログスイ
ッチ40、41を短絡し、コンデンサ11、12にオペ
アンプ出力を充電する。次に(1)でコンデンサの電荷
がオペアンプへ接続されている間にアナログスイッチ4
2、43、44を短絡しコンデンサ12を(ー)入力端
子に接続する。これによりコンデンサ12の電荷が減算
されることになる。 以下、(1)(2)、(1)(2)・・・という操作を
繰り返す。
【0024】この時の出力電圧も(数1)と同じ式で表
される。図3に本発明および従来の装置の帰還回路のコ
ンデンサ10、11の充放電タイミングチャートを示
す。本発明1の場合には充放電に要するタイミングは大
きくとれ、また発振の可能性がある時間範囲も限られた
範囲になっている。本発明2の場合には充放電によるタ
イミングは従来と同じであるが、発振の可能性はなくな
る。
【0025】
【発明の効果】以上のように本発明の実施例1では、帰
還回路のコンデンサを2個用意し、それらを交互に使用
することにより、充放電に十分な時間を確保することが
でき、また実施例2ではオペアンプの入出力端子を直接
閉じることがないので発振は起こらないという優れた線
形変換装置を実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例における線形変換装置の
回路図
【図2】本発明の第2の実施例における線形変換装置の
回路図
【図3】本発明の実施例における線形変換装置のタイミ
ングチャート
【図4】従来の線形変換装置の回路図
【符号の説明】
1、2 入力端子 3 出力端子 4〜12 コンデンサ 13〜44 アナログスイッチ 50 オペアンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 演算増幅器と、前記演算増幅器の反転入
    力端子に接続する複数組のスイッチ・キャパシタ回路網
    と、前記演算増幅器の反転入力端子と出力端子との間を
    接続する帰還回路網とから構成され、前記帰還回路網は
    1個のオンオフスイッチと、キャパシタの両側に一対の
    オンオフスイッチが接続した第1のスイッチキャパシタ
    回路と、この第1のスイッチキャパシタ回路と同一構成
    を持つ第2のスイッチキャパシタ回路とが並列接続して
    構成され、前記第1のスイッチキャパシタ回路と第2の
    スイッチキャパシタ回路とが交互に動作することを特徴
    とする線形変換装置。
  2. 【請求項2】 演算増幅器と、前記演算増幅器の反転入
    力端子に接続する複数組のスイッチ・キャパシタ回路網
    と、前記演算増幅器の反転入力端子と出力端子との間を
    接続する帰還回路網とから構成され、前記帰還回路網は
    演算増幅器の反転入力端子と出力端子との間に接続する
    キャパシタと、前記反転入力端子に接続する第1のスイ
    ッチと、この第1のスイッチの他端に接続した一端接地
    の第1のキャパシタと、前記第1のスイッチの他端に接
    続した第2のスイッチと、前記第2のスイッチの他方の
    端子に接続し他端接地の第3のスイッチと前記第2およ
    び第3のスイッチに接続した第2のキャパシタと、前記
    第2のキャパシタの他端に接続した一端接地の第4のス
    イッチならびに他端が前記演算増幅器の出力端子に接続
    する第5のスイッチとから構成される線形変換装置。
JP05003122A 1993-01-12 1993-01-12 線形変換装置 Expired - Fee Related JP3111722B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05003122A JP3111722B2 (ja) 1993-01-12 1993-01-12 線形変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05003122A JP3111722B2 (ja) 1993-01-12 1993-01-12 線形変換装置

Publications (2)

Publication Number Publication Date
JPH06209244A true JPH06209244A (ja) 1994-07-26
JP3111722B2 JP3111722B2 (ja) 2000-11-27

Family

ID=11548558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05003122A Expired - Fee Related JP3111722B2 (ja) 1993-01-12 1993-01-12 線形変換装置

Country Status (1)

Country Link
JP (1) JP3111722B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927731A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd スイッチトキャパシタ乗算器
JP2007036769A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 信号選択回路及びビデオ信号処理装置
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
JP2013229868A (ja) * 2012-04-25 2013-11-07 Freescale Semiconductor Inc サンプルホールド回路
JP2016111494A (ja) * 2014-12-05 2016-06-20 アズビル株式会社 多入力積分回路、多入力δς変調器、およびa/d変換器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927731A (ja) * 1995-07-11 1997-01-28 Nippondenso Co Ltd スイッチトキャパシタ乗算器
JP2007036769A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 信号選択回路及びビデオ信号処理装置
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
JP2013229868A (ja) * 2012-04-25 2013-11-07 Freescale Semiconductor Inc サンプルホールド回路
JP2016111494A (ja) * 2014-12-05 2016-06-20 アズビル株式会社 多入力積分回路、多入力δς変調器、およびa/d変換器

Also Published As

Publication number Publication date
JP3111722B2 (ja) 2000-11-27

Similar Documents

Publication Publication Date Title
US6288669B1 (en) Switched capacitor programmable gain and attenuation amplifier circuit
US6437720B1 (en) Code independent charge transfer scheme for switched-capacitor digital-to-analog converter
JPS6329849B2 (ja)
RU2144213C1 (ru) Схема интегратора с частотной модуляцией
WO1981003587A1 (en) Switched-capacitor cosine filter
JPH06209244A (ja) 線形変換装置
JPS61276411A (ja) 除去フイルタ
CA1266335A (en) Offset-compensated switched-capacitor filter for tdm multichannel analog signals
US4296392A (en) Switched capacitor bilinear resistors
JPH063864B2 (ja) スイツチトキヤパシタ回路
JP3037502B2 (ja) スイッチトキャパシタサンプルホールド遅延回路
JPS5947351B2 (ja) スイツチドキヤパシタ積分回路
JP3109263B2 (ja) スイッチトキャパシタサンプルホールド遅延回路
CA1173121A (en) Simulation circuit employing switched capacitors
JPH0671194B2 (ja) スイツチド・キヤパシタ・フイルタ
JP5279141B2 (ja) サンプリングフィルタ装置
JP2570199B2 (ja) スイッチト・キャパシタ回路
JPH0993086A (ja) スイッチトキャパシタ回路及びこれを用いた信号処理回路
JP3374788B2 (ja) アナログ信号処理装置
JPH0744604B2 (ja) 加入者線監視回路
JPH06290285A (ja) 加減算積分装置
JPH04156722A (ja) D/a変換器
JPH0795689B2 (ja) 逐次比較型アナログ/ディジタル変換器
JPH05191211A (ja) スイッチト・キャパシタ逆相積分器
JPS6148222A (ja) スイツチト・キヤパシタ・フイルタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees