JPH06209307A - 伝送パスの完全性検査方法とその装置 - Google Patents
伝送パスの完全性検査方法とその装置Info
- Publication number
- JPH06209307A JPH06209307A JP5255184A JP25518493A JPH06209307A JP H06209307 A JPH06209307 A JP H06209307A JP 5255184 A JP5255184 A JP 5255184A JP 25518493 A JP25518493 A JP 25518493A JP H06209307 A JPH06209307 A JP H06209307A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data block
- transmission system
- forming
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Time-Division Multiplex Systems (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【目的】 パリティビット用のビットを有しないネット
ワーク装置内で、デジタル信号のパリティのチェックを
行なう方法および装置を提供すること。 【構成】 本発明のデータブロックの各々のパリティの
検知方法と装置は、伝送システムに入る連続するデータ
ブロックの選択された一つのパリティを形成する。その
後に、各データブロックは、従来の方法で伝送システム
内で処理される。例えば、各データブロックはタイムシ
フトされ、あるいは、さらに別の処理がそこで行なわれ
る。この処理の後、選択されたデータブロックのパリテ
ィが再び形成される。伝送システムを出る時のデータブ
ロックに確立されたパリティが、この伝送システムに入
る時のデータブロックのパリティと比較される。その結
果が伝送信号のエラーの有無を指示する。
ワーク装置内で、デジタル信号のパリティのチェックを
行なう方法および装置を提供すること。 【構成】 本発明のデータブロックの各々のパリティの
検知方法と装置は、伝送システムに入る連続するデータ
ブロックの選択された一つのパリティを形成する。その
後に、各データブロックは、従来の方法で伝送システム
内で処理される。例えば、各データブロックはタイムシ
フトされ、あるいは、さらに別の処理がそこで行なわれ
る。この処理の後、選択されたデータブロックのパリテ
ィが再び形成される。伝送システムを出る時のデータブ
ロックに確立されたパリティが、この伝送システムに入
る時のデータブロックのパリティと比較される。その結
果が伝送信号のエラーの有無を指示する。
Description
【０００１】
【産業上の利用分野】本発明は、各データブロック内に
パリティビット用のビットがないという条件の伝送シス
テムにおいて、そのシステムを通過する連続するデータ
ブロックのパリティをチェックする方法およびその装置
に関する。
パリティビット用のビットがないという条件の伝送シス
テムにおいて、そのシステムを通過する連続するデータ
ブロックのパリティをチェックする方法およびその装置
に関する。
【０００２】
【従来の技術】地方局の交換電話ネットワークの操作に
おいて、単一の中央局が多数の個別の加入者にサービス
するのがスケールメリットのためにも好ましい。従来中
央局によりサービスを提供されていた各加入者は、そこ
に二対の回路でもって直接接続する必要があった。その
結果、多数の線対が必要とされ、全体のコストが上がる
こととなった。多数の個別の加入者を単一の中央局に接
続するのに、必要なケーブルの量を減らすために、ルー
プキャリアシステムが開発されて、個別の加入者からの
信号を多重化している。一般的なループキャリアシステ
ムは、各活性（例、オフフック）の加入者からの信号
を、ループキャリアシステムを中央局に接続するＤＳ１
信号トランクにより、伝送される複数のタイムスロット
（チャンネル）の一つに接続する。全ての加入者が、あ
る時間において活性状態となっているわけではないか
ら。チャンネルの数はループキャリアシステムに接続さ
れる加入者の数の一部（例、１／２あるいは１／４）で
ある。
おいて、単一の中央局が多数の個別の加入者にサービス
するのがスケールメリットのためにも好ましい。従来中
央局によりサービスを提供されていた各加入者は、そこ
に二対の回路でもって直接接続する必要があった。その
結果、多数の線対が必要とされ、全体のコストが上がる
こととなった。多数の個別の加入者を単一の中央局に接
続するのに、必要なケーブルの量を減らすために、ルー
プキャリアシステムが開発されて、個別の加入者からの
信号を多重化している。一般的なループキャリアシステ
ムは、各活性（例、オフフック）の加入者からの信号
を、ループキャリアシステムを中央局に接続するＤＳ１
信号トランクにより、伝送される複数のタイムスロット
（チャンネル）の一つに接続する。全ての加入者が、あ
る時間において活性状態となっているわけではないか
ら。チャンネルの数はループキャリアシステムに接続さ
れる加入者の数の一部（例、１／２あるいは１／４）で
ある。
【０００３】活性状態の加入者信号を多チャンネルＤＳ
１信号トランクに多重化するプロセスにおいて、各活性
状態の加入者信号（一般的にアナログ信号）は、多ビッ
トデジタルチャンネルに変換される。従来、伝送装置内
で、各多ビットデジタル信号は、信号のパリティを表わ
す特別なビットを有していた。かくして、信号のパリテ
ィチェックは、この装置内で信号のパリティを決定し、
専用のパリティビットにより表わされる値と比較するこ
とにより行なわれていた。
１信号トランクに多重化するプロセスにおいて、各活性
状態の加入者信号（一般的にアナログ信号）は、多ビッ
トデジタルチャンネルに変換される。従来、伝送装置内
で、各多ビットデジタル信号は、信号のパリティを表わ
す特別なビットを有していた。かくして、信号のパリテ
ィチェックは、この装置内で信号のパリティを決定し、
専用のパリティビットにより表わされる値と比較するこ
とにより行なわれていた。
【０００４】ＩＳＤＮの出現に伴い、各活性状態の加入
者からの信号は、多ビットデジタル信号の形式を採り、
信号変換の必要がなくなっている。かくして、活性状態
の加入者信号は、直接ＤＳ１信号トランクに多重化して
もよい。しかし、伝送装置内で、この加入者のＩＳＤＮ
信号には、専用のパリティビットが割当られておらず、
パリティチェックができなかった。
者からの信号は、多ビットデジタル信号の形式を採り、
信号変換の必要がなくなっている。かくして、活性状態
の加入者信号は、直接ＤＳ１信号トランクに多重化して
もよい。しかし、伝送装置内で、この加入者のＩＳＤＮ
信号には、専用のパリティビットが割当られておらず、
パリティチェックができなかった。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
は、パリティビット用のビットを有しない環境下の伝送
装置内で、デジタル信号のパリティのチェックを行なう
方法および装置を提供することである。
は、パリティビット用のビットを有しない環境下の伝送
装置内で、デジタル信号のパリティのチェックを行なう
方法および装置を提供することである。
【０００６】
【課題を解決するための手段】本発明は、加入者ループ
キャリアシステムのような伝送システムを介して、伝送
される複数のデータブロックの各々のパリティが、伝送
中正確に維持されているか否かを検知する方法である。
この方法は、まず、この伝送システムに入る連続するデ
ータブロックの選択された一つのパリティを形成する。
その後に、各データブロックは、従来の方法で伝送シス
テム内で処理される。例えば、各データブロックはタイ
ムシフトされ、あるいは、さらに別の処理がそこで行な
われる。この処理の後、選択されたデータブロックのパ
リティが再び形成される。伝送システムを出る時の選択
されたデータブロックに確立されたパリティが、この伝
送システムに入る時の選択されたデータブロックのパリ
ティと比較される。それは直ちにあるいはタイムスロッ
トの交換の間に起こるような信号遅延を含む処理動作の
際には、所定の時間遅延の後に行なわれる。この二つの
パリティの間の差は、データブロックが伝送システムを
通過する間に発生するエラーを意味する。
キャリアシステムのような伝送システムを介して、伝送
される複数のデータブロックの各々のパリティが、伝送
中正確に維持されているか否かを検知する方法である。
この方法は、まず、この伝送システムに入る連続するデ
ータブロックの選択された一つのパリティを形成する。
その後に、各データブロックは、従来の方法で伝送シス
テム内で処理される。例えば、各データブロックはタイ
ムシフトされ、あるいは、さらに別の処理がそこで行な
われる。この処理の後、選択されたデータブロックのパ
リティが再び形成される。伝送システムを出る時の選択
されたデータブロックに確立されたパリティが、この伝
送システムに入る時の選択されたデータブロックのパリ
ティと比較される。それは直ちにあるいはタイムスロッ
トの交換の間に起こるような信号遅延を含む処理動作の
際には、所定の時間遅延の後に行なわれる。この二つの
パリティの間の差は、データブロックが伝送システムを
通過する間に発生するエラーを意味する。
【０００７】
【実施例】図１は本発明のパリティ比較装置１２を有す
る伝送システムが図示されている。この本発明のパリテ
ィ比較装置１２は、バス１５を介して、この伝送システ
ム内に入る複数のデジタルデータブロックの選択された
一つであるデジタルデータブロック１４のパリティと、
この伝送システムを出る選択されたデータブロックのパ
リティとを比較する。
る伝送システムが図示されている。この本発明のパリテ
ィ比較装置１２は、バス１５を介して、この伝送システ
ム内に入る複数のデジタルデータブロックの選択された
一つであるデジタルデータブロック１４のパリティと、
この伝送システムを出る選択されたデータブロックのパ
リティとを比較する。
【０００８】この実施例においては、各デジタルデータ
ブロック１４は、16ビットの長さを有し、複数の電話加
入者の個別の一人からの信号の特定の時間セグメントを
表わす。ある場合においては、発信元の電話加入者信号
はアナログである。このような状況下において、デジタ
ルデータブロック１４の最初の8ビットは、アナログ信
号を表わし、パルス高度サンプリング技術によって得ら
れた信号のセグメントのデジタル化サンプルに対応す
る。このデジタルデータブロック１４の次の7ビット
は、発信元のアナログ加入者信号のデジタル化サンプル
の選択された伝送特性を表わす。そして、最後の1ビッ
トは、全体のデータブロックのパリティを表わす。ＩＳ
ＤＮサービスにおいては、電話加入者信号はそのものは
デジタルで、このデジタルデータブロック１４は、元の
信号をそのまま表わす。しかし、アナログの加入者の信
号に対応する16ビットのデータブロックとは異なり、Ｉ
ＳＤＮ加入者信号に対応する16ビットデータブロック
は、パリティビットを含んでおらず、従来の方法により
パリティチェックはほとんど不可能である。
ブロック１４は、16ビットの長さを有し、複数の電話加
入者の個別の一人からの信号の特定の時間セグメントを
表わす。ある場合においては、発信元の電話加入者信号
はアナログである。このような状況下において、デジタ
ルデータブロック１４の最初の8ビットは、アナログ信
号を表わし、パルス高度サンプリング技術によって得ら
れた信号のセグメントのデジタル化サンプルに対応す
る。このデジタルデータブロック１４の次の7ビット
は、発信元のアナログ加入者信号のデジタル化サンプル
の選択された伝送特性を表わす。そして、最後の1ビッ
トは、全体のデータブロックのパリティを表わす。ＩＳ
ＤＮサービスにおいては、電話加入者信号はそのものは
デジタルで、このデジタルデータブロック１４は、元の
信号をそのまま表わす。しかし、アナログの加入者の信
号に対応する16ビットのデータブロックとは異なり、Ｉ
ＳＤＮ加入者信号に対応する16ビットデータブロック
は、パリティビットを含んでおらず、従来の方法により
パリティチェックはほとんど不可能である。
【０００９】説明の都合上、この本発明のパリティ比較
装置１２は、タイムスロット交換機１６と非タイムスロ
ット交換機１８を有しているが、この伝送システムは、
他の要素を図に示した以外に、あるいは図に示したもの
に追加して有することもできる。このタイムスロット交
換機１６は、実施例においてはＡＴ＆Ｔ社製のＴ８Ｕタ
イムスロット交換機で、この交換機に通過するデータブ
ロックストリームの連続するデジタルデータブロック１
４の順序を変更（遅延）するよう機能する。実際には、
このデジタルデータブロック１４は、特定の時間間隔、
すなわち時間フレームの間に連続して伝送される。ま
た、その時間フレームは、約125μｓで、この時間の間
に32個の個別デジタルデータブロック１４が連続的にバ
ス１５を介して、本発明のパリティ比較装置１２に入力
される。このタイムスロット交換機１６は、あるインタ
ーバルからのブロックの順序を次のインターバルに変更
するよう機能し、ある数のタイムスロットの間、あるい
は全タイムスロットの間、ブロックを遅延させる。例え
ば、フレームＮ（整数）における５番目のデジタルデー
タブロック１４は、フレームＮ＋２の間は、９番目のブ
ロックになるのが好ましい。このタイムスロット交換機
１６により行なわれる機能は、選択可能なシフテング
（すなわち、遅延）である。このタイムスロット交換機
能を実行することに加えて、さらにこのタイムスロット
交換機１６は、他の信号処理機能を実行してもよい。
装置１２は、タイムスロット交換機１６と非タイムスロ
ット交換機１８を有しているが、この伝送システムは、
他の要素を図に示した以外に、あるいは図に示したもの
に追加して有することもできる。このタイムスロット交
換機１６は、実施例においてはＡＴ＆Ｔ社製のＴ８Ｕタ
イムスロット交換機で、この交換機に通過するデータブ
ロックストリームの連続するデジタルデータブロック１
４の順序を変更（遅延）するよう機能する。実際には、
このデジタルデータブロック１４は、特定の時間間隔、
すなわち時間フレームの間に連続して伝送される。ま
た、その時間フレームは、約125μｓで、この時間の間
に32個の個別デジタルデータブロック１４が連続的にバ
ス１５を介して、本発明のパリティ比較装置１２に入力
される。このタイムスロット交換機１６は、あるインタ
ーバルからのブロックの順序を次のインターバルに変更
するよう機能し、ある数のタイムスロットの間、あるい
は全タイムスロットの間、ブロックを遅延させる。例え
ば、フレームＮ（整数）における５番目のデジタルデー
タブロック１４は、フレームＮ＋２の間は、９番目のブ
ロックになるのが好ましい。このタイムスロット交換機
１６により行なわれる機能は、選択可能なシフテング
（すなわち、遅延）である。このタイムスロット交換機
能を実行することに加えて、さらにこのタイムスロット
交換機１６は、他の信号処理機能を実行してもよい。
【００１０】一方、非タイムスロット交換機１８は、例
えば、フィルタ機能のような信号処理操作をデジタルデ
ータブロック１４に対して行なう。タイムスロット交換
機１６により処理されたデジタルデータブロック１４と
比較して、非タイムスロット交換機１８により処理され
たデジタルデータブロック１４は、各タイムフレームに
現われるデータブロックの順序を変更しない。
えば、フィルタ機能のような信号処理操作をデジタルデ
ータブロック１４に対して行なう。タイムスロット交換
機１６により処理されたデジタルデータブロック１４と
比較して、非タイムスロット交換機１８により処理され
たデジタルデータブロック１４は、各タイムフレームに
現われるデータブロックの順序を変更しない。
【００１１】この伝送システムはさらにスタックバス検
知器２０を有する。このスタックバス検知器２０は、バ
ス１５上の各連続するデジタルデータブロック１４のパ
ターンと、その直前のブロックのパターンと比較するこ
とにより、入力データのバス１５の状態をモニタする比
較装置を有する。このパターンが拡張時間間隔の間同一
である場合には、スタックバス条件が存在することにな
る。
知器２０を有する。このスタックバス検知器２０は、バ
ス１５上の各連続するデジタルデータブロック１４のパ
ターンと、その直前のブロックのパターンと比較するこ
とにより、入力データのバス１５の状態をモニタする比
較装置を有する。このパターンが拡張時間間隔の間同一
である場合には、スタックバス条件が存在することにな
る。
【００１２】本発明のパリティ比較装置１２は、入力デ
ータバス１５に接続された選択可能なモジュロ-2加算計
算機２２を有し、バス１５の上のデジタルデータブロッ
ク１４の選択された一つのパリティを計算する。言い換
えると、この選択可能モジュロ-2加算計算機２２は、各
タイムフレーム内の信号選択されたデジタルデータブロ
ック１４のパリティを計算することになる。この選択可
能モジュロ-2加算計算機２２は、信号ビットを生成し、
その状態は検査されたデジタルデータブロック１４が二
進の１を奇数個、または偶数個を含むかの何れかに応じ
たセットである。一般的にデジタルデータブロック１４
は、1を奇数個有し、それにより選択可能モジュロ-2加
算計算機２２は1を生成し、1を偶数個含む場合には、0
を生成する。
ータバス１５に接続された選択可能なモジュロ-2加算計
算機２２を有し、バス１５の上のデジタルデータブロッ
ク１４の選択された一つのパリティを計算する。言い換
えると、この選択可能モジュロ-2加算計算機２２は、各
タイムフレーム内の信号選択されたデジタルデータブロ
ック１４のパリティを計算することになる。この選択可
能モジュロ-2加算計算機２２は、信号ビットを生成し、
その状態は検査されたデジタルデータブロック１４が二
進の１を奇数個、または偶数個を含むかの何れかに応じ
たセットである。一般的にデジタルデータブロック１４
は、1を奇数個有し、それにより選択可能モジュロ-2加
算計算機２２は1を生成し、1を偶数個含む場合には、0
を生成する。
【００１３】第２、第３の選択可能モジュロ-2加算計算
機２４と２６の各々は、タイムスロット交換機１６と非
タイムスロット交換機１８の出力にそれぞれ接続され
る。この選択可能モジュロ-2加算計算機２４と２６は、
選択可能モジュロ-2加算計算機２２と同一で、それぞれ
タイムスロット交換機１６と非タイムスロット交換機１
８を出る選択されたデータブロックのパリティを計算す
る。選択可能モジュロ-2加算計算機２６によって行なわ
れたパリティは、選択可能モジュロ-2加算計算機２２に
より行なわれたパリティと比較装置２８により比較され
る。この比較装置２８により生成される出力信号は、入
力するデジタルデータブロック１４のパリティと非タイ
ムスロット交換機１８により処理された出力するデジタ
ルデータブロック１４との差を表わす。かくして、この
比較装置２８は非タイムスロット交換機１８を通過する
データパスの完全性を正確に指示する。
機２４と２６の各々は、タイムスロット交換機１６と非
タイムスロット交換機１８の出力にそれぞれ接続され
る。この選択可能モジュロ-2加算計算機２４と２６は、
選択可能モジュロ-2加算計算機２２と同一で、それぞれ
タイムスロット交換機１６と非タイムスロット交換機１
８を出る選択されたデータブロックのパリティを計算す
る。選択可能モジュロ-2加算計算機２６によって行なわ
れたパリティは、選択可能モジュロ-2加算計算機２２に
より行なわれたパリティと比較装置２８により比較され
る。この比較装置２８により生成される出力信号は、入
力するデジタルデータブロック１４のパリティと非タイ
ムスロット交換機１８により処理された出力するデジタ
ルデータブロック１４との差を表わす。かくして、この
比較装置２８は非タイムスロット交換機１８を通過する
データパスの完全性を正確に指示する。
【００１４】非タイムスロット交換機１８によるパスの
完全性は、選択可能モジュロ-2加算計算機２２と２６に
より計算されたパリティの比較によって行なわれ、タイ
ムスロット交換機１６のパスの完全性は、選択可能モジ
ュロ-2加算計算機２２と２４により計算されたパリティ
の比較により行なわれる。しかし、このような比較は直
接行なうことはできない。その理由は、タイムスロット
交換機１６の出力時点において生成されたデジタルデー
タブロック１４は選択可能モジュロ-2加算計算機２２に
よりそのパリティが計算されるもとのデータブロックと
は異なるタイムスロット（あるいはタイムフレーム）を
有するからである。このパリティの比較を行なうため
に、選択可能モジュロ-2加算計算機２２の出力信号は、
タイムスロット交換機補償装置３０に入力されて、タイ
ムスロット交換機１６を通過する選択されたデータブロ
ックの遅延とまったく同一の遅延（タイムフレーム、お
よび／またはタイムスロット、あるいはバイト）にだ
け、選択可能モジュロ-2加算計算機２２の出力信号を遅
延させる。比較装置３２は、選択可能モジュロ-2加算計
算機２４の出力信号をタイムスロット交換機補償装置３
０からの出力信号と比較し、タイムスロット交換機１６
を介するデータパスに完全性があるか否かを決める。
完全性は、選択可能モジュロ-2加算計算機２２と２６に
より計算されたパリティの比較によって行なわれ、タイ
ムスロット交換機１６のパスの完全性は、選択可能モジ
ュロ-2加算計算機２２と２４により計算されたパリティ
の比較により行なわれる。しかし、このような比較は直
接行なうことはできない。その理由は、タイムスロット
交換機１６の出力時点において生成されたデジタルデー
タブロック１４は選択可能モジュロ-2加算計算機２２に
よりそのパリティが計算されるもとのデータブロックと
は異なるタイムスロット（あるいはタイムフレーム）を
有するからである。このパリティの比較を行なうため
に、選択可能モジュロ-2加算計算機２２の出力信号は、
タイムスロット交換機補償装置３０に入力されて、タイ
ムスロット交換機１６を通過する選択されたデータブロ
ックの遅延とまったく同一の遅延（タイムフレーム、お
よび／またはタイムスロット、あるいはバイト）にだ
け、選択可能モジュロ-2加算計算機２２の出力信号を遅
延させる。比較装置３２は、選択可能モジュロ-2加算計
算機２４の出力信号をタイムスロット交換機補償装置３
０からの出力信号と比較し、タイムスロット交換機１６
を介するデータパスに完全性があるか否かを決める。
【００１５】
【発明の効果】本発明は伝送システムを通過する連続す
るデジタルデータブロック１４の選択された一つのパリ
ティを検知して、伝送パスの完全性を決定することがで
きる。本発明の利点はデジタルデータブロック１４がパ
リティをチェックするための特別なパリティビットが含
まれなくてもよい点である。本発明はパスの完全性を確
保するために、伝送システムに入るときと、出るときの
データブロックのパリティをチェックすることにより達
成される。
るデジタルデータブロック１４の選択された一つのパリ
ティを検知して、伝送パスの完全性を決定することがで
きる。本発明の利点はデジタルデータブロック１４がパ
リティをチェックするための特別なパリティビットが含
まれなくてもよい点である。本発明はパスの完全性を確
保するために、伝送システムに入るときと、出るときの
データブロックのパリティをチェックすることにより達
成される。
【図１】本発明のパリティチェック機能を有する伝送シ
ステムブロック図である。
ステムブロック図である。
１２ 本発明のパリティ比較装置 １４ デジタルデータブロック １５ バス １６ タイムスロット交換機 １８ 非タイムスロット交換機 ２０ スタックバス検知器 ２２、２４、２６ 選択可能モジュロ-2加算計算機 ２８、３２ 比較装置 ３０ タイムスロット交換機補償装置
フロントページの続き (72)発明者 マイケル フィリップ ボッティグリエリ アメリカ合衆国 07481 ニュージャージ ー ウィコフ、ラドクリフ ストリート 457 (72)発明者 ステファン ジョセフ ブローリン アメリカ合衆国 07039 ニュージャージ ー リビングストン、ノースヒルサイド アヴェニュー 63
Claims (7)
- 【請求項１】 所定時間フレームで、複数の連続データ
ブロックを処理する伝送システムの伝送パスの完全性を
検査する方法において、 （ａ） 各時間フレームの間、この伝送システムに入る
選択されたデータブロックの一つのパリティを形成する
ステップと、 （ｂ） この連続データブロックを処理するステップ
と、 （ｃ） この伝送システムから出るデータブロックの選
択された一つのパリティを形成するステップと、 （ｄ） 前記伝送システムに入る選択されたデータブロ
ックのパリティと、このシステムを出る選択されたデー
タブロックのパリティとを比較するステップと、 （ｅ） この確立された二つのパリティの間の差に応じ
て、伝送パスの完全性を指示するステップと、 からなることを特徴とする伝送パスの完全性検査方法。 - 【請求項２】 前記ステップ（ｂ）は、所定の遅延間隔
で選択されたデータブロックを遅延させるステップを含
むことを特徴とする請求項１の方法。 - 【請求項３】 前記伝送システムに入るデータブロック
のパリティは、この伝送システムを出るデータブロック
のパリティと比較する前に、所定時間間隔だけ遅延させ
られることを特徴とする請求項２の方法。 - 【請求項４】 各データブロックは二進の１と０のスト
リームからなり、 各パリティを形成するステップは、この選択されたデー
タブロック内の１の数を確認するステップからなること
を特徴とする請求項１の方法。 - 【請求項５】 所定時間フレームで、複数の連続データ
ブロックを処理する伝送システムの伝送パスの完全性を
検知装置において、 各時間フレームの間、この伝送システムに入る選択され
たデータブロックの一つのパリティを形成する第１パリ
ティ形成手段（２２）と、 この伝送システムから出るデータブロックの選択された
一つのパリティを形成する第２パリティ形成手段（２
６）と、 前記伝送システムに入るデータブロックのパリティと、
このシステムを出るデータブロックのパリティとを比較
する手段（３２）と、 からなり、 この確立された二つのパリティの間の差に応じて、伝送
パスの完全性を指示することを特徴とする伝送パスの完
全性検知装置。 - 【請求項６】 前記比較手段（３２）による比較の前
に、所定の時間間隔だけ第１手段（２２）により形成さ
れたパリティを遅延させる遅延補償手段（３０）をさら
に有することを特徴とする請求項５の装置。 - 【請求項７】 前記第１パリティ形成手段（２２）と第
２のパリティ形成手段（２６）は選択可能なタイムスロ
ットモジュロ２の加算計算機を含むことを特徴とする請
求項５の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US94668792A | 1992-09-18 | 1992-09-18 | |
| US946687 | 1992-09-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209307A true JPH06209307A (ja) | 1994-07-26 |
| JP3059611B2 JP3059611B2 (ja) | 2000-07-04 |
Family
ID=25484811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5255184A Expired - Fee Related JP3059611B2 (ja) | 1992-09-18 | 1993-09-20 | 伝送パスの完全性検査方 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5490150A (ja) |
| JP (1) | JP3059611B2 (ja) |
| KR (1) | KR0128507B1 (ja) |
| CA (1) | CA2100906C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230160547A (ko) * | 2022-05-17 | 2023-11-24 | 삼성전자주식회사 | 오토모티브 장치의 결함 검출 시스템 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7137048B2 (en) | 2001-02-02 | 2006-11-14 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
| US6400714B1 (en) | 1998-12-11 | 2002-06-04 | Lucent Technologies Inc. | Method and apparatus for dynamic time slot assignment |
| US7490275B2 (en) | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
| US6873939B1 (en) | 2001-02-02 | 2005-03-29 | Rambus Inc. | Method and apparatus for evaluating and calibrating a signaling system |
| US7076377B2 (en) * | 2003-02-11 | 2006-07-11 | Rambus Inc. | Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit |
| CN106452679B (zh) * | 2016-11-05 | 2020-11-20 | 杭州畅动智能科技有限公司 | 一种机器人开发系统及其通信方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191545A (ja) * | 1987-10-02 | 1989-04-11 | Nec Corp | 自己診断回路 |
| JPH0430234A (ja) * | 1990-05-25 | 1992-02-03 | Fujitsu Ltd | エラー検出回路 |
| JPH0474369A (ja) * | 1990-07-16 | 1992-03-09 | Fujitsu Ltd | エラー検出回路 |
| JPH04320538A (ja) * | 1991-04-19 | 1992-11-11 | Mitsubishi Electric Corp | 障害監視方式 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958111A (en) * | 1975-03-20 | 1976-05-18 | Bell Telephone Laboratories, Incorporated | Remote diagnostic apparatus |
| US4022979A (en) * | 1975-12-29 | 1977-05-10 | Bell Telephone Laboratories, Incorporated | Automatic in-service digital trunk checking circuit and method |
| US4170722A (en) * | 1978-02-17 | 1979-10-09 | Gte Automatic Electric Laboratories, Incorporated | Apparatus and method for remote testing of a loop transmission path |
| US4360891A (en) * | 1980-04-14 | 1982-11-23 | Sperry Corporation | Address and data interface unit |
| US4736376A (en) * | 1985-10-25 | 1988-04-05 | Sequoia Systems, Inc. | Self-checking error correcting encoder/decoder |
| US4872172A (en) * | 1987-11-30 | 1989-10-03 | Tandem Computers Incorporated | Parity regeneration self-checking |
| US4958350A (en) * | 1988-03-02 | 1990-09-18 | Stardent Computer, Inc. | Error detecting/correction code and apparatus |
| US5155735A (en) * | 1988-03-31 | 1992-10-13 | Wang Laboratories, Inc. | Parity checking apparatus with bus for connecting parity devices and non-parity devices |
| US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
| US5228042A (en) * | 1991-02-07 | 1993-07-13 | Northern Telecom Limited | Method and circuit for testing transmission paths |
-
1993
- 1993-07-20 CA CA002100906A patent/CA2100906C/en not_active Expired - Fee Related
- 1993-09-09 KR KR1019930018068A patent/KR0128507B1/ko not_active Expired - Fee Related
- 1993-09-20 JP JP5255184A patent/JP3059611B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-03 US US08/333,905 patent/US5490150A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191545A (ja) * | 1987-10-02 | 1989-04-11 | Nec Corp | 自己診断回路 |
| JPH0430234A (ja) * | 1990-05-25 | 1992-02-03 | Fujitsu Ltd | エラー検出回路 |
| JPH0474369A (ja) * | 1990-07-16 | 1992-03-09 | Fujitsu Ltd | エラー検出回路 |
| JPH04320538A (ja) * | 1991-04-19 | 1992-11-11 | Mitsubishi Electric Corp | 障害監視方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230160547A (ko) * | 2022-05-17 | 2023-11-24 | 삼성전자주식회사 | 오토모티브 장치의 결함 검출 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5490150A (en) | 1996-02-06 |
| KR940008312A (ko) | 1994-04-29 |
| JP3059611B2 (ja) | 2000-07-04 |
| CA2100906C (en) | 2000-05-02 |
| CA2100906A1 (en) | 1994-03-19 |
| KR0128507B1 (ko) | 1998-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920535A (en) | Demultiplexer system | |
| CA2067669A1 (en) | Method and apparatus of estimating data sequence transmitted using viterbi algorithm | |
| US4413335A (en) | Fault recovery apparatus for a PCM switching network | |
| US4143246A (en) | Time division line interface circuit | |
| US5128939A (en) | Method of phase-converting frame and apparatus using same | |
| US5398234A (en) | DS-0 loop-back detection on a DS-1 line | |
| JPH06209307A (ja) | 伝送パスの完全性検査方法とその装置 | |
| US5432791A (en) | Device for synchronizing system clock using detected synchromization signal | |
| US4071703A (en) | Time slot interchanger | |
| US5144624A (en) | Direct digital access telecommunication system with signaling bit detection | |
| US4467469A (en) | Circuitry for recovery of data from certain bit positions of a T1 span | |
| EP0197492A2 (en) | A method and an apparatus for modeling bit rate justification | |
| US5241579A (en) | Status management method of a signalling service device in an electric switching system | |
| US5450440A (en) | Monitor system for digital communication apparatus | |
| JP2002026885A (ja) | 同期パターン位置検出回路 | |
| US6271698B1 (en) | Method and apparatus for correcting imperfectly equalized bipolar signals | |
| US6400714B1 (en) | Method and apparatus for dynamic time slot assignment | |
| JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 | |
| JP2869284B2 (ja) | シグナリング信号誤り保護回路 | |
| JPS59198061A (ja) | 装置内デ−タハイウエイ監視方式 | |
| US4482997A (en) | Arrangement for reducing clipping in a digital conference arrangement | |
| JPH0398336A (ja) | フレーム同期回路 | |
| JPH0354932A (ja) | 多重アラーム送出回路 | |
| JPH04111551A (ja) | シグナリングビットアクセス機能を備えた加入者系端局装置 | |
| JPH11331130A (ja) | ビットエラーレート測定方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |