JPH0620996A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0620996A JPH0620996A JP17789692A JP17789692A JPH0620996A JP H0620996 A JPH0620996 A JP H0620996A JP 17789692 A JP17789692 A JP 17789692A JP 17789692 A JP17789692 A JP 17789692A JP H0620996 A JPH0620996 A JP H0620996A
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- semiconductor device
- forming
- manufacturing
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 115
- 230000004888 barrier function Effects 0.000 claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 42
- 239000010936 titanium Substances 0.000 claims description 37
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 33
- 229910052796 boron Inorganic materials 0.000 claims description 33
- 229910052757 nitrogen Inorganic materials 0.000 claims description 22
- 229910052719 titanium Inorganic materials 0.000 claims description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000470 constituent Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】高アスペクト比の微細コンタクトのコンタクト
抵抗を低減するためのコンタクト構造及びその製造方法
を提供する。 【構成】半導体基板の所定領域に形成された不純物領域
と、前記不純物領域の上部に開孔部を有する層間絶縁膜
と、前記開孔部内に被着した不純物をドープしたバリア
層を少なくとも有する。 【効果】コンタクト径がサブミクロン以下でアスペクト
比が高いコンタクトホールに対して、Ｐ＋拡散層、Ｎ＋
拡散層共、低抵抗でオーミック性の優れたコンタクト構
造が形成可能となった。従来のようなコンタクトホール
開孔後の、イオンインプラ工程や不純物の活性化のため
の高温アニール工程が不要となり、より簡便なプロセス
で、不純物の再分布、熱ストレスによるダメージ等を生
ずることもなく、優れたコンタクト特性を際限良く実現
できる。
抵抗を低減するためのコンタクト構造及びその製造方法
を提供する。 【構成】半導体基板の所定領域に形成された不純物領域
と、前記不純物領域の上部に開孔部を有する層間絶縁膜
と、前記開孔部内に被着した不純物をドープしたバリア
層を少なくとも有する。 【効果】コンタクト径がサブミクロン以下でアスペクト
比が高いコンタクトホールに対して、Ｐ＋拡散層、Ｎ＋
拡散層共、低抵抗でオーミック性の優れたコンタクト構
造が形成可能となった。従来のようなコンタクトホール
開孔後の、イオンインプラ工程や不純物の活性化のため
の高温アニール工程が不要となり、より簡便なプロセス
で、不純物の再分布、熱ストレスによるダメージ等を生
ずることもなく、優れたコンタクト特性を際限良く実現
できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特に、微細コンタクトを有する半導体素子に
おいて、優れたコンタクト特性を有する半導体素子を簡
便なプロセスで実現する素子構造及び製造方法に関す
る。
に係わり、特に、微細コンタクトを有する半導体素子に
おいて、優れたコンタクト特性を有する半導体素子を簡
便なプロセスで実現する素子構造及び製造方法に関す
る。
【０００２】
【従来の技術】サブミクロンの微細コンタクトにおいて
は、拡散層（特に、Ｐ＋拡散層）とのコンタクト抵抗の
増大が問題となっている。この対策として、コンタクト
ホール開口後、Ｐ＋拡散領域のみ、Ｂ（ボロン）を追加
注入し、ボロンの表面濃度を高めることで、コンタクト
抵抗を下げる方法が用いられている。
は、拡散層（特に、Ｐ＋拡散層）とのコンタクト抵抗の
増大が問題となっている。この対策として、コンタクト
ホール開口後、Ｐ＋拡散領域のみ、Ｂ（ボロン）を追加
注入し、ボロンの表面濃度を高めることで、コンタクト
抵抗を下げる方法が用いられている。
【０００３】図６に、従来の半導体装置の製造方法を示
す。図６において、（ａ）は、半導体基板601内にＮ−
ｗｅｌｌ602及びＰ−ｗｅｌｌ603を形成後、Ｐ＋拡散層
604及びＮ＋拡散層605を形成し、層間絶縁膜606を形成
する工程である。図６（ｂ）は、前記層間絶縁膜606に
コンタクトホール607を開け、Ｐ＋拡散領域のみをマス
ク608により選択し、ボロンをイオンインプラする工程
である。図６（ｃ）は、マスクを除去後、イオン注入さ
れたボロンを活性化するためのランプアニール（１００
０℃以上）を行い、Ｔｉ／ＴｉＮ等のバリア層609をス
パッタ法で形成後、Ａｌ−Ｓｉ等で金属配線610を形成
する工程である。
す。図６において、（ａ）は、半導体基板601内にＮ−
ｗｅｌｌ602及びＰ−ｗｅｌｌ603を形成後、Ｐ＋拡散層
604及びＮ＋拡散層605を形成し、層間絶縁膜606を形成
する工程である。図６（ｂ）は、前記層間絶縁膜606に
コンタクトホール607を開け、Ｐ＋拡散領域のみをマス
ク608により選択し、ボロンをイオンインプラする工程
である。図６（ｃ）は、マスクを除去後、イオン注入さ
れたボロンを活性化するためのランプアニール（１００
０℃以上）を行い、Ｔｉ／ＴｉＮ等のバリア層609をス
パッタ法で形成後、Ａｌ−Ｓｉ等で金属配線610を形成
する工程である。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術で
は、コンタクト開口後にＰ＋拡散領域を選択するフォト
工程、イオンインプラ工程、インプラされたドーパント
を活性化する工程が必要であり、工程が煩雑であった。
さらに、活性化のために、高温の熱処理が必要なことか
ら、不純物の再分布、熱ストレスによるダメージ等を生
じ、サブミクロン、さらにはハーフミクロン以下のデバ
イスにおいては、大きな問題となっている。
は、コンタクト開口後にＰ＋拡散領域を選択するフォト
工程、イオンインプラ工程、インプラされたドーパント
を活性化する工程が必要であり、工程が煩雑であった。
さらに、活性化のために、高温の熱処理が必要なことか
ら、不純物の再分布、熱ストレスによるダメージ等を生
じ、サブミクロン、さらにはハーフミクロン以下のデバ
イスにおいては、大きな問題となっている。
【０００５】そこで、本発明は、このような問題を解決
するもので、より簡便なプロセスで、しかも、６００℃
〜８００℃程度以下の低温で、低いコンタクト抵抗を実
現するためのコンタクト構造及びその製造方法を提供す
るものである。
するもので、より簡便なプロセスで、しかも、６００℃
〜８００℃程度以下の低温で、低いコンタクト抵抗を実
現するためのコンタクト構造及びその製造方法を提供す
るものである。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、 （１） 半導体基板と、前記半導体基板の所定領域に形
成された不純物領域と、前記不純物領域の上部に開孔部
を有する層間絶縁膜と、少なくとも前記開孔部内に形成
したチタンと窒素を主たる構成元素とするバリア層を少
なくとも有し、前記バリア層のチタンと窒素の組成比が
膜厚方向で一定でなく、前記不純物領域側でＴｉリッチ
とすることを特徴とする。
成された不純物領域と、前記不純物領域の上部に開孔部
を有する層間絶縁膜と、少なくとも前記開孔部内に形成
したチタンと窒素を主たる構成元素とするバリア層を少
なくとも有し、前記バリア層のチタンと窒素の組成比が
膜厚方向で一定でなく、前記不純物領域側でＴｉリッチ
とすることを特徴とする。
【０００７】（２） 前記バリア層のチタンと窒素の組
成比が前記不純物領域側で、チタンの窒素に対する組成
比が原子数比で１．１以上となることを特徴とする。
成比が前記不純物領域側で、チタンの窒素に対する組成
比が原子数比で１．１以上となることを特徴とする。
【０００８】（３） 半導体基板と、前記半導体基板の
所定領域に形成された不純物領域と、前記不純物領域の
上部に開孔部を有する層間絶縁膜と、少なくとも前記開
孔部内に形成したチタンと窒素を主たる構成元素とする
バリア層を少なくとも有し、前記バリア層がボロン等の
Ｐ型不純物を含むことを特徴とする。
所定領域に形成された不純物領域と、前記不純物領域の
上部に開孔部を有する層間絶縁膜と、少なくとも前記開
孔部内に形成したチタンと窒素を主たる構成元素とする
バリア層を少なくとも有し、前記バリア層がボロン等の
Ｐ型不純物を含むことを特徴とする。
【０００９】（４） 前記バリア層の前記Ｐ型不純物の
濃度が１０17ｃｍ-3以上であることを特徴とする。
濃度が１０17ｃｍ-3以上であることを特徴とする。
【００１０】（５） 前記バリア層の前記Ｐ型不純物の
濃度が１０17ｃｍ-3以上である領域を前記不純物領域側
に５００Å以下設けたことを特徴とする。
濃度が１０17ｃｍ-3以上である領域を前記不純物領域側
に５００Å以下設けたことを特徴とする。
【００１１】（６） 前記バリア層の前記Ｐ型不純物の
濃度が１０17ｃｍ-3以下である領域を、前記不純物領域
に対して反対の界面側から１００Å以上設けたことを特
徴とする。
濃度が１０17ｃｍ-3以下である領域を、前記不純物領域
に対して反対の界面側から１００Å以上設けたことを特
徴とする。
【００１２】本発明の半導体装置の製造方法は、 （７） 半導体基板に拡散層を形成する工程と、前記拡
散層を覆う層間絶縁膜を形成する工程と、前記拡散層上
の層間絶縁膜にコンタクト孔を開ける工程と、チタンと
窒素を主たる構成元素とするバリア層をチタンと窒素の
組成比が膜厚方向で一定でなく、前記不純物領域側でＴ
ｉリッチとなるように形成する工程と金属配線層を形成
する工程を少なくとも有することを特徴とする。
散層を覆う層間絶縁膜を形成する工程と、前記拡散層上
の層間絶縁膜にコンタクト孔を開ける工程と、チタンと
窒素を主たる構成元素とするバリア層をチタンと窒素の
組成比が膜厚方向で一定でなく、前記不純物領域側でＴ
ｉリッチとなるように形成する工程と金属配線層を形成
する工程を少なくとも有することを特徴とする。
【００１３】（８） 前記バリア層のチタンと窒素の組
成比が前記不純物領域側で、チタンの窒素に対する組成
比が原子数比で１．１以上となるように形成したことを
特徴とする。
成比が前記不純物領域側で、チタンの窒素に対する組成
比が原子数比で１．１以上となるように形成したことを
特徴とする。
【００１４】（９） 前記バリア層を形成後、５００℃
〜７００℃の熱処理を行なうことを特徴とする。
〜７００℃の熱処理を行なうことを特徴とする。
【００１５】（１０） 前記バリア層を形成後、７００
℃〜９００℃のランプアニールを行なうことを特徴とす
る。
℃〜９００℃のランプアニールを行なうことを特徴とす
る。
【００１６】（１１） 半導体基板に拡散層を形成する
工程と、前記拡散層を覆う層間絶縁膜を形成する工程
と、前記拡散層上の層間絶縁膜にコンタクト孔を開ける
工程と、チタン、窒素、タングステンの内の少なくとも
２種以上の元素を主たる構成元素とし、ボロン等のＰ型
不純物をドーピングしたバリア層を形成する工程と、金
属配線層を形成する工程を少なくとも有することを特徴
とする。
工程と、前記拡散層を覆う層間絶縁膜を形成する工程
と、前記拡散層上の層間絶縁膜にコンタクト孔を開ける
工程と、チタン、窒素、タングステンの内の少なくとも
２種以上の元素を主たる構成元素とし、ボロン等のＰ型
不純物をドーピングしたバリア層を形成する工程と、金
属配線層を形成する工程を少なくとも有することを特徴
とする。
【００１７】（１２） 前記バリア層のボロン等のＰ型
不純物の濃度が１０17ｃｍ-3以上であることを特徴とす
る。
不純物の濃度が１０17ｃｍ-3以上であることを特徴とす
る。
【００１８】（１３） 前記バリア層のボロン等のＰ型
不純物の濃度が１０17ｃｍ-3以上である領域が、前記拡
散層との界面から５００Å以下であることを特徴とす
る。
不純物の濃度が１０17ｃｍ-3以上である領域が、前記拡
散層との界面から５００Å以下であることを特徴とす
る。
【００１９】（１４） 前記バリア層のボロン等のＰ型
不純物の濃度が１０17ｃｍ-3以下である領域を、前記拡
散層に対して反対の界面側から１００Å以上設けたこと
を特徴とする。
不純物の濃度が１０17ｃｍ-3以下である領域を、前記拡
散層に対して反対の界面側から１００Å以上設けたこと
を特徴とする。
【００２０】（１５） 前記バリア層を形成後、５００
℃〜７００℃の熱処理を行なうことを特徴とする。
℃〜７００℃の熱処理を行なうことを特徴とする。
【００２１】（１６） 前記バリア層を形成後、７００
℃〜９００℃のランプアニールを行なうことを特徴とす
る。
℃〜９００℃のランプアニールを行なうことを特徴とす
る。
【００２２】
【実施例】図１は、本発明の実施例における半導体装置
の断面図の一例である。
の断面図の一例である。
【００２３】図１において、101はＮ−ｗｅｌｌ、102は
Ｐ＋拡散層、103は層間絶縁膜、104はコンタクト部、10
5はボロンをドープしたバリア層、106はコンタクトプラ
グ、107は金属配線層である。
Ｐ＋拡散層、103は層間絶縁膜、104はコンタクト部、10
5はボロンをドープしたバリア層、106はコンタクトプラ
グ、107は金属配線層である。
【００２４】図２は、本発明の実施例における半導体装
置の製造方法の一例である。
置の製造方法の一例である。
【００２５】図２において、（ａ）は、シリコン基板20
1内にＮ−ｗｅｌｌ202及びＰ−ｗｅｌｌ203を形成後、
Ｐ＋拡散層204及びＮ＋拡散層205を形成し、層間絶縁膜
206を形成する工程である。図２（ｂ）は、前記層間絶
縁膜206にコンタクトホール207を開け、ＴｉＮ、ＴｉＷ
等のバリア層208を形成する工程である。前記バリア層
の形成方法としては、例えば、ＴｉＮ層をＴｉＣｌ4と
ＮＨ3等を反応ガスとし、ＣＶＤ法,ＰＣＶＤ法、ＥＣＲ
−ＣＶＤ法等で成膜する方法が、ステップカバー等に優
れ望ましい。尚、ＴｉＮ中のＴｉとＮの組成比、もしく
はＴｉＷのＴｉとＷの組成比を膜厚方向で変え、シリコ
ンとの界面付近をＴｉリッチ（例えば、ＴｉのＮに対す
る組成比が原子数比で１．１以上）にし、５００℃〜７
００℃３０分程度の炉アニールもしくは７００℃〜９０
０℃３０秒程度のランプアニールをバリア層形成後行な
うことで、コンタクト抵抗を大幅に低減できることを見
いだした。そのメカニズムは、ＴｉＮ等の拡散層付近を
Ｔｉリッチにすることで、前記アニールにより拡散層と
の界面にＴｉのエピタキシャル層もしくはシリコンと反
応したチタンシリサイド層が形成される、と推測され
る。従来は、ＴｉＮと拡散層の間にコンタクトメタルと
してのＴｉをスパッタ法で形成し、コンタクト抵抗を下
げていた。しかし、コンタクトホールのアスペクト比が
高まるにつれて、コンタクトホールの底に、十分な膜厚
のＴｉ層を形成することが困難となることから、コンタ
クト抵抗の増大をきたし問題となっていた。本発明によ
れば、ＣＶＤ法でＴｉＮ等を形成し、アニールによって
Ｔｉ層もしくはシリサイド層を形成できるため、従来の
問題を解決することができる。図４はＴｉＮ中の元素プ
ロファイルの一例を示す概略図である。図４では、窒素
に対するチタンの組成比（原子数比）を縦軸に示し、横
軸にＴｉＮの膜厚を示す。図４において、401は拡散層
と反対側のＴｉＮ表面を、402は拡散層とＴｉＮの界面
を示す。図４（ｃ）は、ブランケットＣＶＤ法等により
Ｗ等の金属層209を全面形成する工程である。尚、本実
施例ではブランケットＣＶＤ法でＷ等を全面形成する場
合を例としたが、本発明はこれに限定されるものではな
い。図４（ｄ）は、前記金属層を全面エッチバックし
て、コンタクトプラグ210を形成後、Ａｌ−Ｃｕ等で金
属配線211を形成する工程である。
1内にＮ−ｗｅｌｌ202及びＰ−ｗｅｌｌ203を形成後、
Ｐ＋拡散層204及びＮ＋拡散層205を形成し、層間絶縁膜
206を形成する工程である。図２（ｂ）は、前記層間絶
縁膜206にコンタクトホール207を開け、ＴｉＮ、ＴｉＷ
等のバリア層208を形成する工程である。前記バリア層
の形成方法としては、例えば、ＴｉＮ層をＴｉＣｌ4と
ＮＨ3等を反応ガスとし、ＣＶＤ法,ＰＣＶＤ法、ＥＣＲ
−ＣＶＤ法等で成膜する方法が、ステップカバー等に優
れ望ましい。尚、ＴｉＮ中のＴｉとＮの組成比、もしく
はＴｉＷのＴｉとＷの組成比を膜厚方向で変え、シリコ
ンとの界面付近をＴｉリッチ（例えば、ＴｉのＮに対す
る組成比が原子数比で１．１以上）にし、５００℃〜７
００℃３０分程度の炉アニールもしくは７００℃〜９０
０℃３０秒程度のランプアニールをバリア層形成後行な
うことで、コンタクト抵抗を大幅に低減できることを見
いだした。そのメカニズムは、ＴｉＮ等の拡散層付近を
Ｔｉリッチにすることで、前記アニールにより拡散層と
の界面にＴｉのエピタキシャル層もしくはシリコンと反
応したチタンシリサイド層が形成される、と推測され
る。従来は、ＴｉＮと拡散層の間にコンタクトメタルと
してのＴｉをスパッタ法で形成し、コンタクト抵抗を下
げていた。しかし、コンタクトホールのアスペクト比が
高まるにつれて、コンタクトホールの底に、十分な膜厚
のＴｉ層を形成することが困難となることから、コンタ
クト抵抗の増大をきたし問題となっていた。本発明によ
れば、ＣＶＤ法でＴｉＮ等を形成し、アニールによって
Ｔｉ層もしくはシリサイド層を形成できるため、従来の
問題を解決することができる。図４はＴｉＮ中の元素プ
ロファイルの一例を示す概略図である。図４では、窒素
に対するチタンの組成比（原子数比）を縦軸に示し、横
軸にＴｉＮの膜厚を示す。図４において、401は拡散層
と反対側のＴｉＮ表面を、402は拡散層とＴｉＮの界面
を示す。図４（ｃ）は、ブランケットＣＶＤ法等により
Ｗ等の金属層209を全面形成する工程である。尚、本実
施例ではブランケットＣＶＤ法でＷ等を全面形成する場
合を例としたが、本発明はこれに限定されるものではな
い。図４（ｄ）は、前記金属層を全面エッチバックし
て、コンタクトプラグ210を形成後、Ａｌ−Ｃｕ等で金
属配線211を形成する工程である。
【００２６】図３は、本発明の実施例における半導体装
置の製造方法の一例である。
置の製造方法の一例である。
【００２７】図３において、（ａ）は、シリコン基板30
1内にＮ−ｗｅｌｌ302及びＰ−ｗｅｌｌ303を形成後、
Ｐ＋拡散層304及びＮ＋拡散層305を形成し、層間絶縁膜
306を形成する工程である。図３（ｂ）は、前記層間絶
縁膜306にＰ＋拡散領域上のコンタクトホール307を開
け、ＴｉＮ、ＴｉＷ等にボロンをドープしたバリア層３
０８を形成する工程である。前記バリア層の形成方法と
しては、例えば、ＴｉＮ層をＴｉＣｌ４とＮＨ3等を反
応ガスとし、ドーピングガスとしてＢ2Ｈ6等を用い、Ｃ
ＶＤ法、ＰＣＶＤ法、ＥＣＲ−ＣＶＤ法等で成膜する方
法が有効である。尚、ボロンのドーピングは、膜厚方向
に対して均一である必要はない。特に、シリコン基板と
の界面付近のボロン濃度を１×１０20（ｃｍ-3）程度以
上に高めることが重要である。さらに、ＴｉＮ等のバリ
ア層のバリア性は、ボロン濃度を高めると低下すること
から、ボロンの高濃度ドーピング層（＞１０17ｃｍ-3）
は、シリコンとの界面から５００Å以内にとどめ、ボロ
ン濃度が１０17ｃｍ-3以下になる領域を少なくとも１０
０Å以上設けることが望ましい。上述のようなボロンを
ドープしたバリア層を形成後、６００℃〜８５０℃３０
分程度の炉アニールもしくは８００℃〜１０００℃３０
秒程度のランプアニールをバリア層形成後行なうこと
で、コンタクト抵抗を大幅に低減できることを見いだし
た。コンタクト抵抗を下げるには、拡散層とバリア層の
界面付近のボロン濃度を高めることが重要であることか
ら、そのメカニズムは、バリア層中にボロンを高濃度ド
ーピングしておくことで、バリア層形成後のアニールに
より、ボロンが拡散層中に拡散し、界面のボロン濃度を
高めることができる、と考えられる。特に、バリア層か
らボロンを拡散させるため、浅い接合に対しても十分な
マージンをもって（ボロンの高濃度層を１００Å程度以
内の深さに制御することもできる。）、ボロンの界面濃
度を高めることができる。ボロンをドーピングする効果
と、図２の実施例で示した界面付近をＴｉリッチにする
効果はそれぞれ単独でもコンタクト抵抗低減の効果は十
分にあるが、これら２つを組み合わせることで、コンタ
クト抵抗を飛躍的に低減できることは言うまでもない。
図５はＴｉＮ中の元素プロファイルの一例を示す概略図
である。図５では、ボロン等のＰ型不純物の濃度（ｃｍ
-3）の対数（底１０）を縦軸に示し、横軸にＴｉＮの膜
厚を示す。図５において、501は拡散層と反対側のＴｉ
Ｎ表面を、502は拡散層とＴｉＮの界面を示す。ＴｉＮ
中のボロンのプロファイルはイオンインプラでボロンを
注入した場合と異なり、ほぼステップ的に分布させるこ
とができ、拡散層との界面付近のボロン濃度を再現性良
く制御することができる。図５（ｃ）は、前記層間絶縁
膜306にＮ＋拡散領域上のコンタクトホール309を開け、
ＴｉＮ、ＴｉＷもしくはＴｉ／ＴｉＮ等のバリア層310
をスパッタ法もしくはＣＶＤ法等で形成後、ブランケッ
トＣＶＤ等によりＷ等の金属層311を全面形成する工程
である。尚、本実施例ではブランケットＣＶＤ法でＷ等
を全面形成する場合を例としたが、本発明はこれに限定
されるものではない。図５（ｄ）は、前記金属層を全面
エッチバックして、コンタクトプラグ312を形成後、Ａ
ｌ−Ｃｕ等で金属配線313を形成する工程である。
1内にＮ−ｗｅｌｌ302及びＰ−ｗｅｌｌ303を形成後、
Ｐ＋拡散層304及びＮ＋拡散層305を形成し、層間絶縁膜
306を形成する工程である。図３（ｂ）は、前記層間絶
縁膜306にＰ＋拡散領域上のコンタクトホール307を開
け、ＴｉＮ、ＴｉＷ等にボロンをドープしたバリア層３
０８を形成する工程である。前記バリア層の形成方法と
しては、例えば、ＴｉＮ層をＴｉＣｌ４とＮＨ3等を反
応ガスとし、ドーピングガスとしてＢ2Ｈ6等を用い、Ｃ
ＶＤ法、ＰＣＶＤ法、ＥＣＲ−ＣＶＤ法等で成膜する方
法が有効である。尚、ボロンのドーピングは、膜厚方向
に対して均一である必要はない。特に、シリコン基板と
の界面付近のボロン濃度を１×１０20（ｃｍ-3）程度以
上に高めることが重要である。さらに、ＴｉＮ等のバリ
ア層のバリア性は、ボロン濃度を高めると低下すること
から、ボロンの高濃度ドーピング層（＞１０17ｃｍ-3）
は、シリコンとの界面から５００Å以内にとどめ、ボロ
ン濃度が１０17ｃｍ-3以下になる領域を少なくとも１０
０Å以上設けることが望ましい。上述のようなボロンを
ドープしたバリア層を形成後、６００℃〜８５０℃３０
分程度の炉アニールもしくは８００℃〜１０００℃３０
秒程度のランプアニールをバリア層形成後行なうこと
で、コンタクト抵抗を大幅に低減できることを見いだし
た。コンタクト抵抗を下げるには、拡散層とバリア層の
界面付近のボロン濃度を高めることが重要であることか
ら、そのメカニズムは、バリア層中にボロンを高濃度ド
ーピングしておくことで、バリア層形成後のアニールに
より、ボロンが拡散層中に拡散し、界面のボロン濃度を
高めることができる、と考えられる。特に、バリア層か
らボロンを拡散させるため、浅い接合に対しても十分な
マージンをもって（ボロンの高濃度層を１００Å程度以
内の深さに制御することもできる。）、ボロンの界面濃
度を高めることができる。ボロンをドーピングする効果
と、図２の実施例で示した界面付近をＴｉリッチにする
効果はそれぞれ単独でもコンタクト抵抗低減の効果は十
分にあるが、これら２つを組み合わせることで、コンタ
クト抵抗を飛躍的に低減できることは言うまでもない。
図５はＴｉＮ中の元素プロファイルの一例を示す概略図
である。図５では、ボロン等のＰ型不純物の濃度（ｃｍ
-3）の対数（底１０）を縦軸に示し、横軸にＴｉＮの膜
厚を示す。図５において、501は拡散層と反対側のＴｉ
Ｎ表面を、502は拡散層とＴｉＮの界面を示す。ＴｉＮ
中のボロンのプロファイルはイオンインプラでボロンを
注入した場合と異なり、ほぼステップ的に分布させるこ
とができ、拡散層との界面付近のボロン濃度を再現性良
く制御することができる。図５（ｃ）は、前記層間絶縁
膜306にＮ＋拡散領域上のコンタクトホール309を開け、
ＴｉＮ、ＴｉＷもしくはＴｉ／ＴｉＮ等のバリア層310
をスパッタ法もしくはＣＶＤ法等で形成後、ブランケッ
トＣＶＤ等によりＷ等の金属層311を全面形成する工程
である。尚、本実施例ではブランケットＣＶＤ法でＷ等
を全面形成する場合を例としたが、本発明はこれに限定
されるものではない。図５（ｄ）は、前記金属層を全面
エッチバックして、コンタクトプラグ312を形成後、Ａ
ｌ−Ｃｕ等で金属配線313を形成する工程である。
【００２８】本発明に基づく半導体装置の電気的特性に
関し、以下に述べる。本発明によれば、層間絶縁膜の膜
厚１．５μｍ、コンタクト径０．５μｍのアスペクト比
３のコンタクトホールにおいて、コンタクト抵抗３０〜
６０Ω（Ｐ＋拡散層）、２０〜３０Ω（Ｎ＋拡散層）を
実現できた。特に、界面付近をＴｉリッチにし、ＴｉＮ
中にＢをドーピングした場合は、コンタクト抵抗３０〜
４０Ω（Ｐ＋拡散層）を実現できた。また、Ａｌ配線後
５２５℃３０分のアニールを施しても、接合リーク等の
特性劣化を生ずることもなく、熱的にも安定なコンタク
ト構造を実現できた。
関し、以下に述べる。本発明によれば、層間絶縁膜の膜
厚１．５μｍ、コンタクト径０．５μｍのアスペクト比
３のコンタクトホールにおいて、コンタクト抵抗３０〜
６０Ω（Ｐ＋拡散層）、２０〜３０Ω（Ｎ＋拡散層）を
実現できた。特に、界面付近をＴｉリッチにし、ＴｉＮ
中にＢをドーピングした場合は、コンタクト抵抗３０〜
４０Ω（Ｐ＋拡散層）を実現できた。また、Ａｌ配線後
５２５℃３０分のアニールを施しても、接合リーク等の
特性劣化を生ずることもなく、熱的にも安定なコンタク
ト構造を実現できた。
【００２９】以上述べたように、本発明に基づく半導体
装置及びその製造方法によれば、Ｐ＋拡散層、Ｎ＋拡散
層共、優れたコンタクト特性を有する半導体装置を簡便
なプロセスで形成することができる。
装置及びその製造方法によれば、Ｐ＋拡散層、Ｎ＋拡散
層共、優れたコンタクト特性を有する半導体装置を簡便
なプロセスで形成することができる。
【００３０】尚、本発明は、図１〜図５の実施例に限ら
ず、半導体素子のコンタクト構造全般に広く応用でき
る。
ず、半導体素子のコンタクト構造全般に広く応用でき
る。
【００３１】
【発明の効果】以上述べたように、本発明によればコン
タクト径がサブミクロン以下でアスペクト比が高いコン
タクトホールに対して、Ｐ＋拡散層、Ｎ＋拡散層共、低
抵抗でオーミック性の優れたコンタクト構造が形成可能
となった。更に本発明によれば、従来のようなコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となり、より簡便な
プロセスで、不純物の再分布、熱ストレスによるダメー
ジ等を生ずることもなく、優れたコンタクト特性を際限
良く実現できるようになった。
タクト径がサブミクロン以下でアスペクト比が高いコン
タクトホールに対して、Ｐ＋拡散層、Ｎ＋拡散層共、低
抵抗でオーミック性の優れたコンタクト構造が形成可能
となった。更に本発明によれば、従来のようなコンタク
トホール開孔後の、イオンインプラ工程や不純物の活性
化のための高温アニール工程が不要となり、より簡便な
プロセスで、不純物の再分布、熱ストレスによるダメー
ジ等を生ずることもなく、優れたコンタクト特性を際限
良く実現できるようになった。
【図面の簡単な説明】
【図１】本発明の実施例における半導体装置の断面図で
ある。
ある。
【図２】本発明の実施例における半導体装置の製造工程
図である。
図である。
【図３】本発明の実施例における半導体装置の製造工程
図である。
図である。
【図４】本発明の実施例における元素プロファイルの概
略図である。
略図である。
【図５】本発明の実施例における元素プロファイルの概
略図である。
略図である。
【図６】従来の半導体装置の製造工程図である。
101,202,302,602 ・・・ Ｎ−ｗｅｌｌ 102,204,304,604 ・・・ Ｐ＋拡散層 103,206,306,606 ・・・ 層間絶縁膜 106,210,312 ・・・ コンタクトプラグ 107,211,313,610 ・・・ 金属配線 201,301,601 ・・・ 半導体基板 203,303,603 ・・・ Ｐ−ｗｅｌｌ 205,305,605 ・・・ Ｎ＋拡散層 207,307,309 ・・・ コンタクトホール
Claims (16)
- 【請求項１】 半導体基板と、前記半導体基板の所定領
域に形成された不純物領域と、前記不純物領域の上部に
開孔部を有する層間絶縁膜と、少なくとも前記開孔部内
に形成したチタンと窒素を主たる構成元素とするバリア
層を少なくとも有し、前記バリア層のチタンと窒素の組
成比が膜厚方向で一定でなく、前記不純物領域側でＴｉ
リッチとすることを特徴とする半導体装置。 - 【請求項２】 前記バリア層のチタンと窒素の組成比が
前記不純物領域側で、チタンの窒素に対する組成比が原
子数比で１．１以上となることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 半導体基板と、前記半導体基板の所定領
域に形成された不純物領域と、前記不純物領域の上部に
開孔部を有する層間絶縁膜と、少なくとも前記開孔部内
に形成したチタンと窒素を主たる構成元素とするバリア
層を少なくとも有し、前記バリア層がボロン等のＰ型不
純物を含むことを特徴とする半導体装置。 - 【請求項４】 前記バリア層の前記Ｐ型不純物の濃度が
１０17ｃｍ-3以上であることを特徴とする請求項３記載
の半導体装置。 - 【請求項５】 前記バリア層の前記Ｐ型不純物の濃度が
１０17ｃｍ-3以上である領域を前記不純物領域側に５０
０Å以下設けたことを特徴とする請求項３または請求項
４記載の半導体装置。 - 【請求項６】 前記バリア層の前記Ｐ型不純物の濃度が
１０17ｃｍ-3以下である領域を、前記不純物領域に対し
て反対の界面側から１００Å以上設けたことを特徴とす
る請求項３または請求項４または請求項５記載の半導体
装置。 - 【請求項７】 半導体基板に拡散層を形成する工程と、
前記拡散層を覆う層間絶縁膜を形成する工程と、前記拡
散層上の層間絶縁膜にコンタクト孔を開ける工程と、チ
タンと窒素を主たる構成元素とするバリア層をチタンと
窒素の組成比が膜厚方向で一定でなく、前記不純物領域
側でＴｉリッチとなるように形成する工程と金属配線層
を形成する工程を少なくとも有することを特徴とする半
導体装置の製造方法。 - 【請求項８】 前記バリア層のチタンと窒素の組成比が
前記不純物領域側で、チタンの窒素に対する組成比が原
子数比で１．１以上となるように形成したことを特徴と
する請求項７記載の半導体装置の製造方法。 - 【請求項９】 前記バリア層を形成後、５００℃〜７０
０℃の熱処理を行なうことを特徴とする請求項７または
請求項８記載の半導体装置の製造方法。 - 【請求項１０】 前記バリア層を形成後、７００℃〜９
００℃のランプアニールを行なうことを特徴とする請求
項７または請求項８または請求項９記載の半導体装置の
製造方法。 - 【請求項１１】 半導体基板に拡散層を形成する工程
と、前記拡散層を覆う層間絶縁膜を形成する工程と、前
記拡散層上の層間絶縁膜にコンタクト孔を開ける工程
と、チタン、窒素、タングステンの内の少なくとも２種
以上の元素を主たる構成元素とし、ボロン等のＰ型不純
物をドーピングしたバリア層を形成する工程と、金属配
線層を形成する工程を少なくとも有することを特徴とす
る半導体装置の製造方法。 - 【請求項１２】 前記バリア層のボロン等のＰ型不純物
の濃度が１０17ｃｍ-3以上であることを特徴とする請求
項１１記載の半導体装置の製造方法。 - 【請求項１３】 前記バリア層のボロン等のＰ型不純物
の濃度が１０17ｃｍ-3以上である領域が、前記拡散層と
の界面から５００Å以下であることを特徴とする請求項
１１または請求項１２記載の半導体装置の製造方法。 - 【請求項１４】 前記バリア層のボロン等のＰ型不純物
の濃度が１０17ｃｍ-3以下である領域を、前記拡散層に
対して反対の界面側から１００Å以上設けたことを特徴
とする請求項１１または請求項１２または請求項１３記
載の半導体装置の製造方法。 - 【請求項１５】 前記バリア層を形成後、５００℃〜７
００℃の熱処理を行なうことを特徴とする請求項１１ま
たは請求項１２または請求項１３または請求項１４記載
の半導体装置の製造方法。 - 【請求項１６】 前記バリア層を形成後、７００℃〜９
００℃のランプアニールを行なうことを特徴とする請求
項１１または請求項１２または請求項１３または請求項
１４または請求項１５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789692A JPH0620996A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789692A JPH0620996A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620996A true JPH0620996A (ja) | 1994-01-28 |
Family
ID=16038960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17789692A Pending JPH0620996A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620996A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229211B1 (en) * | 1998-07-30 | 2001-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1992
- 1992-07-06 JP JP17789692A patent/JPH0620996A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229211B1 (en) * | 1998-07-30 | 2001-05-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6518177B1 (en) | 1998-07-30 | 2003-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665646A (en) | Method for manufacturing semiconductor device with low electric resistance silicide layer on silicon surface | |
| US5563448A (en) | Ohmic contact structure of a highly integrated semiconductor device having two resistance control layers formed between a metal electrode and the substrate | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| JPS61208869A (ja) | 半導体装置及びその製造方法 | |
| US6326668B1 (en) | Semiconductor structure including metal nitride and metal silicide | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| JPS61180482A (ja) | バイポーラトランジスタを製造する方法 | |
| US5801086A (en) | Process for formation of contact conductive layer in a semiconductor device | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| US5138425A (en) | Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements | |
| KR19990060904A (ko) | 반도체 소자의 확산 방지막 형성 방법 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JP2848333B2 (ja) | 半導体装置の製造方法 | |
| JPH0620996A (ja) | 半導体装置及びその製造方法 | |
| JPH0620944A (ja) | 半導体装置及びその製造方法 | |
| JPS6324668A (ja) | 半導体装置 | |
| JP2920912B2 (ja) | 半導体装置の製造方法 | |
| JP3259357B2 (ja) | 半導体装置 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPH0620991A (ja) | 半導体装置及びその製造方法 | |
| KR100234381B1 (ko) | 반도체 장치 제조방법 | |
| JPS63283161A (ja) | 半導体装置とその製造方法 | |
| JPH01298717A (ja) | 半導体装置の製造方法 | |
| JPH08306682A (ja) | 不純物オートドープの防止方法 |