JPS6324668A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6324668A JPS6324668A JP61168657A JP16865786A JPS6324668A JP S6324668 A JPS6324668 A JP S6324668A JP 61168657 A JP61168657 A JP 61168657A JP 16865786 A JP16865786 A JP 16865786A JP S6324668 A JPS6324668 A JP S6324668A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- silicide
- diffusion layer
- semiconductor device
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H10W20/4407—Aluminium alloys
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特に拡散層に対する電
極配線のコンタクト形成に関するものである。
極配線のコンタクト形成に関するものである。
第３図は、拡散層にアルミ配線のコンタクトを形成した
半導体装置の断面模式図である。アルミ配ｖＡ６の材料
にはアルミ・スパイク１２による接合破壊を防ぎやすく
、またエレクトロ・マイグレーションの耐量を大きくす
るため、通常１〜２％のシリコンを含有したアルミ合金
が使用されている。また最近はシリコン以外に、銅やチ
タンを含有したアルミ合金も使用されている。いずれに
しても、シリコンを含有したアルミ配線６では、固溶度
以上のシリコンが塊状に析出し、しかもコンタクトのシ
リコン面の上では、アルミ配線６中の過剰シリコンがエ
ピタキシャル的に再結晶化して、大きな塊状析出物１１
を作りやすい、 このコンタクト内の塊状析出物１１の
大きさは０．３〜１μｍ程度あり、コンタクトの大きさ
が１．５ａμｍ以下になると、コンタクト抵抗の異常な
増大を引き起しやすくなる。
半導体装置の断面模式図である。アルミ配ｖＡ６の材料
にはアルミ・スパイク１２による接合破壊を防ぎやすく
、またエレクトロ・マイグレーションの耐量を大きくす
るため、通常１〜２％のシリコンを含有したアルミ合金
が使用されている。また最近はシリコン以外に、銅やチ
タンを含有したアルミ合金も使用されている。いずれに
しても、シリコンを含有したアルミ配線６では、固溶度
以上のシリコンが塊状に析出し、しかもコンタクトのシ
リコン面の上では、アルミ配線６中の過剰シリコンがエ
ピタキシャル的に再結晶化して、大きな塊状析出物１１
を作りやすい、 このコンタクト内の塊状析出物１１の
大きさは０．３〜１μｍ程度あり、コンタクトの大きさ
が１．５ａμｍ以下になると、コンタクト抵抗の異常な
増大を引き起しやすくなる。
また、拡散層の接合深さが浅くなるにつれ、アルミ・ス
パイク１２による接合破壊が発生しやすくなり、シリコ
ン含有のアルミ配ｖＡ６を用いても、０．２〜０．３μ
ｍ以下の接合深さでは、接合が破壊される可能性が非常
に高い。
パイク１２による接合破壊が発生しやすくなり、シリコ
ン含有のアルミ配ｖＡ６を用いても、０．２〜０．３μ
ｍ以下の接合深さでは、接合が破壊される可能性が非常
に高い。
以上のような、シリコンの塊状析出およびアルミ・スパ
イク１２による接合破壊などを防止するため、アルミ配
置ｉ＃６の下に、シ′リサイド又は高融点金属の薄膜か
らなるバリア・メタルを挿入する方法が採用され始めて
いる。バリア・メタルを挿入することにより、アルミと
シリコンの反応を抑制し、アルミ・スパイク１２の発生
は、完全に防止することが可能になり、またアルミ中の
過剰シリコンがシリコン基板１の表面で、エピタキシャ
ル成長することも抑制することができる。
イク１２による接合破壊などを防止するため、アルミ配
置ｉ＃６の下に、シ′リサイド又は高融点金属の薄膜か
らなるバリア・メタルを挿入する方法が採用され始めて
いる。バリア・メタルを挿入することにより、アルミと
シリコンの反応を抑制し、アルミ・スパイク１２の発生
は、完全に防止することが可能になり、またアルミ中の
過剰シリコンがシリコン基板１の表面で、エピタキシャ
ル成長することも抑制することができる。
一方、シリサイドや高融点金属とＰ型シリコンとの接触
抵抗は、アルミとＰ型シリコンの接触抵抗よりかなり高
（なる傾向がある。最近の高性能集積回路では、拡散層
の接合深さを増々浅くするため、拡散層の不純物濃度を
薄くする傾向にある。
抵抗は、アルミとＰ型シリコンの接触抵抗よりかなり高
（なる傾向がある。最近の高性能集積回路では、拡散層
の接合深さを増々浅くするため、拡散層の不純物濃度を
薄くする傾向にある。
このため接触抵抗は、コンタクト面積の縮小と相俟って
、増々増大する傾向にあり、単純にアルミ配線の下にバ
リア・メタルを挿入するだけでは、コンタクト抵抗が高
くなり、実用上問題が生じていた。
、増々増大する傾向にあり、単純にアルミ配線の下にバ
リア・メタルを挿入するだけでは、コンタクト抵抗が高
くなり、実用上問題が生じていた。
この発明は、上記のような問題点を解消するためになさ
れたもので、コンタクト抵抗が低く、かつ接合破壊や、
シリコンの塊状析出を防止しうるコンタクトを実現する
ことを目的とする。
れたもので、コンタクト抵抗が低く、かつ接合破壊や、
シリコンの塊状析出を防止しうるコンタクトを実現する
ことを目的とする。
この発明に係る半導体装置は、拡散層上にバリア・メタ
ルとアルミとからなるｔｉ配線のコンタクトを形成し、
そのコンタクト部分の拡散層の不純物濃度を高くしたも
のである。
ルとアルミとからなるｔｉ配線のコンタクトを形成し、
そのコンタクト部分の拡散層の不純物濃度を高くしたも
のである。
この発明においては、拡散層、とくにＰ型拡散層へのコ
ンタクトを形成する際、コンタクト・ホール開口後さら
に拡散層と同じ導電型の不純物をドーピングすることに
より、非常に浅い拡散層に対しても、コンタクト抵抗を
著しく小さくすることができ、また、シリサイド又は高
融点金属からなるバリア・メタルの採用と相俟って、ア
ルミ・スパイクによる接合破壊あるいはシリコンの塊状
析出を完全に抑制する働きがある。
ンタクトを形成する際、コンタクト・ホール開口後さら
に拡散層と同じ導電型の不純物をドーピングすることに
より、非常に浅い拡散層に対しても、コンタクト抵抗を
著しく小さくすることができ、また、シリサイド又は高
融点金属からなるバリア・メタルの採用と相俟って、ア
ルミ・スパイクによる接合破壊あるいはシリコンの塊状
析出を完全に抑制する働きがある。
以下、この発明の一実施例を図について説明する。第１
図において、１は半導体基板、２はＰ型拡散層、３は絶
縁膜、４は高濃度Ｐ型拡散層、５はシリサイド又は高融
点金属からなるバリア・メタル、６はアルミ配線である
。
図において、１は半導体基板、２はＰ型拡散層、３は絶
縁膜、４は高濃度Ｐ型拡散層、５はシリサイド又は高融
点金属からなるバリア・メタル、６はアルミ配線である
。
接合深さが浅くなるにつれて、アルミ・スパイクによる
接合破壊が発生しやすくなるが、それを防止するために
、シリサイド又は高融点金属からなるバリア・メタル５
をアルミ配線６の下に敷く必要性が生じる。しかし、Ｐ
型拡散層２、とくに浅い拡散層を形成するため、濃度の
低いＰ型拡散層２に、シリサイド又は高融点金属からな
るバリア・メタル５でコンタクトを取ると、コンタクト
抵抗が著しく高くなる。これを防止するため、コンタク
ト・ホール開口後、さらに拡散層と同じ導電型の不純物
をイオン注入し、アニールすることにより、コンタクト
形成のみ自己整合的に不純物濃度を高くする。この不純
物濃度の高い拡散層４にシリサイド又は高融点金属から
なるバリア・メタル５でコンタクトを取ることにより、
コンタクト抵抗を著しく小さくすることが可能である。
接合破壊が発生しやすくなるが、それを防止するために
、シリサイド又は高融点金属からなるバリア・メタル５
をアルミ配線６の下に敷く必要性が生じる。しかし、Ｐ
型拡散層２、とくに浅い拡散層を形成するため、濃度の
低いＰ型拡散層２に、シリサイド又は高融点金属からな
るバリア・メタル５でコンタクトを取ると、コンタクト
抵抗が著しく高くなる。これを防止するため、コンタク
ト・ホール開口後、さらに拡散層と同じ導電型の不純物
をイオン注入し、アニールすることにより、コンタクト
形成のみ自己整合的に不純物濃度を高くする。この不純
物濃度の高い拡散層４にシリサイド又は高融点金属から
なるバリア・メタル５でコンタクトを取ることにより、
コンタクト抵抗を著しく小さくすることが可能である。
第４図は、Ｐ型拡散層へのコンタクト形成において、コ
ンタクト抵抗が、コンタクトへのボロン・イオン注入に
より顕著に低下する様子を示す図である。２４０Ω／口
のシート抵抗をもつＰ型拡散層に１×１μｍ２のコンタ
クト・ホールを開口して、金属配線を施すに当り、窒化
チタンとチタン・シリサイドからなるバリア・メタルを
使用すると、アルミの直接配線の場合に比べて著しくコ
ンタクト抵抗が高くなる。しかし、コンタクトにボロン
をイオン注入すると、コンタクト抵抗は著しく低下し、
ｌ Ｘ Ｉ Ｑ ”／ｃ＋Ｊ以上のボロン注入によす実
用上問題のないレベルのコンタクト抵抗値を得ることが
できる。
ンタクト抵抗が、コンタクトへのボロン・イオン注入に
より顕著に低下する様子を示す図である。２４０Ω／口
のシート抵抗をもつＰ型拡散層に１×１μｍ２のコンタ
クト・ホールを開口して、金属配線を施すに当り、窒化
チタンとチタン・シリサイドからなるバリア・メタルを
使用すると、アルミの直接配線の場合に比べて著しくコ
ンタクト抵抗が高くなる。しかし、コンタクトにボロン
をイオン注入すると、コンタクト抵抗は著しく低下し、
ｌ Ｘ Ｉ Ｑ ”／ｃ＋Ｊ以上のボロン注入によす実
用上問題のないレベルのコンタクト抵抗値を得ることが
できる。
以下、第２図を用い、本発明の一実施例による半導体装
置の製造法について説明する。
置の製造法について説明する。
第２図（ａ）は、例えば相補型ＭＯ３集積回路のＰ型拡
散Ｆｉ２に、コンタクト・ホールを開口した状態を示す
。つぎに、第２図〜）に示すように、この開口部から、
ボロン・イオン７を注入する。注入量は、上述したよう
に１ｘｌＱ”／ｃｊ以上が好ましい。さらに、９００〜
９５０℃の熱処理を施して、コンタクト領域の不純物濃
度が高いＰ型拡散層４を形成する。つづいて、第２図（
ｅ）に示すように、金属チタン８を例えばスパッタリン
グ法により堆積し、さらに、窒素あるいはアンモニア等
の窒化雰囲気で６００〜８００℃の熱処理を施す。この
場合、ランプ・アニールを用いると雰囲気の制御がしや
すい。こうして、第２図！ｄ）に示すように拡散層と接
していたチタンは、シリコンと反応してチタン・シリサ
イド１０となり、コンタクト部上層のチタン及び絶縁膜
上のチタンは、窒化されて窒化チタン９となる。このあ
と、第２図（ａ）に示すようにアルミ膜をスパッタ法な
どにより堆積して、写真製版、及びエツチングにより、
アルミの配線パターン６を形成する。この際、アルミ膜
の下の窒化チタンは、アルミのエツチングに反応性イオ
ンエツチングなどを用いれば、アルミと同時にエツチン
グされ、アルミと窒化チタンの二層構造を有する配Ｎｉ
Ａ１を形成することができる。
散Ｆｉ２に、コンタクト・ホールを開口した状態を示す
。つぎに、第２図〜）に示すように、この開口部から、
ボロン・イオン７を注入する。注入量は、上述したよう
に１ｘｌＱ”／ｃｊ以上が好ましい。さらに、９００〜
９５０℃の熱処理を施して、コンタクト領域の不純物濃
度が高いＰ型拡散層４を形成する。つづいて、第２図（
ｅ）に示すように、金属チタン８を例えばスパッタリン
グ法により堆積し、さらに、窒素あるいはアンモニア等
の窒化雰囲気で６００〜８００℃の熱処理を施す。この
場合、ランプ・アニールを用いると雰囲気の制御がしや
すい。こうして、第２図！ｄ）に示すように拡散層と接
していたチタンは、シリコンと反応してチタン・シリサ
イド１０となり、コンタクト部上層のチタン及び絶縁膜
上のチタンは、窒化されて窒化チタン９となる。このあ
と、第２図（ａ）に示すようにアルミ膜をスパッタ法な
どにより堆積して、写真製版、及びエツチングにより、
アルミの配線パターン６を形成する。この際、アルミ膜
の下の窒化チタンは、アルミのエツチングに反応性イオ
ンエツチングなどを用いれば、アルミと同時にエツチン
グされ、アルミと窒化チタンの二層構造を有する配Ｎｉ
Ａ１を形成することができる。
なお上記実施例では、バリア・メタルとして、窒化チタ
ンとチタンシリサイドの二層膜を例にとって説明したが
、バリア・メタルにはチタン・シリサイド、タングステ
ン・シリサイド、モリブデン・シリサイド、タンタル・
シリサイド、ハフニウム・シリサイド、ジルコニウム・
シリサイドなどのシリサイド、あるいは窒化チタン、窒
化タングステン、チタン・タングステンなどの高融点金
属ないし高融点金属の窒化物などを用いても同様の効果
を奏する。
ンとチタンシリサイドの二層膜を例にとって説明したが
、バリア・メタルにはチタン・シリサイド、タングステ
ン・シリサイド、モリブデン・シリサイド、タンタル・
シリサイド、ハフニウム・シリサイド、ジルコニウム・
シリサイドなどのシリサイド、あるいは窒化チタン、窒
化タングステン、チタン・タングステンなどの高融点金
属ないし高融点金属の窒化物などを用いても同様の効果
を奏する。
また上記実施例では拡散層がＰ型拡散層である場合につ
いて説明したが、Ｎ型拡散層の場合についても、同様の
効果を奏することはいうまでもない。
いて説明したが、Ｎ型拡散層の場合についても、同様の
効果を奏することはいうまでもない。
以上のように、この発明によれば、コンタクト・ホール
開口後さらに不純物をドーピングして、拡散層のコンタ
クト部の不純物濃度を高くし、シリサイド又は高融点金
属等からなるバリア・メタルを形成し、その上にアルミ
配Ｘ層を形成する構成としたので、コンタクト抵抗が著
しく小さく、またアルミ・スパイクによる接合破壊、あ
るいはシリコンの塊状析出を完全に抑制する効果があり
、信頼性の高い高密度高性能集積回路を安定して製造す
ることができる。
開口後さらに不純物をドーピングして、拡散層のコンタ
クト部の不純物濃度を高くし、シリサイド又は高融点金
属等からなるバリア・メタルを形成し、その上にアルミ
配Ｘ層を形成する構成としたので、コンタクト抵抗が著
しく小さく、またアルミ・スパイクによる接合破壊、あ
るいはシリコンの塊状析出を完全に抑制する効果があり
、信頼性の高い高密度高性能集積回路を安定して製造す
ることができる。
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は上記実施例による半導体装置の製法を示
す工程断面図、第３図は従来の半導体装置を示す断面図
、第４図はこの発明の効果を表わすコンタクト抵抗とボ
ロン注大量の関係を示す図である。 １は半導体基板、２はＰ型拡蔽層、３は絶縁膜、４は高
濃度Ｐ型拡散層、５はシリサイド又は高融点金属からな
るバリア・メタル、６はアルミ配線、７はボロン・イオ
ン、８は金属チタン、９は窒化チタン、１０はチタン・
シリサイド、１１は塊状のシリコン析出物、１２はアル
ミ・スパイク。 なお図中同一符号は同−又は相当部分を示す。
面図、第２図は上記実施例による半導体装置の製法を示
す工程断面図、第３図は従来の半導体装置を示す断面図
、第４図はこの発明の効果を表わすコンタクト抵抗とボ
ロン注大量の関係を示す図である。 １は半導体基板、２はＰ型拡蔽層、３は絶縁膜、４は高
濃度Ｐ型拡散層、５はシリサイド又は高融点金属からな
るバリア・メタル、６はアルミ配線、７はボロン・イオ
ン、８は金属チタン、９は窒化チタン、１０はチタン・
シリサイド、１１は塊状のシリコン析出物、１２はアル
ミ・スパイク。 なお図中同一符号は同−又は相当部分を示す。
Claims (7)
- （１）拡散層上にバリア・メタルとアルミとからなる電
極配線のコンタクトを形成してなる半導体装置において
、 上記拡散層の不純物濃度が、上記コンタクトの部分のみ
高濃度であることを特徴とする半導体装置。 - （２）上記拡散層がＰ型拡散層であることを特徴とする
特許請求の範囲第１項記載の半導体装置。 - （３）上記拡散層の不純物濃度の高濃度部はその上の絶
縁膜にコンタクト形成用の窓を開口し、該開口部より不
純物をイオン注入しアニールして形成したことを特徴と
する特許請求の範囲第１項または第２項記載の半導体装
置。 - （４）上記バリア・メタルがチタン・シリサイド、タン
グステン・シリサイド、モリブデン・シリサイド、タン
タル・シリサイド、ハフニウム・シリサイド、ジルコニ
ウム・シリサイドなどのシリサイドからなることを特徴
とする特許請求の範囲第１項ないし第３項のいずれかに
記載の半導体装置。 - （５）上記バリア・メタルが、窒化チタン、窒化タング
ステン、チタン・タングステン合金などの高融点金属ま
たはその窒化物からなることを特徴とする特許請求の範
囲第１項ないし第３項のいずれかに記載の半導体装置。 - （６）上記バリア・メタルが、窒化メタンとチタン・シ
リサイドの二層膜からなることを特徴とする特許請求の
範囲第１項ないし第３項のいずれかに記載の半導体装置
。 - （７）上記窒化チタンとチタン・シリサイドの二層膜は
、半導体基板上に金属チタンをスパッタリング法などで
堆積したのち、窒素あるいはアンモニアなどの窒化雰囲
気で反応させて形成したことを特徴とする特許請求の範
囲第６項記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168657A JP2643930B2 (ja) | 1986-07-17 | 1986-07-17 | 半導体装置の製造方法 |
| KR1019870006102A KR900004265B1 (ko) | 1986-07-17 | 1987-06-16 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168657A JP2643930B2 (ja) | 1986-07-17 | 1986-07-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324668A true JPS6324668A (ja) | 1988-02-02 |
| JP2643930B2 JP2643930B2 (ja) | 1997-08-25 |
Family
ID=15872084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168657A Expired - Fee Related JP2643930B2 (ja) | 1986-07-17 | 1986-07-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2643930B2 (ja) |
| KR (1) | KR900004265B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148533A (ja) * | 1990-10-12 | 1992-05-21 | Nec Corp | シリサイド層の形成方法 |
| EP0609658A3 (en) * | 1993-01-12 | 1994-11-09 | Sony Corp | Output circuit for charge transfer element. |
| JPH07111252A (ja) * | 1990-04-20 | 1995-04-25 | Applied Materials Inc | 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法 |
| JP2005167192A (ja) * | 2003-11-10 | 2005-06-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2012089807A (ja) * | 2010-10-22 | 2012-05-10 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759360A (en) * | 1980-09-29 | 1982-04-09 | Hitachi Ltd | Structure of wiring in semiconductor device |
| JPS61102059A (ja) * | 1984-10-25 | 1986-05-20 | Nec Corp | 半導体装置 |
-
1986
- 1986-07-17 JP JP61168657A patent/JP2643930B2/ja not_active Expired - Fee Related
-
1987
- 1987-06-16 KR KR1019870006102A patent/KR900004265B1/ko not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759360A (en) * | 1980-09-29 | 1982-04-09 | Hitachi Ltd | Structure of wiring in semiconductor device |
| JPS61102059A (ja) * | 1984-10-25 | 1986-05-20 | Nec Corp | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111252A (ja) * | 1990-04-20 | 1995-04-25 | Applied Materials Inc | 統合処理システムで窒素含有ガスとチタンを反応させることによって半導体ウェーハ上に窒化チタンを形成する方法 |
| JPH04148533A (ja) * | 1990-10-12 | 1992-05-21 | Nec Corp | シリサイド層の形成方法 |
| EP0609658A3 (en) * | 1993-01-12 | 1994-11-09 | Sony Corp | Output circuit for charge transfer element. |
| US5432364A (en) * | 1993-01-12 | 1995-07-11 | Sony Corporation | Output circuit device for charge transfer element |
| US5498887A (en) * | 1993-01-12 | 1996-03-12 | Sony Corporation | Output circuit device for a charge transfer element having tripartite diffusion layer |
| US5569616A (en) * | 1993-01-12 | 1996-10-29 | Sony Corporation | Process for forming an output circuit device for a charge transfer element having tripartite diffusion layer |
| JP2005167192A (ja) * | 2003-11-10 | 2005-06-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2012089807A (ja) * | 2010-10-22 | 2012-05-10 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880002262A (ko) | 1988-04-30 |
| KR900004265B1 (ko) | 1990-06-18 |
| JP2643930B2 (ja) | 1997-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644983B2 (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US4458410A (en) | Method of forming electrode of semiconductor device | |
| US5217923A (en) | Method of fabricating a semiconductor device having silicided source/drain regions | |
| KR920004089B1 (ko) | 반도체 장치에 전극을 연결하기 위한 접속구조 및 그의 형성방법 | |
| US4800177A (en) | Semiconductor device having multilayer silicide contact system and process of fabrication thereof | |
| US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
| JPH10256256A (ja) | 半導体装置の銅金属配線形成方法 | |
| US6329277B1 (en) | Method of forming cobalt silicide | |
| US5170242A (en) | Reaction barrier for a multilayer structure in an integrated circuit | |
| US4577396A (en) | Method of forming electrical contact to a semiconductor substrate via a metallic silicide or silicon alloy layer formed in the substrate | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| JPS61133646A (ja) | 半導体装置の製造方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| JP2643930B2 (ja) | 半導体装置の製造方法 | |
| JP2848333B2 (ja) | 半導体装置の製造方法 | |
| KR900000436B1 (ko) | 고융점금속 배선막이 있는 반도체 장치의 제조방법 | |
| JPH069213B2 (ja) | 半導体装置の製造方法 | |
| JPH0212009B2 (ja) | ||
| EP0813234A2 (en) | Method of manufacturing a MOSFET | |
| JPS62104174A (ja) | 半導体装置及びその製造方法 | |
| JP2563317B2 (ja) | 半導体装置の製造方法 | |
| JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63196075A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPH09162392A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |