JPH0621017A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0621017A JPH0621017A JP17686192A JP17686192A JPH0621017A JP H0621017 A JPH0621017 A JP H0621017A JP 17686192 A JP17686192 A JP 17686192A JP 17686192 A JP17686192 A JP 17686192A JP H0621017 A JPH0621017 A JP H0621017A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- protective film
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路及び液晶表示装置に用いる薄膜
トランジスタの電極や配線層の形成方法を含む半導体装
置の製造方法に関し、銅やアルミニウムから成る導電体
パターン膜の選択形成に用いた感光性マスクを剥離する
際に、導電体パターン膜が剥離液と反応することで膜減
りが生じて薄くなることを防止し、それが原因となる導
電体パターン膜の高抵抗化を防止することを目的とす
る。
【構成】基体11の上に導電体膜12と保護膜13とを順次形
成した後、感光性膜のパターニングにより、保護膜13の
上に感光性マスク14を形成し、その後、感光性マスク14
に基づいて、保護膜13及び導電体膜12を順次エッチング
して除去し、導電体パターン膜12Aを形成した後、感光
性マスク14を剥離することを含み構成する。
(57) [Abstract] [Object] A method for manufacturing a semiconductor device including a method for forming an electrode and a wiring layer of a thin film transistor used in a semiconductor integrated circuit and a liquid crystal display device, which is used for selectively forming a conductor pattern film made of copper or aluminum. When the photosensitive mask is peeled off, the conductor pattern film reacts with the stripping solution to prevent the film thickness from decreasing and thinning, which prevents the increase in resistance of the conductor pattern film. The purpose is to [Structure] A conductor film 12 and a protective film 13 are sequentially formed on a substrate 11, and then a photosensitive mask 14 is formed on the protective film 13 by patterning the photosensitive film, and then the photosensitive mask 14 is formed.
Based on the above, the protective film 13 and the conductor film 12 are sequentially removed by etching, the conductor pattern film 12A is formed, and then the photosensitive mask 14 is peeled off.
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、半導体集積回路及び液晶表示
装置の表示セルに用いる薄膜トランジスタ(以下、TF
Tと称する。)の電極や配線層の形成方法を含む半導体
装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more specifically, to a thin film transistor (hereinafter referred to as TF) used for a display cell of a semiconductor integrated circuit and a liquid crystal display device.
Called T. The manufacturing method of a semiconductor device including the method of forming an electrode and a wiring layer of 1).
【0002】[0002]
【従来の技術】従来、電極配線材料にはMo(モリブデ
ン),Ta(タンタル)などの高融点金属やAl(アルミニ
ウム)に高融点金属を添加した合金が使用されてきた
が、近年では、高集積化、高精密化が進むにつれてAlよ
りも抵抗値の小さいCu(銅)が検討されている。これら
は一般にマグネトロンスパッタ法などで酸化膜、窒化膜
の絶縁膜上あるいは絶縁性透明基板上などに形成される
ものである。2. Description of the Related Art Conventionally, high-melting point metals such as Mo (molybdenum) and Ta (tantalum) and alloys obtained by adding high-melting point metals to Al (aluminum) have been used as electrode wiring materials. As integration and high precision progress, Cu (copper), which has a smaller resistance value than Al, is being studied. These are generally formed by an magnetron sputtering method or the like on an insulating film such as an oxide film or a nitride film or on an insulating transparent substrate.
【0003】しかし、特にAlとCuはエッチング後のレジ
スト剥離によって、剥離液のアルカリと反応するため、
膜が薄くなり、その分高抵抗化する。特に、高集積化又
は高精密化が進むに従い、配線幅が小さくなるため、こ
の高抵抗化が無視できなくなる。However, since Al and Cu react with the alkali of the stripping solution by stripping the resist after etching,
The film becomes thinner and the resistance increases accordingly. In particular, the wiring width becomes smaller as the degree of integration or the degree of precision becomes higher, so that the higher resistance cannot be ignored.
【0004】そこで、このような高抵抗化を抑止するよ
うな低抵抗の電極配線の製造方法が望まれている。以下
で、従来例に係る半導体装置の製造方法について図を参
照しながら説明する。図9は、従来例に係る半導体装置
の製造方法の工程説明図である。Therefore, there is a demand for a method of manufacturing an electrode wiring having a low resistance which suppresses such an increase in resistance. Hereinafter, a method of manufacturing a semiconductor device according to a conventional example will be described with reference to the drawings. FIG. 9 is a process explanatory diagram of a method for manufacturing a semiconductor device according to a conventional example.
【0005】まずガラス基板1上に低抵抗金属である銅
から成る導電体膜2をスパッタ法によって形成する。次
にフォトレジストをその上面に塗布し、選択露光、現像
することでレジストパターン4を形成する(図9
(a))。続いて、該レジストパターン4をマスクにし
てエッチングし、導電体パターン2Aを形成する(図9
(b))。次いで、有機溶剤などから成るレジスト剥離
液を用いて該レジストパターン4を除去する(図9
(c))。First, a conductor film 2 made of copper, which is a low resistance metal, is formed on a glass substrate 1 by a sputtering method. Next, a photoresist is applied to the upper surface, and the resist pattern 4 is formed by selective exposure and development (FIG. 9).
(A)). Then, the resist pattern 4 is used as a mask for etching to form a conductor pattern 2A (FIG. 9).
(B)). Then, the resist pattern 4 is removed by using a resist stripping solution composed of an organic solvent or the like (FIG. 9).
(C)).
【0006】[0006]
【発明が解決しようとする課題】上記従来の方法による
と、図9(c)に示すように、レジストパターン4を剥
離する工程で、レジストパターン4下部の導電体パター
ン膜2Aと剥離液が接触する。このため、導電体パター
ン膜2Aが剥離液のアルカリなどと反応することによっ
て、その本来の厚さdよりも薄くなってしまっていた。According to the above-mentioned conventional method, as shown in FIG. 9C, in the step of stripping the resist pattern 4, the conductor pattern film 2A below the resist pattern 4 comes into contact with the stripping solution. To do. Therefore, the conductor pattern film 2A becomes thinner than its original thickness d due to the reaction with the alkali or the like of the stripping solution.
【0007】これにより、導電体パターン膜2Aを配線
層として用いる場合、導電体パターン膜2Aの断面積が
小さくなるので、その抵抗値が所定の値よりも高くなる
といった問題が生じる。特に、高集積化や、高精密化が
進んだ昨今において、このような配線層の高抵抗化は、
とりわけ微細化された配線層において顕著となり、無視
できないものとなる。As a result, when the conductor pattern film 2A is used as a wiring layer, the cross-sectional area of the conductor pattern film 2A becomes small, which causes a problem that its resistance value becomes higher than a predetermined value. In particular, in recent years when high integration and high precision have advanced, such high resistance of the wiring layer is
In particular, it becomes remarkable in the miniaturized wiring layer and cannot be ignored.
【0008】本発明はかかる従来例の問題点に鑑み創作
されたものであり、銅やアルミニウムから成る導電体パ
ターン膜の選択形成に用いた感光性マスクを剥離する際
に、導電体パターン膜が剥離液と反応することで膜減り
が生じて薄くなることを防止し、それが原因となる導電
体パターン膜の高抵抗化を防止することが可能になる半
導体装置の製造方法の提供を目的とする。The present invention has been made in view of the problems of the conventional example. When the photosensitive mask used for selectively forming the conductor pattern film made of copper or aluminum is peeled off, the conductor pattern film is formed. An object of the present invention is to provide a method for manufacturing a semiconductor device, which can prevent thinning due to film loss caused by reacting with a stripping solution, and prevent high resistance of a conductor pattern film caused by it. To do.
【0009】[0009]
【課題を解決するための手段】本発明に係る第1の半導
体装置の製造方法は、第1に、図1,2に示すように、
基体11の上に導電体膜12を形成する工程と、前記導電体
膜12の上に保護膜13を形成する工程と、前記保護膜13の
上に感光性膜を形成した後、前記感光性膜をパターニン
グし、感光性マスク14を形成する工程と、前記感光性マ
スク14に基づいて、前記保護膜13及び前記導電体膜12を
順次エッチングして除去し、導電体パターン膜12Aを形
成する工程と、前記感光性マスク14を剥離する工程とを
有することを特徴とする半導体装置の製造方法によって
達成され、第2に、図3,4に示すように、基体11の上
に導電体膜12を形成する工程と、前記導電体膜12の上に
保護膜13を形成する工程と、前記保護膜13の上に感光性
膜を形成した後、前記感光性膜をパターニングし、感光
性マスク14を形成する工程と、前記感光性マスク14に基
づいて、前記保護膜13をエッチング・除去する工程と、
前記感光性マスク14を剥離する工程と、前記パターニン
グされた保護膜13Aをマスクにして、前記導電体膜12を
エッチング・除去し、導電体パターン膜12Aを形成する
工程とを有することを特徴とする半導体装置の製造方法
によって達成され、第3に、前記導電体膜12は、アルミ
ニウム,銅のいずれか一つを含む金属膜から成ることを
特徴とする第1又は第2の発明に記載の半導体装置の製
造方法によって達成され、第4に、前記保護膜13は、モ
リブデン,チタン,タングステンのいずれか一つを含む
金属膜であることを特徴とする第1又は第2の発明に記
載の半導体装置の製造方法によって達成され、第5に、
前記保護膜13は、シリコン,ゲルマニウムのいずれか一
つを含む半導体膜であることを特徴とする第1又は第2
の発明に記載の半導体装置の製造方法によって達成さ
れ、第6に、前記導電体膜12としてアルミニウム, 銅の
いずれか一つを含む金属膜を用い、塩素を含むガスを用
いた反応性イオンエッチングにより、前記感光性マスク
14に基づいて前記保護膜13及び導電体膜12を順次エッチ
ング・除去し、導電体パターン膜12Aを形成することを
特徴とする第4又は第5の発明に記載の半導体装置の製
造方法によって達成され、第7に、前記保護膜13は、シ
リコン窒化膜,シリコン酸化膜のいずれかを含む絶縁体
膜であることを特徴とする第1又は第2の発明に記載の
半導体装置の製造方法によって達成され、第8に、前記
導電体膜12としてアルミニウム, 銅のいずれか一つを含
む金属膜を用い、前記保護膜13をフッ素を含むガスを用
いてドライエッチングし、前記導電体膜12を塩素を含む
ガスを用いてドライエッチングすることを特徴とする第
7の発明に記載の半導体装置の製造方法によって達成さ
れ、第9に、前記導電体膜12として銅膜を用い、かつ前
記保護膜13としてアルミニウム膜を用いることを特徴と
する第1又は第2の発明に記載の半導体装置の製造方法
によって達成され、第10に、燐酸及び硝酸を含む液を含
む液を用いて、前記保護膜13と前記導電体膜12とを順次
エッチング・除去し、導電体パターン膜12Aを形成する
ことを特徴とする第9の発明に記載の半導体装置の製造
方法によって達成され、第11に、塩素を含むガスを用い
て、前記保護膜13と前記導電体膜12とを順次ドライエッ
チング・除去し、導電体パターン膜12Aを形成すること
を特徴とする第9の発明に記載の半導体装置の製造方法
によって達成され、第12に、燐酸を含む液を用いて、前
記保護膜13を選択的にエッチング・除去したのちに、前
記保護膜13をマスクにして硝酸を含む液により前記導電
体膜12をエッチング・除去し、導電体パターン膜12Aを
形成することを特徴とする第9の発明に記載の半導体装
置の製造方法によって達成され、第13に、図7,図8に
示すように、透明基板21上に、遮光性のゲート電極22が
形成され、前記ゲート電極22を被覆するようにゲート絶
縁膜23が設けられ、前記ゲート絶縁膜23上に動作半導体
層24が設けられ、前記動作半導体層24の上であって、前
記ゲート電極22の上部の領域にチャネル保護膜25が形成
され、前記チャネル保護膜25の両側の動作半導体層24に
接続してソース/ドレイン電極28S,28Dが形成され、
前記ソース/ドレイン電極28S,28Dに接続して画素電
極29及びドレインバスライン30が形成されてなる半導体
装置の製造方法であって、前記基体11は前記透明基板21
であり、前記導電体パターン膜12Aは前記ゲート電極22
であることを特徴とする第1乃至第12の発明のいずれ
かに記載の半導体装置の製造方法によって達成され、第
14に、透明基板21上に、遮光性のゲート電極22が形成さ
れ、前記ゲート電極22を被覆するようにゲート絶縁膜23
が設けられ、前記ゲート絶縁膜23上に動作半導体層24が
設けられ、前記動作半導体層24の上であって、前記ゲー
ト電極22の上部の領域にチャネル保護膜25が形成され、
前記チャネル保護膜25の両側の動作半導体層24に接続し
てソース/ドレイン電極28S,28Dが形成され、前記ソ
ース/ドレイン電極28S,28Dに接続して画素電極29及
びドレインバスライン30が形成されてなる半導体装置の
製造方法であって、前記基体11は前記ソース/ドレイン
電極28S,28Dが形成された後の透明基板21であり、前
記導電体パターン膜12Aはドレインバスライン30である
ことを特徴とする第1乃至第12の発明のいずれかに記
載の半導体装置の製造方法によって達成される。A first method of manufacturing a semiconductor device according to the present invention is, firstly, as shown in FIGS.
Forming a conductor film 12 on the substrate 11, forming a protective film 13 on the conductor film 12, and forming a photosensitive film on the protective film 13, A step of patterning the film to form a photosensitive mask 14, and based on the photosensitive mask 14, the protective film 13 and the conductor film 12 are sequentially etched and removed to form a conductor pattern film 12A. This is accomplished by a method for manufacturing a semiconductor device, which comprises a step and a step of peeling off the photosensitive mask 14. Secondly, as shown in FIGS. 12, forming a protective film 13 on the conductor film 12, forming a photosensitive film on the protective film 13, then patterning the photosensitive film, a photosensitive mask 14 and etch the protective film 13 based on the photosensitive mask 14. A step of Gu removal,
And a step of removing the photosensitive mask 14 and etching and removing the conductor film 12 using the patterned protective film 13A as a mask to form a conductor pattern film 12A. Thirdly, according to the first or second invention, the conductor film 12 is made of a metal film containing any one of aluminum and copper. Fourthly achieved by a method for manufacturing a semiconductor device, and fourthly, the protective film 13 is a metal film containing any one of molybdenum, titanium and tungsten. A fifth aspect of the present invention is achieved by a method of manufacturing a semiconductor device.
The protective film 13 is a semiconductor film containing one of silicon and germanium.
A sixth aspect of the present invention is achieved by the method of manufacturing a semiconductor device according to the invention, and sixthly, the conductive film 12 is a metal film containing one of aluminum and copper, and the reactive ion etching is performed using a gas containing chlorine. By the photosensitive mask
The protective film 13 and the conductor film 12 are sequentially etched and removed based on 14 to form a conductor pattern film 12A, which is achieved by the method for manufacturing a semiconductor device according to the fourth or fifth invention. Seventh, by the method for manufacturing a semiconductor device according to the first or second invention, the protective film 13 is an insulator film containing either a silicon nitride film or a silicon oxide film. Achieved, eighthly, a metal film containing one of aluminum and copper is used as the conductor film 12, and the protective film 13 is dry-etched using a gas containing fluorine to form the conductor film 12. Achieved by the method for manufacturing a semiconductor device according to the seventh invention, characterized in that dry etching is performed using a gas containing chlorine. Ninth, a copper film is used as the conductor film 12, and the protective film is used. Alumini as 13 This is achieved by the method for manufacturing a semiconductor device according to the first or second invention, which is characterized by using an um-film, and tenthly, by using a solution containing a solution containing phosphoric acid and nitric acid, The conductive film 12 and the conductive film 12 are sequentially etched and removed to form a conductive pattern film 12A, which is achieved by the method for manufacturing a semiconductor device according to the ninth invention. Eleventh, a gas containing chlorine. The protective film 13 and the conductor film 12 are sequentially dry-etched and removed by using the above method to form a conductor pattern film 12A, which is achieved by the method for manufacturing a semiconductor device according to the ninth invention. Twelfth, after the protective film 13 is selectively etched and removed using a solution containing phosphoric acid, the conductor film 12 is etched with a solution containing nitric acid using the protective film 13 as a mask. Removed, conductor pattern film 12A This is achieved by the method for manufacturing a semiconductor device according to the ninth invention, which is characterized in that it is formed, and thirteenth, as shown in FIGS. 7 and 8, a light-shielding gate electrode 22 is formed on a transparent substrate 21. A gate insulating film 23 is formed so as to cover the gate electrode 22, an operating semiconductor layer 24 is provided on the gate insulating film 23, and the gate electrode 22 is provided on the operating semiconductor layer 24. A channel protection film 25 is formed in an upper region of the channel protection film 25, and source / drain electrodes 28S and 28D are formed so as to be connected to the operating semiconductor layers 24 on both sides of the channel protection film 25.
A method of manufacturing a semiconductor device, comprising a pixel electrode 29 and a drain bus line 30 connected to the source / drain electrodes 28S and 28D, wherein the substrate 11 is the transparent substrate 21.
And the conductor pattern film 12A corresponds to the gate electrode 22.
And a semiconductor device manufacturing method according to any one of the first to twelfth inventions.
14, a light-shielding gate electrode 22 is formed on the transparent substrate 21, and a gate insulating film 23 is formed so as to cover the gate electrode 22.
Is provided, an operating semiconductor layer 24 is provided on the gate insulating film 23, and a channel protective film 25 is formed on the operating semiconductor layer 24 in a region above the gate electrode 22.
Source / drain electrodes 28S and 28D are formed to be connected to the operating semiconductor layers 24 on both sides of the channel protection film 25, and pixel electrodes 29 and drain bus lines 30 are formed to be connected to the source / drain electrodes 28S and 28D. In the method for manufacturing a semiconductor device, the substrate 11 is the transparent substrate 21 after the source / drain electrodes 28S and 28D are formed, and the conductor pattern film 12A is the drain bus line 30. This is achieved by the method for manufacturing a semiconductor device according to any one of the first to twelfth aspects of the invention.
【0010】[0010]
【作 用】本発明に係る第1の半導体装置の製造方法に
よれば、図1(c)に示すように、導電体膜12をパター
ニングするための感光性マスク14と導電体膜12との間に
保護膜13を介在させ、図2(d)に示すように、感光性
マスク14に基づいて保護膜13及び導電体膜12を選択エッ
チングして保護膜13A及び導電体パターン膜12Aを形成
したのち、感光性マスク14を剥離している。従って、図
2(e)に示すように、感光性マスク14を剥離する際
に、形成された導電体パターン膜12Aの側壁を除いて導
電体パターン膜12Aは直接感光性マスク14の剥離液と接
触しない。これにより、導電体パターン膜12Aの膜減り
を防止することができるので、導電体膜12の高抵抗化を
極力抑止することが可能になる。[Operation] According to the first method for manufacturing a semiconductor device of the present invention, as shown in FIG. 1C, a photosensitive mask 14 for patterning the conductor film 12 and the conductor film 12 are formed. 2D, the protective film 13 and the conductor film 12 are selectively etched based on the photosensitive mask 14 to form a protective film 13A and a conductor pattern film 12A, with the protective film 13 interposed therebetween. After that, the photosensitive mask 14 is peeled off. Therefore, as shown in FIG. 2E, when the photosensitive mask 14 is peeled off, the conductor pattern film 12A is directly removed from the photosensitive mask 14 excluding the side wall of the formed conductor pattern film 12A. Do not touch. As a result, it is possible to prevent the conductor pattern film 12A from being thinned, so that it is possible to suppress the increase in resistance of the conductor film 12 as much as possible.
【0011】上記のような場合、例えば、導電体膜とし
てアルミニウム又は銅のいずれか一つを含む金属膜を用
い、保護膜13としてモリブデン, チタン,タングステン
などの金属膜又はシリコン,ゲルマニウムなどの半導体
膜を用い、塩素系ガスを用いた反応性イオンエッチング
により、感光性マスク14に基づいて保護膜13及び導電体
膜12を順次エッチングして除去したのち、感光性マスク
14を除去することにより上記の作用を奏する。In the above case, for example, a metal film containing either aluminum or copper is used as the conductor film, and a metal film of molybdenum, titanium, tungsten or the like or a semiconductor film of silicon, germanium or the like is used as the protective film 13. After the protective film 13 and the conductor film 12 are sequentially etched and removed based on the photosensitive mask 14 by reactive ion etching using a chlorine-based gas using the film, the photosensitive mask
By removing 14, the above-mentioned effect is achieved.
【0012】第2に、図3(c)に示すように、導電体
膜12をパターニングするための感光性マスク14と導電体
膜12との間に保護膜13を介在させているのは第1の発明
と同様であるが、その後、第1の発明と異なり、図3
(d),図4(e)に示すように、感光性マスク14に基
づいて保護膜13を選択エッチングして保護膜13Aを残存
したのち、感光性マスク14を剥離液により除去し、続い
て、図4(f)に示すように、保護膜13Aをマスクとし
て導電体膜12を選択エッチングして導電体パターン膜12
Aを形成している。従って、第1の発明と異なり、形成
された導電体パターン膜12Aの上面及び側壁も直接感光
性マスク14の剥離液と接触しない。これにより、導電体
パターン膜12Aの膜減りとともに幅の細りを防止するこ
とができるので、導電体パターン膜12Aの高抵抗化を一
層効果的に防止することが可能になる。Secondly, as shown in FIG. 3C, the protective film 13 is interposed between the photosensitive mask 14 for patterning the conductor film 12 and the conductor film 12. 1 is the same as that of the first invention, but thereafter, unlike the first invention, FIG.
As shown in FIGS. 4D and 4E, the protective film 13 is selectively etched based on the photosensitive mask 14 to leave the protective film 13A, and then the photosensitive mask 14 is removed by a stripping solution. As shown in FIG. 4F, the conductor film 12 is selectively etched by using the protective film 13A as a mask, and the conductor pattern film 12 is formed.
Forming A. Therefore, unlike the first invention, neither the upper surface nor the side wall of the formed conductor pattern film 12A is in direct contact with the stripping liquid of the photosensitive mask 14. As a result, the conductor pattern film 12A can be prevented from being thinned and the width thereof can be prevented from being reduced, so that it is possible to more effectively prevent the resistance of the conductor pattern film 12A from increasing.
【0013】上記のような場合、例えば、導電体膜とし
てアルミニウム又は銅のいずれか一つを含む金属膜を用
い、保護膜13としてシリコン窒化膜及びシリコン酸化膜
のいずれかを含む絶縁体膜を用い、フッ素系のガスを用
いたドライエッチングにより保護膜を、更に塩素系のガ
スを用いた反応性イオンエッチングにより導電体膜12
を、順次、感光性マスク14に基づいてエッチングして除
去したのち、感光性マスク14を除去することにより上記
の作用を奏する。In the above case, for example, a metal film containing one of aluminum and copper is used as the conductor film, and an insulator film containing either a silicon nitride film or a silicon oxide film is used as the protective film 13. A protective film by dry etching using a fluorine-based gas, and a conductive film 12 by reactive ion etching using a chlorine-based gas.
Are sequentially etched and removed based on the photosensitive mask 14, and then the photosensitive mask 14 is removed to achieve the above-mentioned effect.
【0014】第3に、図5,図6に示すように、導電体
膜12として銅膜を用い、かつ保護膜13としてアルミニウ
ム膜を用いている。この場合、図6(d)に示すよう
に、塩素を含むガスを用い、又は燐酸及び硝酸を含む液
を用い、感光性マスク14に基づいて導電体膜12と保護膜
13とを順次ドライエッチング・除去したのち、感光性マ
スク14を除去することにより、第1の場合と同様に、導
電体パターン膜12Cの膜減りを防止することができるの
で、導電体パターン膜12Cの高抵抗化を防止することが
可能になる。Third, as shown in FIGS. 5 and 6, a copper film is used as the conductor film 12 and an aluminum film is used as the protective film 13. In this case, as shown in FIG. 6D, a conductive film 12 and a protective film are formed on the basis of the photosensitive mask 14 using a gas containing chlorine or a liquid containing phosphoric acid and nitric acid.
By dry etching and removing 13 and then removing the photosensitive mask 14, it is possible to prevent the conductor pattern film 12C from being thinned as in the first case. Therefore, the conductor pattern film 12C can be prevented. It is possible to prevent the high resistance of the.
【0015】又は、燐酸を含む液を用い、感光性マスク
に基づいて保護膜をエッチングしたのち、感光性マスク
を除去し、その後、硝酸を含む液を用い、保護膜をマス
クにして導電体膜をエッチング.除去することにより導
電体パターン膜の側壁も直接感光性マスク14の剥離液と
接触しないようにすることが出来る。これにより、導電
体パターン膜12Cの膜減りとともに幅の細りを防止する
ことができるので、導電体パターン膜12Cの高抵抗化を
一層効果的に防止することが可能になる。Alternatively, the protective film is etched on the basis of the photosensitive mask using a solution containing phosphoric acid, the photosensitive mask is removed, and then a solution containing nitric acid is used to mask the protective film with the conductor film. Etching. By removing the side wall of the conductor pattern film, it is possible to prevent the side wall of the conductor pattern film from directly contacting with the stripping solution of the photosensitive mask 14. As a result, it is possible to prevent the conductor pattern film 12C from being thinned and narrowing its width, so that it is possible to more effectively prevent the resistance of the conductor pattern film 12C from increasing.
【0016】更に、第3の場合、高融点金属であって、
取扱いの困難なチタン膜やモリブデン膜を保護膜13の材
料として用いた場合に比して、その取扱いは容易であ
る。さらに、第4に、図7(a),(b)に示す、透明
基板(基体)21上にゲート電極(導電体パターン膜)22
を形成する際に、又は図8(e)に示す、透明基板(基
体)21にソース/ドレイン電極28S,28Dが形成された
基体上にドレインバスライン(導電体パターン膜)30を
形成する際に、第1又は第2の発明の半導体装置の製造
方法を用いている。Further, in the third case, the refractory metal is
The handling is easier than when a titanium film or molybdenum film, which is difficult to handle, is used as the material of the protective film 13. Fourthly, as shown in FIGS. 7A and 7B, a gate electrode (conductor pattern film) 22 is formed on a transparent substrate (base) 21.
8A, or when forming a drain bus line (conductor pattern film) 30 on a substrate having source / drain electrodes 28S and 28D formed on a transparent substrate (substrate) 21 shown in FIG. In addition, the method for manufacturing a semiconductor device according to the first or second invention is used.
【0017】このため、TFTアクティブマトリクスの
製造方法において、ゲート電極22又はドレインバスライ
ン30の膜減りや幅の細りを防止し、ゲート電極22又はド
レインバスライン30の抵抗値を低い値に保持することが
できる。Therefore, in the method of manufacturing the TFT active matrix, the gate electrode 22 or the drain bus line 30 is prevented from being thinned and the width thereof is reduced, and the resistance value of the gate electrode 22 or the drain bus line 30 is maintained at a low value. be able to.
【0018】[0018]
【実施例】以下で本発明の実施例に係る半導体装置の製
造方法について図1〜図8を参照しながら説明する。EXAMPLES A method of manufacturing a semiconductor device according to an example of the present invention will be described below with reference to FIGS.
【0019】(1)第1の実施例 図1(a)〜(c), 図2(d)〜(f)は本発明の第
1の実施例に係る半導体装置の製造方法の工程説明図で
ある。(1) First Embodiment FIGS. 1 (a) to 1 (c) and 2 (d) to 2 (f) are explanatory views of steps of a method for manufacturing a semiconductor device according to a first embodiment of the present invention. Is.
【0020】まず、図1(a)に示すように、透明基板
11(基体)上に膜厚1000Å程度の銅から成る導電体膜12
をスパッタ法又は蒸着法により形成する。次に、導電体
膜12上に膜厚1000Åのモリブデン膜13(保護膜)をAr
流量:45SCCM、圧力:3mTorr 、DC電力:2kwの
条件のもとでスパッタ法などで形成する(図1
(b))。First, as shown in FIG. 1A, a transparent substrate
Conductor film made of copper with a film thickness of 1000Å on 11 (base) 12
Are formed by a sputtering method or a vapor deposition method. Next, a 1000 Å thick molybdenum film 13 (protective film) is formed on the conductor film 12 by Ar.
It is formed by sputtering under the conditions of flow rate: 45 SCCM, pressure: 3 mTorr, DC power: 2 kw (Fig. 1
(B)).
【0021】次いで、モリブデン膜13上にレジストを塗
布し、フォトリソグラフィ法により導電体パターン膜に
対応するレジストパターン14(感光性マスク)を形成す
る(図1(c))。Next, a resist is applied on the molybdenum film 13, and a resist pattern 14 (photosensitive mask) corresponding to the conductor pattern film is formed by photolithography (FIG. 1C).
【0022】さらに、CCl4などの塩素を含むガスを用い
て、エッチングレート500 Å/分の条件で、レジストパ
ターン14をマスクにしてモリブデン膜13及び導電体膜12
を順次RIE(Reactive Ion Etching: 反応性イオンエ
ッチング)でエッチングし、配線層などとしての導電体
パターン膜12Aを形成する(図2(d))。Further, a gas containing chlorine such as CCl 4 is used, and the molybdenum film 13 and the conductor film 12 are masked with the resist pattern 14 as a mask under the etching rate of 500Å / min.
Are sequentially etched by RIE (Reactive Ion Etching) to form a conductor pattern film 12A as a wiring layer or the like (FIG. 2D).
【0023】次に、有機溶剤などから成る剥離液を用い
てレジストパターン14を剥離する(図2(e))。この
とき、導電体パターン膜12Aは保護膜13Aにより上面を
保護されているので、剥離液との反応を防止し、膜減り
を防止することができる(図2(e))。Next, the resist pattern 14 is stripped off using a stripping solution composed of an organic solvent or the like (FIG. 2 (e)). At this time, since the upper surface of the conductor pattern film 12A is protected by the protective film 13A, it is possible to prevent the reaction with the stripping solution and prevent the film loss (FIG. 2 (e)).
【0024】次いで、保護膜13のみをCF4 などのフッ
素系ガスを用いたRIEによりエッチングレート300 Å
/分の条件で選択的にエッチング・除去することによ
り、導電体パターン膜12Aを残存させる(図2
(f))。こうして、膜減りのない配線層12Aが形成さ
れ、従って、導電体パターン膜12Aの抵抗値を低い値に
保持することができる。Next, only the protective film 13 is etched by an etching rate of 300 Å by RIE using a fluorine-based gas such as CF 4.
The conductor pattern film 12A is left by selective etching / removal under the condition of 1 / min (see FIG. 2).
(F)). In this way, the wiring layer 12A having no film thickness reduction is formed, so that the resistance value of the conductor pattern film 12A can be maintained at a low value.
【0025】以上のように、本発明の第1の実施例に係
る半導体装置の製造方法によれば、導電体膜としてのア
ルミニウム膜12をパターニングするためのレジストパタ
ーン14とアルミニウム膜12との間に保護膜としてのモリ
ブデン膜13を介在させているので、図2(d)に示すよ
うに、レジストパターン14に基づいてモリブデン膜13及
びアルミニウム膜12を選択エッチングして保護膜13A及
び導電体パターン膜12Aを形成したのち、図2(e)に
示すように、レジストパターン14を剥離する際に、形成
された導電体パターン膜12Aの側壁を除いて直接レジス
トパターン14の剥離液と接触しない。これにより、導電
体パターン膜12Aの膜減りを防止し、導電体膜12の高抵
抗化を極力抑止することが可能になる。As described above, according to the method of manufacturing the semiconductor device of the first embodiment of the present invention, the space between the resist pattern 14 and the aluminum film 12 for patterning the aluminum film 12 as the conductor film is formed. Since the molybdenum film 13 as a protective film is interposed in the above, as shown in FIG. 2D, the molybdenum film 13 and the aluminum film 12 are selectively etched based on the resist pattern 14 to protect the protective film 13A and the conductor pattern. After forming the film 12A, as shown in FIG. 2E, when the resist pattern 14 is peeled off, the resist pattern 14 does not come into direct contact with the peeling liquid of the resist pattern 14 except for the sidewalls of the formed conductor pattern film 12A. As a result, it is possible to prevent the conductor pattern film 12A from being thinned and to suppress the resistance increase of the conductor film 12 as much as possible.
【0026】なお、本実施例においては、保護膜13の例
としてモリブデン膜を用いたが、他にタンタル,チタン
などの金属膜や、シリコン、ゲルマニウムなどの半導体
膜や、シリコン窒化膜やシリコン酸化膜などの絶縁膜を
用いても、同様の効果がある。Although a molybdenum film is used as an example of the protective film 13 in this embodiment, other metal films such as tantalum and titanium, semiconductor films such as silicon and germanium, silicon nitride films and silicon oxide films may be used. The same effect can be obtained by using an insulating film such as a film.
【0027】また、導電体膜12としてアルミニウム膜を
用いているが、銅膜を用いることもできる。更に、本実
施例では、基体として透明基板11を用いているが、シリ
コン基板などの半導体基板を用いても同様の効果があ
る。Further, although the aluminum film is used as the conductor film 12, a copper film can also be used. Furthermore, in this embodiment, the transparent substrate 11 is used as the base, but the same effect can be obtained by using a semiconductor substrate such as a silicon substrate.
【0028】(2)第2の実施例 以下で本発明の第2の実施例に係る半導体装置の製造方
法について図3(a)〜(d),図4(e)〜(g)を
参照しながら説明する。第1の実施例と異なるところ
は、導電体膜と保護膜との間のエッチングの選択比を利
用して保護膜を形成後に感光性マスクを除去した後、保
護膜をマスクとして導電体膜を除去していることであ
る。(2) Second Embodiment A method for manufacturing a semiconductor device according to a second embodiment of the present invention will be described below with reference to FIGS. 3 (a) to 3 (d) and 4 (e) to (g). While explaining. The difference from the first embodiment is that the photosensitive mask is removed after the protective film is formed by utilizing the etching selection ratio between the conductive film and the protective film, and then the conductive film is formed using the protective film as a mask. It is being removed.
【0029】まず、図3(a)に示すように、基体11上
に膜厚1000Å程度の銅から成る導電体膜12をスパッタ法
などで形成する。次に、膜厚1000Åのシリコン酸化膜
(保護膜)13Bを導電体膜12の上に、CVD法により形
成する(図3(b))。First, as shown in FIG. 3A, a conductor film 12 made of copper and having a film thickness of about 1000 Å is formed on the substrate 11 by a sputtering method or the like. Next, a silicon oxide film (protective film) 13B having a film thickness of 1000Å is formed on the conductor film 12 by the CVD method (FIG. 3B).
【0030】次いで、シリコン酸化膜13B上にフォトレ
ジストを塗布し、フォトリソグラフィ法により導電体パ
ターン膜に対応するレジストパターン14(感光性膜)を
形成する(図3(c))。Next, a photoresist is applied on the silicon oxide film 13B, and a resist pattern 14 (photosensitive film) corresponding to the conductor pattern film is formed by photolithography (FIG. 3C).
【0031】次に、CF4 などのフッ素を含むガスを用
いたRIEにより、エッチングレート100 Å/分の条件
で、該レジストパターン14をマスクにしてシリコン酸化
膜13Bのみを選択的にエッチングして除去し、導電体パ
ターン膜に対応する保護膜13Cを残存する(図3
(d))。Next, only the silicon oxide film 13B is selectively etched by RIE using a gas containing fluorine such as CF 4 under the condition of an etching rate of 100 Å / min using the resist pattern 14 as a mask. By removing, the protective film 13C corresponding to the conductor pattern film remains (FIG. 3).
(D)).
【0032】次に、有機溶剤から成る剥離液を用いてレ
ジストパターン14を剥離する。このとき、導電体膜12は
保護膜13Cにより保護されているので、剥離液との反応
を防止することが出来る(図4(e))。Next, the resist pattern 14 is peeled off using a peeling solution composed of an organic solvent. At this time, since the conductor film 12 is protected by the protective film 13C, it is possible to prevent the reaction with the stripping solution (FIG. 4 (e)).
【0033】次いで、残存したモリブデン膜13をマスク
にしてリン酸を用いたウエットエッチングにより導電体
膜12をパターニングし、配線層等となる導電体パターン
膜12Aを形成する(図4(f))。Next, the remaining molybdenum film 13 is used as a mask to pattern the conductor film 12 by wet etching using phosphoric acid to form a conductor pattern film 12A to be a wiring layer or the like (FIG. 4 (f)). .
【0034】さらに、CF4 などのフッ素系ガスを用い
たRIEにより、エッチングレート300 Å/分の条件で
モリブデン膜13のみを選択的にエッチングして除去する
(図4(g))。こうして、膜減りのない配線層12Aが
形成され、従って、導電体パターン膜12Aの抵抗値を低
い値に保持することができる。Further, only the molybdenum film 13 is selectively etched and removed by RIE using a fluorine-based gas such as CF 4 under the condition of an etching rate of 300 Å / min (FIG. 4 (g)). In this way, the wiring layer 12A having no film thickness reduction is formed, so that the resistance value of the conductor pattern film 12A can be maintained at a low value.
【0035】以上説明したように、本発明の第2の実施
例に係る半導体装置の製造方法によれば、導電体膜12を
パターニングするためのレジストパターン14とアルミニ
ウム膜12との間に保護膜13Bを介在させているのは第1
の実施例と同様であるが、その後、第1の実施例と異な
り、図3(d),図4(e)に示すように、レジストパ
ターン14に基づいて保護膜としてのシリコン酸化膜13B
を選択エッチングして保護膜13Cを形成したのち、レジ
ストパターン14を剥離液により除去し、続いて、図4
(f)に示すように、保護膜13Cをマスクとして導電体
膜としてのアルミシウム膜12を選択エッチングして導電
体パターン膜12Aを形成している。従って、第1の実施
例と異なり、形成された導電体パターン膜12Aの側壁も
直接感光性マスク14の剥離液と接触しない。これによ
り、導電体パターン膜12Aの膜減りとともに幅の細りを
防止することが出来、導電体パターン膜12Aの高抵抗化
を一層効果的に防止することが可能になる。As described above, according to the semiconductor device manufacturing method of the second embodiment of the present invention, the protective film is provided between the resist pattern 14 for patterning the conductor film 12 and the aluminum film 12. 13B is the first to intervene
However, unlike the first embodiment, thereafter, as shown in FIGS. 3D and 4E, the silicon oxide film 13B as a protective film is formed on the basis of the resist pattern 14 as shown in FIGS.
Is selectively etched to form a protective film 13C, the resist pattern 14 is removed by a stripping solution, and then, as shown in FIG.
As shown in (f), the aluminum pattern 12 as a conductor film is selectively etched using the protective film 13C as a mask to form a conductor pattern film 12A. Therefore, unlike the first embodiment, the side wall of the formed conductor pattern film 12A also does not come into direct contact with the stripping solution for the photosensitive mask 14. As a result, it is possible to prevent the conductor pattern film 12A from being thinned and the width thereof to be reduced, and it is possible to more effectively prevent the resistance of the conductor pattern film 12A from increasing.
【0036】なお、第2の実施例では、保護膜13Bとし
てシリコン酸化膜を用いているが、導電体膜12との間で
エッチングの選択比がとれるシリコン窒化膜などを用い
ることもできる。 (3)第3の実施例 以下で本発明の第3の実施例に係る半導体装置の製造方
法について図5(a)〜(c),図6(d)〜(f)を
参照しながら説明する。In the second embodiment, the silicon oxide film is used as the protective film 13B, but a silicon nitride film or the like which has a selective etching ratio with the conductor film 12 may be used. (3) Third Embodiment A method for manufacturing a semiconductor device according to a third embodiment of the present invention will be described below with reference to FIGS. 5A to 5C and 6D to 6F. To do.
【0037】まず、図5(a)に示すように、基体11上
に膜厚1000Å程度の銅から成る導電体膜12Bをスパッタ
法などで形成する。次に、膜厚1000Åのアルミニウム膜
(保護膜)13Dをスパッタ法により導電体膜12B上に形
成する(図5(b))。First, as shown in FIG. 5A, a conductor film 12B made of copper and having a film thickness of about 1000 Å is formed on the substrate 11 by a sputtering method or the like. Next, an aluminum film (protective film) 13D having a film thickness of 1000 Å is formed on the conductor film 12B by the sputtering method (FIG. 5B).
【0038】次いで、保護膜13D上にレジストを塗布
し、フォトリソグラフィ法により導電体パターン膜に対
応するレジストパターン14(感光性マスク)を形成する
(図5(c))。Next, a resist is applied on the protective film 13D and a resist pattern 14 (photosensitive mask) corresponding to the conductor pattern film is formed by photolithography (FIG. 5C).
【0039】さらに、CCl4などの塩素系ガスを用いたR
IEにより、エッチングレート500Å/分の条件で、レ
ジストパターン14をマスクにして、保護膜13D及び導電
体膜12Bをエッチングし、配線層などとなる導電体パタ
ーン膜12Cと導電体パターン膜12Cの上面を被覆する保
護膜13Eを形成する(図6(d))。Furthermore, R using a chlorine-based gas such as CCl 4 is used.
The top surface of the conductor pattern film 12C and the conductor pattern film 12C, which will be wiring layers, etc., by etching the protective film 13D and the conductor film 12B by using the resist pattern 14 as a mask under the condition of an etching rate of 500Å / min. To form a protective film 13E (FIG. 6 (d)).
【0040】次に、有機溶剤からなる剥離液を用いてレ
ジストパターン14を剥離する。このとき、導電体パター
ン膜12Cの上面は保護膜13Eにより保護されているの
で、剥離液との反応を防止し、膜減りを防止することが
できる(図6(e))。Next, the resist pattern 14 is peeled off using a peeling solution made of an organic solvent. At this time, since the upper surface of the conductor pattern film 12C is protected by the protective film 13E, it is possible to prevent the reaction with the stripping solution and prevent the film loss (FIG. 6 (e)).
【0041】次いで、燐酸を用いて保護膜13Eのみを選
択的にエッチングする(図6(f))。こうして、膜減
りのない配線層12Aが形成され、従って、導電体パター
ン膜12Cの抵抗値を低い値に保持することができる。Then, only the protective film 13E is selectively etched using phosphoric acid (FIG. 6 (f)). In this way, the wiring layer 12A having no film thickness reduction is formed, so that the resistance value of the conductor pattern film 12C can be maintained at a low value.
【0042】以上のようにして、本発明の第3の実施例
に係る半導体装置の製造方法によれば、銅膜12Bをパタ
ーニングするためのレジストパターン14と銅膜12Bとの
間に保護膜13Eを介在させているので、図6(d)に示
すように、レジストパターン14に基づいて保護膜13D及
び銅膜12Bを選択エッチングして保護膜13E及び導電体
パターン膜12Cを形成した後、図6(e)に示すよう
に、レジストパターン14を剥離する際に、形成された導
電体パターン膜12Cの側壁を除いて直接レジストパター
ン14の剥離液と接触しない。これにより、導電体パター
ン膜12Cの膜減りを防止し、導電体パターン膜12Cの高
抵抗化を極力抑止することが可能になる。As described above, according to the semiconductor device manufacturing method of the third embodiment of the present invention, the protective film 13E is provided between the resist pattern 14 for patterning the copper film 12B and the copper film 12B. 6D, after the protective film 13D and the copper film 12B are selectively etched based on the resist pattern 14 to form the protective film 13E and the conductor pattern film 12C, as shown in FIG. As shown in FIG. 6 (e), when the resist pattern 14 is peeled off, the resist pattern 14 does not come into direct contact with the peeling liquid of the resist pattern 14 except for the side wall of the formed conductor pattern film 12C. As a result, it is possible to prevent the conductor pattern film 12C from being thinned and to suppress the increase in resistance of the conductor pattern film 12C as much as possible.
【0043】なお、本実施例においては、保護膜13Dの
例としてアルミニウム膜を用い、導電体膜12Bとして銅
膜を用いているが、保護膜13Dの例として銅膜を用い、
導電体膜としてアルミニウム膜を用いることも出来る。Although an aluminum film is used as an example of the protective film 13D and a copper film is used as the conductor film 12B in this embodiment, a copper film is used as an example of the protective film 13D.
An aluminum film can also be used as the conductor film.
【0044】また、図6(d)に示すように、塩素を含
むガスにより、レジストパターン14に基づいて保護膜13
D及び銅膜12Bを選択エッチングしているが、燐酸及び
硝酸を含む混合液によりレジストパターン14に基づいて
保護膜13D及び銅膜12Bを順次選択エッチングすること
も可能である。Further, as shown in FIG. 6D, the protective film 13 is formed on the resist pattern 14 by the gas containing chlorine.
Although the D and the copper film 12B are selectively etched, it is also possible to sequentially selectively etch the protective film 13D and the copper film 12B based on the resist pattern 14 with a mixed solution containing phosphoric acid and nitric acid.
【0045】更に、燐酸を含む液を用い、レジストパタ
ーン14に基づいて保護膜13Dをエッチングして保護膜13
Eをマスクにして銅膜12Bをエッチング・除去すること
もできる。Further, the protective film 13D is etched based on the resist pattern 14 by using a liquid containing phosphoric acid.
The copper film 12B can be etched and removed using E as a mask.
【0046】また、保護膜としてアルミニウム膜13D
を、導電体膜として銅膜12Bを用いているので、取扱い
の困難なモリブデン膜など高融点金属を用いる方法に比
して、その取扱いは容易になる。 (4)第4の実施例 以下で本発明の第4の実施例に係る半導体装置の製造方
法について図7(a)〜(c),図8(d),(e)を
参照しながら説明する。なお、本発明の第4の実施例に
係る半導体装置は、TFTアクティブマトリクス型表示
装置などに用いられる逆スタガード型TFTである。The aluminum film 13D is used as a protective film.
Since the copper film 12B is used as the conductor film, the handling is easier than the method using a refractory metal such as a molybdenum film which is difficult to handle. (4) Fourth Embodiment A method for manufacturing a semiconductor device according to a fourth embodiment of the present invention will be described below with reference to FIGS. 7 (a) to 7 (c), 8 (d), and (e). To do. The semiconductor device according to the fourth embodiment of the present invention is an inverted staggered type TFT used in a TFT active matrix type display device or the like.
【0047】まず、透明基板(基体)21上に膜厚1000Å
のアルミニウム膜(導電体膜)22A, 膜厚1000Åのモリ
ブデンからなる保護膜22Bをスパッタ法によって順次形
成する(図7(a))。First, a film thickness of 1000Å is formed on the transparent substrate (base) 21.
The aluminum film (conductor film) 22A and the protective film 22B made of molybdenum having a film thickness of 1000 Å are sequentially formed by the sputtering method (FIG. 7A).
【0048】次に、本発明の第1の実施例に記した製造
方法(図1,図2参照)によって膜厚1000Åのゲート電
極22を形成する(図7(b))。なお、本実施例におけ
るゲート電極22が、第1の実施例における配線層12Aに
相当する。Next, the gate electrode 22 having a film thickness of 1000Å is formed by the manufacturing method described in the first embodiment of the present invention (see FIGS. 1 and 2) (FIG. 7B). The gate electrode 22 in this embodiment corresponds to the wiring layer 12A in the first embodiment.
【0049】次いで、図7(c)に示すように、ゲート
電極配線22を被覆するように、プラズマ化学気相成長法
(以下P−CVD法と称する。)によって膜厚3000Åの
シリコン窒化膜23を形成する。Then, as shown in FIG. 7C, a silicon nitride film 23 having a film thickness of 3000 Å is formed by plasma chemical vapor deposition (hereinafter referred to as P-CVD method) so as to cover the gate electrode wiring 22. To form.
【0050】次に、該シリコン窒化膜23の上に、膜厚15
0 Åのi−アモルファスシリコン層24を形成し、その上
にP−CVD法によって、膜厚1500Åのシリコン窒化膜
を形成する。続いて、ゲート電極22の上方に残存するよ
うにシリコン窒化膜をパターニングし、チャネル領域層
となる領域のアモルファスシリコン層24を保護するチャ
ネル保護膜25を形成する。なお、このとき、該シリコン
窒化膜25の下部のアモルファスシリコン層24がP型のチ
ャネル領域層24Cとなるとともに、該チャネル領域層24
Cの両端がそれぞれn+ 型のソース領域層24S,ドレイ
ン領域層24Dとなる(図7(c))。Next, a film thickness of 15 is formed on the silicon nitride film 23.
A 0 Å i-amorphous silicon layer 24 is formed, and a 1500 Å silicon nitride film is formed on the i-amorphous silicon layer 24 by P-CVD. Then, the silicon nitride film is patterned so as to remain above the gate electrode 22 to form a channel protective film 25 that protects the amorphous silicon layer 24 in the region to be the channel region layer. At this time, the amorphous silicon layer 24 under the silicon nitride film 25 becomes the P-type channel region layer 24C, and the channel region layer 24
Both ends of C become an n + type source region layer 24S and a drain region layer 24D (FIG. 7C).
【0051】次に、燐をドープした膜厚1000Åのn+ ア
モルファスシリコン膜26をP−CVD法によって形成
し、その上に膜厚1000Åのチタン(Ti)膜をスパッタ
法によって形成する。なお、ここでn+ アモルファスシ
リコン膜26は、ソース電極27S,ドレイン電極27Dと、
ソース領域層24S,ドレイン領域層24Dとの間のオーミ
ックコンタクトをとるためのものである。Next, an n + amorphous silicon film 26 having a film thickness of 1000 Å doped with phosphorus is formed by the P-CVD method, and a titanium (Ti) film having a film thickness of 1000 Å is formed thereon by the sputtering method. Here, the n + amorphous silicon film 26 includes a source electrode 27S, a drain electrode 27D,
It is for making ohmic contact between the source region layer 24S and the drain region layer 24D.
【0052】次いで、フォトリソグラフィ法で、チャネ
ル保護膜25上で分離されるようにn + アモルファスシリ
コン膜26及びチタン膜をパターニングし、n+ アモルフ
ァスシリコン膜26S/チタン膜27Sから成るソース電極
28S,n+ アモルファスシリコン膜26D/チタン膜27D
から成るドレイン電極28Dを形成する。Then, the photolithography method is used to
N so that they are separated on the protective film 25. +Amorphous Siri
The con film 26 and the titanium film are patterned, and n+Amorph
Source electrode consisting of silicon film 26S / titanium film 27S
28S, n+Amorphous silicon film 26D / Titanium film 27D
A drain electrode 28D composed of is formed.
【0053】次いで、ソース電極27S上に膜厚3000Åの
ITO膜からなる画素電極29を形成するとともに、ドレ
イン電極27D上に膜厚1000Åのアルミニウム膜からなる
ドレインバスライン30を本発明の第1の実施例の製造方
法によって形成する。なお、本発明の実施例のドレイン
電極27Dは基体に相当し、かつドレインバスライン30が
導電体パターン膜に相当する。Next, the pixel electrode 29 made of an ITO film having a film thickness of 3000Å is formed on the source electrode 27S, and the drain bus line 30 made of an aluminum film having a film thickness of 1000Å is formed on the drain electrode 27D according to the first aspect of the present invention. It is formed by the manufacturing method of the embodiment. The drain electrode 27D of the embodiment of the present invention corresponds to the base body, and the drain bus line 30 corresponds to the conductor pattern film.
【0054】以上により、逆スタガード型TFTが形成
される(図8(d))。なお、その後、全面に液晶層を
形成するとTFTアクティブマトリクスLCDが完成す
る。Through the above steps, an inverted staggered TFT is formed (FIG. 8 (d)). After that, when a liquid crystal layer is formed on the entire surface, a TFT active matrix LCD is completed.
【0055】以上説明したように、本発明の第4の実施
例に係る半導体装置の製造方法によれば、透明基板(基
体)21上にゲート電極(導電体パターン膜)22を形成す
る際、又は図8(e)に示す、透明基板(基体)21にソ
ース/ドレイン電極28S,28Dが形成された基体上にド
レインバスライン(導電体パターン膜)30を形成する際
に、第1,第2の発明の半導体装置の製造方法を用いて
いる。As described above, according to the method of manufacturing the semiconductor device of the fourth embodiment of the present invention, when the gate electrode (conductor pattern film) 22 is formed on the transparent substrate (base) 21, Alternatively, when the drain bus line (conductor pattern film) 30 shown in FIG. 8E is formed on the substrate in which the source / drain electrodes 28S and 28D are formed on the transparent substrate (substrate) 21, The semiconductor device manufacturing method of the second invention is used.
【0056】このため、TFTの製造方法において、第
1又は第2の発明の半導体装置の製造方法によりゲート
電極22又はドレインバスライン30を形成することによ
り、ゲート電極22又はドレインバスライン30の抵抗値を
低い値に保持することができる。Therefore, in the method of manufacturing the TFT, the resistance of the gate electrode 22 or the drain bus line 30 is formed by forming the gate electrode 22 or the drain bus line 30 by the method of manufacturing the semiconductor device of the first or second invention. The value can be kept low.
【0057】なお、本実施例においては、ゲート電極22
などの形成の際に、第1の実施例と同様な製造方法を用
いているが、第2,第3の実施例に係る半導体装置の製
造方法を用いても同様の効果がある。In this embodiment, the gate electrode 22
Although the same manufacturing method as that of the first embodiment is used for forming the above, the same effects can be obtained by using the manufacturing method of the semiconductor device according to the second and third embodiments.
【0058】[0058]
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、第1に、導電体膜をパター
ニングするための感光性マスクと導電体膜との間に保護
膜を介在させ、感光性マスクに基づいて保護膜及び導電
体膜を選択エッチングして保護膜及び導電体パターン膜
を形成した後、感光性マスクを剥離している。従って、
導電体パターン膜の上面を感光性マスクの剥離液から保
護し、導電体パターン膜の膜減りを防止することができ
るので、導電体パターン膜の高抵抗化を極力抑止するこ
とが可能になる。As described above, according to the method of manufacturing a semiconductor device of the present invention, first, a protective film is provided between a photosensitive mask for patterning a conductor film and the conductor film. After interposing, the protective film and the conductor film are selectively etched based on the photosensitive mask to form the protective film and the conductor pattern film, and then the photosensitive mask is peeled off. Therefore,
Since it is possible to protect the upper surface of the conductor pattern film from the stripping liquid of the photosensitive mask and prevent the conductor pattern film from being thinned, it is possible to suppress the increase in resistance of the conductor pattern film as much as possible.
【0059】第2に、感光性マスクに基づいて保護膜を
選択エッチングして保護膜を残存したのち、感光性マス
クを剥離液により除去し、続いて、保護膜をマスクとし
て導電体膜を選択エッチングして導電体パターン膜を形
成している。従って、第1の発明と異なり、形成された
導電体パターン膜の上面及び側壁を剥離液から保護し、
導電体パターン膜の膜減りとともに幅の細りを防止する
ことができるので、導電体パターン膜の高抵抗化を一層
効果的に防止することが可能になる。Second, after the protective film is selectively etched based on the photosensitive mask to leave the protective film, the photosensitive mask is removed by a stripping solution, and then the conductor film is selected using the protective film as a mask. The conductor pattern film is formed by etching. Therefore, unlike the first invention, the upper surface and the side wall of the formed conductor pattern film are protected from the stripping solution,
Since the width of the conductor pattern film can be prevented from being reduced and the width of the conductor pattern film can be prevented from being reduced, it is possible to more effectively prevent the resistance of the conductor pattern film from increasing.
【0060】第3に、導電体膜として銅膜を用い、かつ
保護膜としてアルミニウム膜を用いている。この場合、
塩素を含むガスを用い、又は燐酸及び硝酸を含む液を用
い、感光性マスクに基づいて導電体膜と保護膜とを順次
ドライエッチング・除去したのち、感光性マスクを除去
することにより、導電体パターン膜の膜減りを防止する
ことができるので、導電体パターン膜の高抵抗化を防止
することが可能になる。Thirdly, a copper film is used as the conductor film and an aluminum film is used as the protective film. in this case,
By using a gas containing chlorine or a liquid containing phosphoric acid and nitric acid, the conductive film and the protective film are sequentially dry-etched and removed on the basis of the photosensitive mask, and then the photosensitive mask is removed. Since the reduction of the pattern film can be prevented, it is possible to prevent the resistance of the conductor pattern film from increasing.
【0061】又は、燐酸を含む液を用い、感光性マスク
に基づいて保護膜をエッチングしたのち、感光性マスク
を除去し、その後、硝酸を含む液を用い、保護膜をマス
クにして導電体膜をエッチング・除去することにより導
電体パターン膜の膜減りとともに幅の細りを防止するこ
とができるので、導電体パターン膜の高抵抗化を一層効
果的に防止することが可能になる。Alternatively, the protective film is etched on the basis of the photosensitive mask using a solution containing phosphoric acid, the photosensitive mask is removed, and then the solution containing nitric acid is used to mask the protective film with the conductor film. By etching / removing the conductive pattern film, it is possible to prevent the conductor pattern film from being thinned and narrowing its width. Therefore, it is possible to more effectively prevent the resistance of the conductor pattern film from increasing.
【0062】更に、第3の場合、高融点金属であって、
取扱いの困難なチタン膜やモリブデン膜を保護膜の材料
として用いた場合に比して、その取扱いは容易である。
第4に、TFTアクティブマトリクスLCDの製造にお
いて、透明基板(基体)上にゲート電極(導電体パター
ン膜)を形成する際に、又は透明基板(基体)にソース
/ドレイン電極が形成された基体上にドレインバスライ
ン(導電体パターン膜)を形成する際に、第1又は第2
の発明の半導体装置の製造方法を用いている。In the third case, the refractory metal is
The handling is easier than when a titanium film or molybdenum film, which is difficult to handle, is used as the material for the protective film.
Fourth, in the production of a TFT active matrix LCD, when forming a gate electrode (conductor pattern film) on a transparent substrate (base) or on a substrate on which source / drain electrodes are formed on the transparent substrate (base). When the drain bus line (conductor pattern film) is formed on the first or second
The method of manufacturing a semiconductor device according to the invention is used.
【0063】このため、ゲート電極又はドレインバスラ
インの膜減りや幅の細りを防止し、ゲート電極又はドレ
インバスラインの抵抗値を低い値に保持することができ
る。Therefore, it is possible to prevent the gate electrode or the drain bus line from being thinned or narrowed and to keep the resistance value of the gate electrode or the drain bus line at a low value.
【図1】本発明の第1の実施例に係る半導体装置の製造
方法の工程説明図(その1)である。FIG. 1 is a process explanatory diagram (1) of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第1の実施例に係る半導体装置の製造
方法の工程説明図(その2)である。FIG. 2 is a process explanatory view (No. 2) of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図3】本発明の第2の実施例に係る半導体装置の製造
方法の工程説明図(その1)である。FIG. 3 is a process explanatory view (No. 1) of the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
【図4】本発明の第2の実施例に係る半導体装置の製造
方法の工程説明図(その2)である。FIG. 4 is a process explanatory view (No. 2) of the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
【図5】本発明の第3の実施例に係る半導体装置の製造
方法の工程説明図(その1)である。FIG. 5 is a process explanatory view (No. 1) of the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
【図6】本発明の第3の実施例に係る半導体装置の製造
方法の工程説明図(その2)である。FIG. 6 is a process explanatory view (No. 2) of the method for manufacturing the semiconductor device according to the third embodiment of the present invention.
【図7】本発明の第4の実施例に係る半導体装置の製造
方法の工程説明図(その1)である。FIG. 7 is a process explanatory view (No. 1) of the method for manufacturing the semiconductor device according to the fourth embodiment of the present invention.
【図8】本発明の第4の実施例に係る半導体装置の製造
方法の工程説明図(その2)である。FIG. 8 is a process explanatory view (No. 2) of the method for manufacturing the semiconductor device according to the fourth embodiment of the invention.
【図9】従来例に係る半導体装置の製造方法の工程説明
図である。FIG. 9 is a process explanatory view of the method of manufacturing the semiconductor device according to the conventional example.
11 基体、 12 アルミニウム膜(導電体膜)、 12A,12C 導電体パターン膜、 12B 銅膜(導電体膜)、 13 モリブデン膜(保護膜)、 13A,13C,13E,22B 保護膜、 13B シリコン酸化膜(保護膜)、 13D アルミニウム膜(保護膜)、 14 レジストパターン(感光性マスク)、 21 透明基板(基体)、 22 ゲート電極(導電体パターン膜)、 22A 導電体膜、 23 シリコン窒化膜(ゲート絶縁膜)、 24 アモルファスシリコン層(動作半導体層)、 24S,24D S/D領域層、 24C チャネル領域層、 25 チャネル保護膜、 26S,26D n+ アモルファスシリコン膜(オーミ
ックコンタクト層)、 27S,27D Ti膜、 28S,28D S/D電極、 29 画素電極、 30 ドレインバスライン(導電体パターン膜)。11 substrate, 12 aluminum film (conductor film), 12A, 12C conductor pattern film, 12B copper film (conductor film), 13 molybdenum film (protective film), 13A, 13C, 13E, 22B protective film, 13B silicon oxide Film (protective film), 13D aluminum film (protective film), 14 resist pattern (photosensitive mask), 21 transparent substrate (base), 22 gate electrode (conductor pattern film), 22A conductor film, 23 silicon nitride film ( Gate insulating film), 24 amorphous silicon layer (operating semiconductor layer), 24S, 24D S / D region layer, 24C channel region layer, 25 channel protective film, 26S, 26D n + amorphous silicon film (ohmic contact layer), 27S, 27D Ti film, 28S, 28D S / D electrode, 29 pixel electrode, 30 drain busler Down (conductive pattern layer).
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 29/784 (72)発明者 信太 隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野村 和正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication location H01L 21/336 29/784 (72) Inventor Takashi Shinta 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Incorporated (72) Inventor Kazumasa Nomura 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited
Claims (14)
する工程と、 前記導電体膜(12)の上に保護膜(13)を形成する工程
と、 前記保護膜(13)の上に感光性膜を形成した後、前記感
光性膜をパターニングし、感光性マスク(14)を形成す
る工程と、 前記感光性マスク(14)に基づいて、前記保護膜(13)
及び前記導電体膜(12)を順次エッチングして除去し、
導電体パターン膜(12A)を形成する工程と、 前記感光性マスク(14)を剥離する工程とを有すること
を特徴とする半導体装置の製造方法。1. A step of forming a conductor film (12) on a substrate (11), a step of forming a protective film (13) on the conductor film (12), and the protective film (13). ), A step of forming a photosensitive mask (14) by patterning the photosensitive film after forming a photosensitive film on the protective film (13) based on the photosensitive mask (14).
And the conductive film (12) is sequentially removed by etching,
A method of manufacturing a semiconductor device, comprising: a step of forming a conductor pattern film (12A); and a step of peeling off the photosensitive mask (14).
する工程と、 前記導電体膜(12)の上に保護膜(13)を形成する工程
と、 前記保護膜(13)の上に感光性膜を形成した後、前記感
光性膜をパターニングし、感光性マスク(14)を形成す
る工程と、 前記感光性マスク(14)に基づいて、前記保護膜(13)
をエッチング・除去する工程と、 前記感光性マスク(14)を剥離する工程と、 前記パターニングされた保護膜(13A)をマスクにし
て、前記導電体膜(12)をエッチング・除去し、導電体
パターン膜(12A)を形成する工程とを有することを特
徴とする半導体装置の製造方法。2. A step of forming a conductor film (12) on a substrate (11), a step of forming a protective film (13) on the conductor film (12), and the protective film (13). ), A step of forming a photosensitive mask (14) by patterning the photosensitive film after forming a photosensitive film on the protective film (13) based on the photosensitive mask (14).
And a step of removing the photosensitive mask (14), and using the patterned protective film (13A) as a mask to etch and remove the conductor film (12). And a step of forming a patterned film (12A).
銅のいずれか一つを含む金属膜から成ることを特徴とす
る請求項1又は請求項2記載の半導体装置の製造方法。3. The conductor film (12) is made of aluminum,
3. The method of manufacturing a semiconductor device according to claim 1 or 2, wherein the method comprises a metal film containing any one of copper.
ン,タングステンのいずれか一つを含む金属膜であるこ
とを特徴とする請求項1又は請求項2記載の半導体装置
の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein the protective film (13) is a metal film containing any one of molybdenum, titanium and tungsten.
ニウムのいずれか一つを含む半導体膜であることを特徴
とする請求項1又は請求項2記載の半導体装置の製造方
法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the protective film (13) is a semiconductor film containing one of silicon and germanium.
ム, 銅のいずれか一つを含む金属膜を用い、塩素を含む
ガスを用いた反応性イオンエッチングにより、前記感光
性マスク(14)に基づいて前記保護膜(13)及び導電体
膜(12)を順次エッチング・除去し、導電体パターン膜
(12A)を形成することを特徴とする請求項4又は請求
項5記載の半導体装置の製造方法。6. A metal film containing one of aluminum and copper is used as the conductor film (12), which is based on the photosensitive mask (14) by reactive ion etching using a gas containing chlorine. The method for manufacturing a semiconductor device according to claim 4 or 5, wherein the protective film (13) and the conductor film (12) are sequentially etched and removed to form a conductor pattern film (12A). .
シリコン酸化膜のいずれかを含む絶縁体膜であることを
特徴とする請求項1又は請求項2記載の半導体装置の製
造方法。7. The protective film (13) is a silicon nitride film,
3. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is an insulator film containing any one of silicon oxide films.
ム, 銅のいずれか一つを含む金属膜を用い、前記保護膜
(13)をフッ素を含むガスを用いてドライエッチング
し、前記導電体膜(12)を塩素を含むガスを用いてドラ
イエッチングすることを特徴とする請求項7記載の半導
体装置の製造方法。8. The conductor film (12) is a metal film containing one of aluminum and copper, and the protective film (13) is dry-etched with a gas containing fluorine to obtain the conductor film. 8. The method for manufacturing a semiconductor device according to claim 7, wherein (12) is dry-etched using a gas containing chlorine.
かつ前記保護膜(13)としてアルミニウム膜を用いるこ
とを特徴とする請求項1又は請求項2記載の半導体装置
の製造方法。9. A copper film is used as the conductor film (12),
The method of manufacturing a semiconductor device according to claim 1 or 2, wherein an aluminum film is used as the protective film (13).
て、前記保護膜(13)と前記導電体膜(12)とを順次エ
ッチング・除去し、導電体パターン膜(12A)を形成す
ることを特徴とする請求項9記載の半導体装置の製造方
法。10. The conductor pattern film (12A) is formed by sequentially etching and removing the protective film (13) and the conductor film (12) using a liquid containing a liquid containing phosphoric acid and nitric acid. 10. The method for manufacturing a semiconductor device according to claim 9, wherein.
(13)と前記導電体膜(12)とを順次ドライエッチング
・除去し、導電体パターン膜(12A)を形成することを
特徴とする請求項9記載の半導体装置の製造方法。11. The conductive pattern film (12A) is formed by sequentially dry-etching and removing the protective film (13) and the conductive film (12) using a gas containing chlorine. The method for manufacturing a semiconductor device according to claim 9.
3)を選択的にエッチング・除去したのちに、前記保護
膜(13)をマスクにして硝酸を含む液により前記導電体
膜(12)をエッチング・除去し、導電体パターン膜(12
A)を形成することを特徴とする請求項9記載の半導体
装置の製造方法。12. The protective film (1) is formed by using a liquid containing phosphoric acid.
After selectively etching and removing 3), the conductor film (12) is etched and removed with a solution containing nitric acid using the protective film (13) as a mask to remove the conductor pattern film (12).
10. The method for manufacturing a semiconductor device according to claim 9, wherein A) is formed.
極(22)が形成され、前記ゲート電極(22)を被覆する
ようにゲート絶縁膜(23)が設けられ、前記ゲート絶縁
膜(23)上に動作半導体層(24)が設けられ、前記動作
半導体層(24)の上であって、前記ゲート電極(22)の
上部の領域にチャネル保護膜(25)が形成され、前記チ
ャネル保護膜(25)の両側の動作半導体層(24)に接続
してソース/ドレイン電極(28S,28D)が形成され、
前記ソース/ドレイン電極(28S,28D)に接続して画
素電極(29)及びドレインバスライン(30)が形成され
てなる半導体装置の製造方法であって、 前記基体(11)は前記透明基板(21)であり、前記導電
体パターン膜(12A)は前記ゲート電極(22)であるこ
とを特徴とする請求項1乃至請求項12のいずれかに記
載の半導体装置の製造方法。13. A light-shielding gate electrode (22) is formed on a transparent substrate (21), and a gate insulating film (23) is provided so as to cover the gate electrode (22). An operating semiconductor layer (24) is provided on the (23), and a channel protective film (25) is formed on the operating semiconductor layer (24) in a region above the gate electrode (22). Source / drain electrodes (28S, 28D) are formed in contact with the operating semiconductor layers (24) on both sides of the channel protective film (25),
A method of manufacturing a semiconductor device, comprising a pixel electrode (29) and a drain bus line (30) connected to the source / drain electrodes (28S, 28D), wherein the base (11) is the transparent substrate ( 21) and the conductor pattern film (12A) is the gate electrode (22). 13. The method for manufacturing a semiconductor device according to claim 1, wherein.
極(22)が形成され、前記ゲート電極(22)を被覆する
ようにゲート絶縁膜(23)が設けられ、前記ゲート絶縁
膜(23)上に動作半導体層(24)が設けられ、前記動作
半導体層(24)の上であって、前記ゲート電極(22)の
上部の領域にチャネル保護膜(25)が形成され、前記チ
ャネル保護膜(25)の両側の動作半導体層(24)に接続
してソース/ドレイン電極(28S,28D)が形成され、
前記ソース/ドレイン電極(28S,28D)に接続して画
素電極(29)及びドレインバスライン(30)が形成され
てなる半導体装置の製造方法であって、 前記基体(11)は前記ソース/ドレイン電極(28S,28
D)が形成された後の透明基板(21)であり、前記導電
体パターン膜(12A)はドレインバスライン(30)であ
ることを特徴とする請求項1乃至請求項12のいずれか
に記載の半導体装置の製造方法。14. A light-shielding gate electrode (22) is formed on a transparent substrate (21), and a gate insulating film (23) is provided so as to cover the gate electrode (22). An operating semiconductor layer (24) is provided on the (23), and a channel protective film (25) is formed on the operating semiconductor layer (24) in a region above the gate electrode (22). Source / drain electrodes (28S, 28D) are formed in contact with the operating semiconductor layers (24) on both sides of the channel protective film (25),
A method of manufacturing a semiconductor device, comprising a pixel electrode (29) and a drain bus line (30) connected to the source / drain electrodes (28S, 28D), wherein the substrate (11) is the source / drain. Electrode (28S, 28
13. The transparent substrate (21) after D) is formed, and the conductor pattern film (12A) is a drain bus line (30), according to any one of claims 1 to 12. Of manufacturing a semiconductor device of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17686192A JP3258077B2 (en) | 1992-07-03 | 1992-07-03 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17686192A JP3258077B2 (en) | 1992-07-03 | 1992-07-03 | Method for manufacturing thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621017A true JPH0621017A (en) | 1994-01-28 |
| JP3258077B2 JP3258077B2 (en) | 2002-02-18 |
Family
ID=16021104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17686192A Expired - Lifetime JP3258077B2 (en) | 1992-07-03 | 1992-07-03 | Method for manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258077B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105282A1 (en) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | Method for forming conductor traces and method for manufacturing semiconductor substrates |
-
1992
- 1992-07-03 JP JP17686192A patent/JP3258077B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105282A1 (en) * | 2010-02-25 | 2011-09-01 | シャープ株式会社 | Method for forming conductor traces and method for manufacturing semiconductor substrates |
| US8647980B2 (en) | 2010-02-25 | 2014-02-11 | Sharp Kabushiki Kaisha | Method of forming wiring and method of manufacturing semiconductor substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258077B2 (en) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903667B2 (en) | Method for manufacturing thin film transistor substrate for display device | |
| KR100256288B1 (en) | Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of forming the same | |
| CN1884618B (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| US6582982B2 (en) | Composition for wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| JP2002341367A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2008109102A (en) | Method for manufacturing thin film transistor substrate | |
| CN101097928A (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP2004177946A (en) | Method for manufacturing liquid crystal display | |
| JP3953726B2 (en) | Method for manufacturing semiconductor device having metal silicide layer with chamfer | |
| US5989987A (en) | Method of forming a self-aligned contact in semiconductor fabrications | |
| KR100300165B1 (en) | Method for fabricating a semiconductor device | |
| US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
| JP2809153B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| CN113889434A (en) | Array substrate and manufacturing method thereof, liquid crystal display panel and display device | |
| JP3258077B2 (en) | Method for manufacturing thin film transistor | |
| JP2701773B2 (en) | Etching method | |
| JP3425925B2 (en) | Method for manufacturing thin film transistor | |
| KR20040059982A (en) | Method for fabrication of conduction pattern of semiconductor device | |
| JP2713174B2 (en) | Active matrix substrate manufacturing method | |
| JPH07235678A (en) | Thin film semiconductor device and manufacturing method thereof | |
| JP2731114B2 (en) | Electronic element and manufacturing method thereof | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| JPH08339974A (en) | Thin film transistor and manufacturing method thereof | |
| KR19990017658A (en) | Method of manufacturing semiconductor device using molybdenum or molybdenum alloy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |