JPH0621017A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】半導体集積回路及び液晶表示装置に用いる薄膜
トランジスタの電極や配線層の形成方法を含む半導体装
置の製造方法に関し、銅やアルミニウムから成る導電体
パターン膜の選択形成に用いた感光性マスクを剥離する
際に、導電体パターン膜が剥離液と反応することで膜減
りが生じて薄くなることを防止し、それが原因となる導
電体パターン膜の高抵抗化を防止することを目的とす
る。 【構成】基体11の上に導電体膜12と保護膜13とを順次形
成した後、感光性膜のパターニングにより、保護膜13の
上に感光性マスク14を形成し、その後、感光性マスク14
に基づいて、保護膜13及び導電体膜12を順次エッチング
して除去し、導電体パターン膜12Ａを形成した後、感光
性マスク14を剥離することを含み構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳しく言えば、半導体集積回路及び液晶表示
装置の表示セルに用いる薄膜トランジスタ（以下、ＴＦ
Ｔと称する。）の電極や配線層の形成方法を含む半導体
装置の製造方法に関する。

【０００２】

【従来の技術】従来、電極配線材料にはMo（モリブデ
ン），Ta（タンタル）などの高融点金属やAl（アルミニ
ウム）に高融点金属を添加した合金が使用されてきた
が、近年では、高集積化、高精密化が進むにつれてAlよ
りも抵抗値の小さいCu（銅）が検討されている。これら
は一般にマグネトロンスパッタ法などで酸化膜、窒化膜
の絶縁膜上あるいは絶縁性透明基板上などに形成される
ものである。

【０００３】しかし、特にAlとCuはエッチング後のレジ
スト剥離によって、剥離液のアルカリと反応するため、
膜が薄くなり、その分高抵抗化する。特に、高集積化又
は高精密化が進むに従い、配線幅が小さくなるため、こ
の高抵抗化が無視できなくなる。

【０００４】そこで、このような高抵抗化を抑止するよ
うな低抵抗の電極配線の製造方法が望まれている。以下
で、従来例に係る半導体装置の製造方法について図を参
照しながら説明する。図９は、従来例に係る半導体装置
の製造方法の工程説明図である。

【０００５】まずガラス基板１上に低抵抗金属である銅
から成る導電体膜２をスパッタ法によって形成する。次
にフォトレジストをその上面に塗布し、選択露光、現像
することでレジストパターン４を形成する（図９
（ａ））。続いて、該レジストパターン４をマスクにし
てエッチングし、導電体パターン２Ａを形成する（図９
（ｂ））。次いで、有機溶剤などから成るレジスト剥離
液を用いて該レジストパターン４を除去する（図９
（ｃ））。

【０００６】

【発明が解決しようとする課題】上記従来の方法による
と、図９（ｃ）に示すように、レジストパターン４を剥
離する工程で、レジストパターン４下部の導電体パター
ン膜２Ａと剥離液が接触する。このため、導電体パター
ン膜２Ａが剥離液のアルカリなどと反応することによっ
て、その本来の厚さｄよりも薄くなってしまっていた。

【０００７】これにより、導電体パターン膜２Ａを配線
層として用いる場合、導電体パターン膜２Ａの断面積が
小さくなるので、その抵抗値が所定の値よりも高くなる
といった問題が生じる。特に、高集積化や、高精密化が
進んだ昨今において、このような配線層の高抵抗化は、
とりわけ微細化された配線層において顕著となり、無視
できないものとなる。

【０００８】本発明はかかる従来例の問題点に鑑み創作
されたものであり、銅やアルミニウムから成る導電体パ
ターン膜の選択形成に用いた感光性マスクを剥離する際
に、導電体パターン膜が剥離液と反応することで膜減り
が生じて薄くなることを防止し、それが原因となる導電
体パターン膜の高抵抗化を防止することが可能になる半
導体装置の製造方法の提供を目的とする。

【０００９】

【課題を解決するための手段】本発明に係る第１の半導
体装置の製造方法は、第１に、図１，２に示すように、
基体11の上に導電体膜12を形成する工程と、前記導電体
膜12の上に保護膜13を形成する工程と、前記保護膜13の
上に感光性膜を形成した後、前記感光性膜をパターニン
グし、感光性マスク14を形成する工程と、前記感光性マ
スク14に基づいて、前記保護膜13及び前記導電体膜12を
順次エッチングして除去し、導電体パターン膜12Ａを形
成する工程と、前記感光性マスク14を剥離する工程とを
有することを特徴とする半導体装置の製造方法によって
達成され、第２に、図３，４に示すように、基体11の上
に導電体膜12を形成する工程と、前記導電体膜12の上に
保護膜13を形成する工程と、前記保護膜13の上に感光性
膜を形成した後、前記感光性膜をパターニングし、感光
性マスク14を形成する工程と、前記感光性マスク14に基
づいて、前記保護膜13をエッチング・除去する工程と、
前記感光性マスク14を剥離する工程と、前記パターニン
グされた保護膜13Ａをマスクにして、前記導電体膜12を
エッチング・除去し、導電体パターン膜12Ａを形成する
工程とを有することを特徴とする半導体装置の製造方法
によって達成され、第３に、前記導電体膜12は、アルミ
ニウム，銅のいずれか一つを含む金属膜から成ることを
特徴とする第１又は第２の発明に記載の半導体装置の製
造方法によって達成され、第４に、前記保護膜13は、モ
リブデン，チタン，タングステンのいずれか一つを含む
金属膜であることを特徴とする第１又は第２の発明に記
載の半導体装置の製造方法によって達成され、第５に、
前記保護膜13は、シリコン，ゲルマニウムのいずれか一
つを含む半導体膜であることを特徴とする第１又は第２
の発明に記載の半導体装置の製造方法によって達成さ
れ、第６に、前記導電体膜12としてアルミニウム, 銅の
いずれか一つを含む金属膜を用い、塩素を含むガスを用
いた反応性イオンエッチングにより、前記感光性マスク
14に基づいて前記保護膜13及び導電体膜12を順次エッチ
ング・除去し、導電体パターン膜12Ａを形成することを
特徴とする第４又は第５の発明に記載の半導体装置の製
造方法によって達成され、第７に、前記保護膜13は、シ
リコン窒化膜，シリコン酸化膜のいずれかを含む絶縁体
膜であることを特徴とする第１又は第２の発明に記載の
半導体装置の製造方法によって達成され、第８に、前記
導電体膜12としてアルミニウム, 銅のいずれか一つを含
む金属膜を用い、前記保護膜13をフッ素を含むガスを用
いてドライエッチングし、前記導電体膜12を塩素を含む
ガスを用いてドライエッチングすることを特徴とする第
７の発明に記載の半導体装置の製造方法によって達成さ
れ、第９に、前記導電体膜12として銅膜を用い、かつ前
記保護膜13としてアルミニウム膜を用いることを特徴と
する第１又は第２の発明に記載の半導体装置の製造方法
によって達成され、第10に、燐酸及び硝酸を含む液を含
む液を用いて、前記保護膜13と前記導電体膜12とを順次
エッチング・除去し、導電体パターン膜12Ａを形成する
ことを特徴とする第９の発明に記載の半導体装置の製造
方法によって達成され、第11に、塩素を含むガスを用い
て、前記保護膜13と前記導電体膜12とを順次ドライエッ
チング・除去し、導電体パターン膜12Ａを形成すること
を特徴とする第９の発明に記載の半導体装置の製造方法
によって達成され、第12に、燐酸を含む液を用いて、前
記保護膜13を選択的にエッチング・除去したのちに、前
記保護膜13をマスクにして硝酸を含む液により前記導電
体膜12をエッチング・除去し、導電体パターン膜12Ａを
形成することを特徴とする第９の発明に記載の半導体装
置の製造方法によって達成され、第13に、図７，図８に
示すように、透明基板21上に、遮光性のゲート電極22が
形成され、前記ゲート電極22を被覆するようにゲート絶
縁膜23が設けられ、前記ゲート絶縁膜23上に動作半導体
層24が設けられ、前記動作半導体層24の上であって、前
記ゲート電極22の上部の領域にチャネル保護膜25が形成
され、前記チャネル保護膜25の両側の動作半導体層24に
接続してソース／ドレイン電極28Ｓ，28Ｄが形成され、
前記ソース／ドレイン電極28Ｓ，28Ｄに接続して画素電
極29及びドレインバスライン30が形成されてなる半導体
装置の製造方法であって、前記基体11は前記透明基板21
であり、前記導電体パターン膜12Ａは前記ゲート電極22
であることを特徴とする第１乃至第１２の発明のいずれ
かに記載の半導体装置の製造方法によって達成され、第
14に、透明基板21上に、遮光性のゲート電極22が形成さ
れ、前記ゲート電極22を被覆するようにゲート絶縁膜23
が設けられ、前記ゲート絶縁膜23上に動作半導体層24が
設けられ、前記動作半導体層24の上であって、前記ゲー
ト電極22の上部の領域にチャネル保護膜25が形成され、
前記チャネル保護膜25の両側の動作半導体層24に接続し
てソース／ドレイン電極28Ｓ，28Ｄが形成され、前記ソ
ース／ドレイン電極28Ｓ，28Ｄに接続して画素電極29及
びドレインバスライン30が形成されてなる半導体装置の
製造方法であって、前記基体11は前記ソース／ドレイン
電極28Ｓ，28Ｄが形成された後の透明基板21であり、前
記導電体パターン膜12Ａはドレインバスライン30である
ことを特徴とする第１乃至第１２の発明のいずれかに記
載の半導体装置の製造方法によって達成される。

【００１０】

【作 用】本発明に係る第１の半導体装置の製造方法に
よれば、図１（ｃ）に示すように、導電体膜12をパター
ニングするための感光性マスク14と導電体膜12との間に
保護膜13を介在させ、図２（ｄ）に示すように、感光性
マスク14に基づいて保護膜13及び導電体膜12を選択エッ
チングして保護膜13Ａ及び導電体パターン膜12Ａを形成
したのち、感光性マスク14を剥離している。従って、図
２（ｅ）に示すように、感光性マスク14を剥離する際
に、形成された導電体パターン膜12Ａの側壁を除いて導
電体パターン膜12Ａは直接感光性マスク14の剥離液と接
触しない。これにより、導電体パターン膜12Ａの膜減り
を防止することができるので、導電体膜12の高抵抗化を
極力抑止することが可能になる。

【００１１】上記のような場合、例えば、導電体膜とし
てアルミニウム又は銅のいずれか一つを含む金属膜を用
い、保護膜13としてモリブデン, チタン，タングステン
などの金属膜又はシリコン，ゲルマニウムなどの半導体
膜を用い、塩素系ガスを用いた反応性イオンエッチング
により、感光性マスク14に基づいて保護膜13及び導電体
膜12を順次エッチングして除去したのち、感光性マスク
14を除去することにより上記の作用を奏する。

【００１２】第２に、図３（ｃ）に示すように、導電体
膜12をパターニングするための感光性マスク14と導電体
膜12との間に保護膜13を介在させているのは第１の発明
と同様であるが、その後、第１の発明と異なり、図３
（ｄ），図４（ｅ）に示すように、感光性マスク14に基
づいて保護膜13を選択エッチングして保護膜13Ａを残存
したのち、感光性マスク14を剥離液により除去し、続い
て、図４（ｆ）に示すように、保護膜13Ａをマスクとし
て導電体膜12を選択エッチングして導電体パターン膜12
Ａを形成している。従って、第１の発明と異なり、形成
された導電体パターン膜12Ａの上面及び側壁も直接感光
性マスク14の剥離液と接触しない。これにより、導電体
パターン膜12Ａの膜減りとともに幅の細りを防止するこ
とができるので、導電体パターン膜12Ａの高抵抗化を一
層効果的に防止することが可能になる。

【００１３】上記のような場合、例えば、導電体膜とし
てアルミニウム又は銅のいずれか一つを含む金属膜を用
い、保護膜13としてシリコン窒化膜及びシリコン酸化膜
のいずれかを含む絶縁体膜を用い、フッ素系のガスを用
いたドライエッチングにより保護膜を、更に塩素系のガ
スを用いた反応性イオンエッチングにより導電体膜12
を、順次、感光性マスク14に基づいてエッチングして除
去したのち、感光性マスク14を除去することにより上記
の作用を奏する。

【００１４】第３に、図５，図６に示すように、導電体
膜12として銅膜を用い、かつ保護膜13としてアルミニウ
ム膜を用いている。この場合、図６（ｄ）に示すよう
に、塩素を含むガスを用い、又は燐酸及び硝酸を含む液
を用い、感光性マスク14に基づいて導電体膜12と保護膜
13とを順次ドライエッチング・除去したのち、感光性マ
スク14を除去することにより、第１の場合と同様に、導
電体パターン膜12Ｃの膜減りを防止することができるの
で、導電体パターン膜12Ｃの高抵抗化を防止することが
可能になる。

【００１５】又は、燐酸を含む液を用い、感光性マスク
に基づいて保護膜をエッチングしたのち、感光性マスク
を除去し、その後、硝酸を含む液を用い、保護膜をマス
クにして導電体膜をエッチング．除去することにより導
電体パターン膜の側壁も直接感光性マスク14の剥離液と
接触しないようにすることが出来る。これにより、導電
体パターン膜12Ｃの膜減りとともに幅の細りを防止する
ことができるので、導電体パターン膜12Ｃの高抵抗化を
一層効果的に防止することが可能になる。

【００１６】更に、第３の場合、高融点金属であって、
取扱いの困難なチタン膜やモリブデン膜を保護膜13の材
料として用いた場合に比して、その取扱いは容易であ
る。さらに、第４に、図７（ａ），（ｂ）に示す、透明
基板（基体）21上にゲート電極（導電体パターン膜）22
を形成する際に、又は図８（ｅ）に示す、透明基板（基
体）21にソース／ドレイン電極28Ｓ，28Ｄが形成された
基体上にドレインバスライン（導電体パターン膜）30を
形成する際に、第１又は第２の発明の半導体装置の製造
方法を用いている。

【００１７】このため、ＴＦＴアクティブマトリクスの
製造方法において、ゲート電極22又はドレインバスライ
ン30の膜減りや幅の細りを防止し、ゲート電極22又はド
レインバスライン30の抵抗値を低い値に保持することが
できる。

【００１８】

【実施例】以下で本発明の実施例に係る半導体装置の製
造方法について図１〜図８を参照しながら説明する。

【００１９】（１）第１の実施例 図１（ａ）〜（ｃ）, 図２（ｄ）〜（ｆ）は本発明の第
１の実施例に係る半導体装置の製造方法の工程説明図で
ある。

【００２０】まず、図１（ａ）に示すように、透明基板
11（基体）上に膜厚1000Å程度の銅から成る導電体膜12
をスパッタ法又は蒸着法により形成する。次に、導電体
膜12上に膜厚1000Åのモリブデン膜13（保護膜）をＡｒ
流量：４５SCCM、圧力：３mTorr 、ＤＣ電力：２ｋｗの
条件のもとでスパッタ法などで形成する（図１
（ｂ））。

【００２１】次いで、モリブデン膜13上にレジストを塗
布し、フォトリソグラフィ法により導電体パターン膜に
対応するレジストパターン14（感光性マスク）を形成す
る（図１（ｃ））。

【００２２】さらに、CCl₄などの塩素を含むガスを用い
て、エッチングレート500 Å／分の条件で、レジストパ
ターン14をマスクにしてモリブデン膜13及び導電体膜12
を順次ＲＩＥ（Reactive Ion Etching: 反応性イオンエ
ッチング）でエッチングし、配線層などとしての導電体
パターン膜12Ａを形成する（図２（ｄ））。

【００２３】次に、有機溶剤などから成る剥離液を用い
てレジストパターン14を剥離する（図２（ｅ））。この
とき、導電体パターン膜12Ａは保護膜13Ａにより上面を
保護されているので、剥離液との反応を防止し、膜減り
を防止することができる（図２（ｅ））。

【００２４】次いで、保護膜13のみをＣＦ₄ などのフッ
素系ガスを用いたＲＩＥによりエッチングレート300 Å
／分の条件で選択的にエッチング・除去することによ
り、導電体パターン膜12Ａを残存させる（図２
（ｆ））。こうして、膜減りのない配線層12Ａが形成さ
れ、従って、導電体パターン膜12Ａの抵抗値を低い値に
保持することができる。

【００２５】以上のように、本発明の第１の実施例に係
る半導体装置の製造方法によれば、導電体膜としてのア
ルミニウム膜12をパターニングするためのレジストパタ
ーン14とアルミニウム膜12との間に保護膜としてのモリ
ブデン膜13を介在させているので、図２（ｄ）に示すよ
うに、レジストパターン14に基づいてモリブデン膜13及
びアルミニウム膜12を選択エッチングして保護膜13Ａ及
び導電体パターン膜12Ａを形成したのち、図２（ｅ）に
示すように、レジストパターン14を剥離する際に、形成
された導電体パターン膜12Ａの側壁を除いて直接レジス
トパターン14の剥離液と接触しない。これにより、導電
体パターン膜12Ａの膜減りを防止し、導電体膜12の高抵
抗化を極力抑止することが可能になる。

【００２６】なお、本実施例においては、保護膜13の例
としてモリブデン膜を用いたが、他にタンタル，チタン
などの金属膜や、シリコン、ゲルマニウムなどの半導体
膜や、シリコン窒化膜やシリコン酸化膜などの絶縁膜を
用いても、同様の効果がある。

【００２７】また、導電体膜12としてアルミニウム膜を
用いているが、銅膜を用いることもできる。更に、本実
施例では、基体として透明基板11を用いているが、シリ
コン基板などの半導体基板を用いても同様の効果があ
る。

【００２８】（２）第２の実施例 以下で本発明の第２の実施例に係る半導体装置の製造方
法について図３（ａ）〜（ｄ），図４（ｅ）〜（ｇ）を
参照しながら説明する。第１の実施例と異なるところ
は、導電体膜と保護膜との間のエッチングの選択比を利
用して保護膜を形成後に感光性マスクを除去した後、保
護膜をマスクとして導電体膜を除去していることであ
る。

【００２９】まず、図３（ａ）に示すように、基体11上
に膜厚1000Å程度の銅から成る導電体膜12をスパッタ法
などで形成する。次に、膜厚1000Åのシリコン酸化膜
（保護膜）13Ｂを導電体膜12の上に、ＣＶＤ法により形
成する（図３（ｂ））。

【００３０】次いで、シリコン酸化膜13Ｂ上にフォトレ
ジストを塗布し、フォトリソグラフィ法により導電体パ
ターン膜に対応するレジストパターン14（感光性膜）を
形成する（図３（ｃ））。

【００３１】次に、ＣＦ₄ などのフッ素を含むガスを用
いたＲＩＥにより、エッチングレート100 Å／分の条件
で、該レジストパターン14をマスクにしてシリコン酸化
膜13Ｂのみを選択的にエッチングして除去し、導電体パ
ターン膜に対応する保護膜13Ｃを残存する（図３
（ｄ））。

【００３２】次に、有機溶剤から成る剥離液を用いてレ
ジストパターン14を剥離する。このとき、導電体膜12は
保護膜13Ｃにより保護されているので、剥離液との反応
を防止することが出来る（図４（ｅ））。

【００３３】次いで、残存したモリブデン膜13をマスク
にしてリン酸を用いたウエットエッチングにより導電体
膜12をパターニングし、配線層等となる導電体パターン
膜12Ａを形成する（図４（ｆ））。

【００３４】さらに、ＣＦ₄ などのフッ素系ガスを用い
たＲＩＥにより、エッチングレート300 Å／分の条件で
モリブデン膜13のみを選択的にエッチングして除去する
（図４（ｇ））。こうして、膜減りのない配線層12Ａが
形成され、従って、導電体パターン膜12Ａの抵抗値を低
い値に保持することができる。

【００３５】以上説明したように、本発明の第２の実施
例に係る半導体装置の製造方法によれば、導電体膜12を
パターニングするためのレジストパターン14とアルミニ
ウム膜12との間に保護膜13Ｂを介在させているのは第１
の実施例と同様であるが、その後、第１の実施例と異な
り、図３（ｄ），図４（ｅ）に示すように、レジストパ
ターン14に基づいて保護膜としてのシリコン酸化膜13Ｂ
を選択エッチングして保護膜13Ｃを形成したのち、レジ
ストパターン14を剥離液により除去し、続いて、図４
（ｆ）に示すように、保護膜13Ｃをマスクとして導電体
膜としてのアルミシウム膜12を選択エッチングして導電
体パターン膜12Ａを形成している。従って、第１の実施
例と異なり、形成された導電体パターン膜12Ａの側壁も
直接感光性マスク14の剥離液と接触しない。これによ
り、導電体パターン膜12Ａの膜減りとともに幅の細りを
防止することが出来、導電体パターン膜12Ａの高抵抗化
を一層効果的に防止することが可能になる。

【００３６】なお、第２の実施例では、保護膜13Ｂとし
てシリコン酸化膜を用いているが、導電体膜12との間で
エッチングの選択比がとれるシリコン窒化膜などを用い
ることもできる。 （３）第３の実施例 以下で本発明の第３の実施例に係る半導体装置の製造方
法について図５（ａ）〜（ｃ），図６（ｄ）〜（ｆ）を
参照しながら説明する。

【００３７】まず、図５（ａ）に示すように、基体11上
に膜厚1000Å程度の銅から成る導電体膜12Ｂをスパッタ
法などで形成する。次に、膜厚1000Åのアルミニウム膜
（保護膜）13Ｄをスパッタ法により導電体膜12Ｂ上に形
成する（図５（ｂ））。

【００３８】次いで、保護膜13Ｄ上にレジストを塗布
し、フォトリソグラフィ法により導電体パターン膜に対
応するレジストパターン14（感光性マスク）を形成する
（図５（ｃ））。

【００３９】さらに、CCl₄などの塩素系ガスを用いたＲ
ＩＥにより、エッチングレート500Å／分の条件で、レ
ジストパターン14をマスクにして、保護膜13Ｄ及び導電
体膜12Ｂをエッチングし、配線層などとなる導電体パタ
ーン膜12Ｃと導電体パターン膜12Ｃの上面を被覆する保
護膜13Ｅを形成する（図６（ｄ））。

【００４０】次に、有機溶剤からなる剥離液を用いてレ
ジストパターン14を剥離する。このとき、導電体パター
ン膜12Ｃの上面は保護膜13Ｅにより保護されているの
で、剥離液との反応を防止し、膜減りを防止することが
できる（図６（ｅ））。

【００４１】次いで、燐酸を用いて保護膜13Ｅのみを選
択的にエッチングする（図６（ｆ））。こうして、膜減
りのない配線層12Ａが形成され、従って、導電体パター
ン膜12Ｃの抵抗値を低い値に保持することができる。

【００４２】以上のようにして、本発明の第３の実施例
に係る半導体装置の製造方法によれば、銅膜12Ｂをパタ
ーニングするためのレジストパターン14と銅膜12Ｂとの
間に保護膜13Ｅを介在させているので、図６（ｄ）に示
すように、レジストパターン14に基づいて保護膜13Ｄ及
び銅膜12Ｂを選択エッチングして保護膜13Ｅ及び導電体
パターン膜12Ｃを形成した後、図６（ｅ）に示すよう
に、レジストパターン14を剥離する際に、形成された導
電体パターン膜12Ｃの側壁を除いて直接レジストパター
ン14の剥離液と接触しない。これにより、導電体パター
ン膜12Ｃの膜減りを防止し、導電体パターン膜12Ｃの高
抵抗化を極力抑止することが可能になる。

【００４３】なお、本実施例においては、保護膜13Ｄの
例としてアルミニウム膜を用い、導電体膜12Ｂとして銅
膜を用いているが、保護膜13Ｄの例として銅膜を用い、
導電体膜としてアルミニウム膜を用いることも出来る。

【００４４】また、図６（ｄ）に示すように、塩素を含
むガスにより、レジストパターン14に基づいて保護膜13
Ｄ及び銅膜12Ｂを選択エッチングしているが、燐酸及び
硝酸を含む混合液によりレジストパターン14に基づいて
保護膜13Ｄ及び銅膜12Ｂを順次選択エッチングすること
も可能である。

【００４５】更に、燐酸を含む液を用い、レジストパタ
ーン14に基づいて保護膜13Ｄをエッチングして保護膜13
Ｅをマスクにして銅膜12Ｂをエッチング・除去すること
もできる。

【００４６】また、保護膜としてアルミニウム膜13Ｄ
を、導電体膜として銅膜12Ｂを用いているので、取扱い
の困難なモリブデン膜など高融点金属を用いる方法に比
して、その取扱いは容易になる。 （４）第４の実施例 以下で本発明の第４の実施例に係る半導体装置の製造方
法について図７（ａ）〜（ｃ），図８（ｄ），（ｅ）を
参照しながら説明する。なお、本発明の第４の実施例に
係る半導体装置は、ＴＦＴアクティブマトリクス型表示
装置などに用いられる逆スタガード型ＴＦＴである。

【００４７】まず、透明基板（基体）21上に膜厚1000Å
のアルミニウム膜（導電体膜）22Ａ, 膜厚1000Åのモリ
ブデンからなる保護膜22Ｂをスパッタ法によって順次形
成する（図７（ａ））。

【００４８】次に、本発明の第１の実施例に記した製造
方法（図１，図２参照）によって膜厚1000Åのゲート電
極22を形成する（図７（ｂ））。なお、本実施例におけ
るゲート電極22が、第１の実施例における配線層12Ａに
相当する。

【００４９】次いで、図７（ｃ）に示すように、ゲート
電極配線22を被覆するように、プラズマ化学気相成長法
（以下Ｐ−ＣＶＤ法と称する。）によって膜厚3000Åの
シリコン窒化膜23を形成する。

【００５０】次に、該シリコン窒化膜23の上に、膜厚15
0 Åのｉ−アモルファスシリコン層24を形成し、その上
にＰ−ＣＶＤ法によって、膜厚1500Åのシリコン窒化膜
を形成する。続いて、ゲート電極22の上方に残存するよ
うにシリコン窒化膜をパターニングし、チャネル領域層
となる領域のアモルファスシリコン層24を保護するチャ
ネル保護膜25を形成する。なお、このとき、該シリコン
窒化膜25の下部のアモルファスシリコン層24がＰ型のチ
ャネル領域層24Ｃとなるとともに、該チャネル領域層24
Ｃの両端がそれぞれｎ⁺ 型のソース領域層24Ｓ，ドレイ
ン領域層24Ｄとなる（図７（ｃ））。

【００５１】次に、燐をドープした膜厚1000Åのｎ⁺ ア
モルファスシリコン膜26をＰ−ＣＶＤ法によって形成
し、その上に膜厚1000Åのチタン（Ｔｉ）膜をスパッタ
法によって形成する。なお、ここでｎ⁺ アモルファスシ
リコン膜26は、ソース電極27Ｓ，ドレイン電極27Ｄと、
ソース領域層24Ｓ，ドレイン領域層24Ｄとの間のオーミ
ックコンタクトをとるためのものである。

【００５２】次いで、フォトリソグラフィ法で、チャネ
ル保護膜25上で分離されるようにｎ ⁺ アモルファスシリ
コン膜26及びチタン膜をパターニングし、ｎ⁺ アモルフ
ァスシリコン膜26Ｓ／チタン膜27Ｓから成るソース電極
28Ｓ，ｎ⁺ アモルファスシリコン膜26Ｄ／チタン膜27Ｄ
から成るドレイン電極28Ｄを形成する。

【００５３】次いで、ソース電極27Ｓ上に膜厚3000Åの
ＩＴＯ膜からなる画素電極29を形成するとともに、ドレ
イン電極27Ｄ上に膜厚1000Åのアルミニウム膜からなる
ドレインバスライン30を本発明の第１の実施例の製造方
法によって形成する。なお、本発明の実施例のドレイン
電極27Ｄは基体に相当し、かつドレインバスライン30が
導電体パターン膜に相当する。

【００５４】以上により、逆スタガード型ＴＦＴが形成
される（図８（ｄ））。なお、その後、全面に液晶層を
形成するとＴＦＴアクティブマトリクスＬＣＤが完成す
る。

【００５５】以上説明したように、本発明の第４の実施
例に係る半導体装置の製造方法によれば、透明基板（基
体）21上にゲート電極（導電体パターン膜）22を形成す
る際、又は図８（ｅ）に示す、透明基板（基体）21にソ
ース／ドレイン電極28Ｓ，28Ｄが形成された基体上にド
レインバスライン（導電体パターン膜）30を形成する際
に、第１，第２の発明の半導体装置の製造方法を用いて
いる。

【００５６】このため、ＴＦＴの製造方法において、第
１又は第２の発明の半導体装置の製造方法によりゲート
電極22又はドレインバスライン30を形成することによ
り、ゲート電極22又はドレインバスライン30の抵抗値を
低い値に保持することができる。

【００５７】なお、本実施例においては、ゲート電極22
などの形成の際に、第１の実施例と同様な製造方法を用
いているが、第２，第３の実施例に係る半導体装置の製
造方法を用いても同様の効果がある。

【００５８】

【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、第１に、導電体膜をパター
ニングするための感光性マスクと導電体膜との間に保護
膜を介在させ、感光性マスクに基づいて保護膜及び導電
体膜を選択エッチングして保護膜及び導電体パターン膜
を形成した後、感光性マスクを剥離している。従って、
導電体パターン膜の上面を感光性マスクの剥離液から保
護し、導電体パターン膜の膜減りを防止することができ
るので、導電体パターン膜の高抵抗化を極力抑止するこ
とが可能になる。

【００５９】第２に、感光性マスクに基づいて保護膜を
選択エッチングして保護膜を残存したのち、感光性マス
クを剥離液により除去し、続いて、保護膜をマスクとし
て導電体膜を選択エッチングして導電体パターン膜を形
成している。従って、第１の発明と異なり、形成された
導電体パターン膜の上面及び側壁を剥離液から保護し、
導電体パターン膜の膜減りとともに幅の細りを防止する
ことができるので、導電体パターン膜の高抵抗化を一層
効果的に防止することが可能になる。

【００６０】第３に、導電体膜として銅膜を用い、かつ
保護膜としてアルミニウム膜を用いている。この場合、
塩素を含むガスを用い、又は燐酸及び硝酸を含む液を用
い、感光性マスクに基づいて導電体膜と保護膜とを順次
ドライエッチング・除去したのち、感光性マスクを除去
することにより、導電体パターン膜の膜減りを防止する
ことができるので、導電体パターン膜の高抵抗化を防止
することが可能になる。

【００６１】又は、燐酸を含む液を用い、感光性マスク
に基づいて保護膜をエッチングしたのち、感光性マスク
を除去し、その後、硝酸を含む液を用い、保護膜をマス
クにして導電体膜をエッチング・除去することにより導
電体パターン膜の膜減りとともに幅の細りを防止するこ
とができるので、導電体パターン膜の高抵抗化を一層効
果的に防止することが可能になる。

【００６２】更に、第３の場合、高融点金属であって、
取扱いの困難なチタン膜やモリブデン膜を保護膜の材料
として用いた場合に比して、その取扱いは容易である。
第４に、ＴＦＴアクティブマトリクスＬＣＤの製造にお
いて、透明基板（基体）上にゲート電極（導電体パター
ン膜）を形成する際に、又は透明基板（基体）にソース
／ドレイン電極が形成された基体上にドレインバスライ
ン（導電体パターン膜）を形成する際に、第１又は第２
の発明の半導体装置の製造方法を用いている。

【００６３】このため、ゲート電極又はドレインバスラ
インの膜減りや幅の細りを防止し、ゲート電極又はドレ
インバスラインの抵抗値を低い値に保持することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体装置の製造
方法の工程説明図（その１）である。

【図２】本発明の第１の実施例に係る半導体装置の製造
方法の工程説明図（その２）である。

【図３】本発明の第２の実施例に係る半導体装置の製造
方法の工程説明図（その１）である。

【図４】本発明の第２の実施例に係る半導体装置の製造
方法の工程説明図（その２）である。

【図５】本発明の第３の実施例に係る半導体装置の製造
方法の工程説明図（その１）である。

【図６】本発明の第３の実施例に係る半導体装置の製造
方法の工程説明図（その２）である。

【図７】本発明の第４の実施例に係る半導体装置の製造
方法の工程説明図（その１）である。

【図８】本発明の第４の実施例に係る半導体装置の製造
方法の工程説明図（その２）である。

【図９】従来例に係る半導体装置の製造方法の工程説明
図である。

【符号の説明】

１１ 基体、 １２ アルミニウム膜（導電体膜）、 １２Ａ，１２Ｃ 導電体パターン膜、 １２Ｂ 銅膜（導電体膜）、 １３ モリブデン膜（保護膜）、 １３Ａ，１３Ｃ，１３Ｅ，２２Ｂ 保護膜、 １３Ｂ シリコン酸化膜（保護膜）、 １３Ｄ アルミニウム膜（保護膜）、 １４ レジストパターン（感光性マスク）、 ２１ 透明基板（基体）、 ２２ ゲート電極（導電体パターン膜）、 ２２Ａ 導電体膜、 ２３ シリコン窒化膜（ゲート絶縁膜）、 ２４ アモルファスシリコン層（動作半導体層）、 ２４Ｓ，２４Ｄ Ｓ／Ｄ領域層、 ２４Ｃ チャネル領域層、 ２５ チャネル保護膜、 ２６Ｓ，２６Ｄ ｎ⁺ アモルファスシリコン膜（オーミ
ックコンタクト層）、 ２７Ｓ，２７Ｄ Ｔｉ膜、 ２８Ｓ，２８Ｄ Ｓ／Ｄ電極、 ２９ 画素電極、 ３０ ドレインバスライン（導電体パターン膜）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784 (72)発明者 信太 隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 野村 和正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (14)

【特許請求の範囲】
1. 【請求項１】 基体（11）の上に導電体膜（12）を形成
   する工程と、 前記導電体膜（12）の上に保護膜（13）を形成する工程
   と、 前記保護膜（13）の上に感光性膜を形成した後、前記感
   光性膜をパターニングし、感光性マスク（14）を形成す
   る工程と、 前記感光性マスク（14）に基づいて、前記保護膜（13）
   及び前記導電体膜（12）を順次エッチングして除去し、
   導電体パターン膜（12Ａ）を形成する工程と、 前記感光性マスク（14）を剥離する工程とを有すること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 基体（11）の上に導電体膜（12）を形成
   する工程と、 前記導電体膜（12）の上に保護膜（13）を形成する工程
   と、 前記保護膜（13）の上に感光性膜を形成した後、前記感
   光性膜をパターニングし、感光性マスク（14）を形成す
   る工程と、 前記感光性マスク（14）に基づいて、前記保護膜（13）
   をエッチング・除去する工程と、 前記感光性マスク（14）を剥離する工程と、 前記パターニングされた保護膜（13Ａ）をマスクにし
   て、前記導電体膜（12）をエッチング・除去し、導電体
   パターン膜（12Ａ）を形成する工程とを有することを特
   徴とする半導体装置の製造方法。
3. 【請求項３】 前記導電体膜（12）は、アルミニウム，
   銅のいずれか一つを含む金属膜から成ることを特徴とす
   る請求項１又は請求項２記載の半導体装置の製造方法。
4. 【請求項４】 前記保護膜（13）は、モリブデン，チタ
   ン，タングステンのいずれか一つを含む金属膜であるこ
   とを特徴とする請求項１又は請求項２記載の半導体装置
   の製造方法。
5. 【請求項５】 前記保護膜（13）は、シリコン，ゲルマ
   ニウムのいずれか一つを含む半導体膜であることを特徴
   とする請求項１又は請求項２記載の半導体装置の製造方
   法。
6. 【請求項６】 前記導電体膜（12）としてアルミニウ
   ム, 銅のいずれか一つを含む金属膜を用い、塩素を含む
   ガスを用いた反応性イオンエッチングにより、前記感光
   性マスク（14）に基づいて前記保護膜（13）及び導電体
   膜（12）を順次エッチング・除去し、導電体パターン膜
   （12Ａ）を形成することを特徴とする請求項４又は請求
   項５記載の半導体装置の製造方法。
7. 【請求項７】 前記保護膜（13）は、シリコン窒化膜，
   シリコン酸化膜のいずれかを含む絶縁体膜であることを
   特徴とする請求項１又は請求項２記載の半導体装置の製
   造方法。
8. 【請求項８】 前記導電体膜（12）としてアルミニウ
   ム, 銅のいずれか一つを含む金属膜を用い、前記保護膜
   （13）をフッ素を含むガスを用いてドライエッチング
   し、前記導電体膜（12）を塩素を含むガスを用いてドラ
   イエッチングすることを特徴とする請求項７記載の半導
   体装置の製造方法。
9. 【請求項９】 前記導電体膜（12）として銅膜を用い、
   かつ前記保護膜（13）としてアルミニウム膜を用いるこ
   とを特徴とする請求項１又は請求項２記載の半導体装置
   の製造方法。
10. 【請求項10】 燐酸及び硝酸を含む液を含む液を用い
    て、前記保護膜（13）と前記導電体膜（12）とを順次エ
    ッチング・除去し、導電体パターン膜（12Ａ）を形成す
    ることを特徴とする請求項９記載の半導体装置の製造方
    法。
11. 【請求項11】 塩素を含むガスを用いて、前記保護膜
    （13）と前記導電体膜（12）とを順次ドライエッチング
    ・除去し、導電体パターン膜（12Ａ）を形成することを
    特徴とする請求項９記載の半導体装置の製造方法。
12. 【請求項12】 燐酸を含む液を用いて、前記保護膜（1
    3）を選択的にエッチング・除去したのちに、前記保護
    膜（13）をマスクにして硝酸を含む液により前記導電体
    膜（12）をエッチング・除去し、導電体パターン膜（12
    Ａ）を形成することを特徴とする請求項９記載の半導体
    装置の製造方法。
13. 【請求項13】 透明基板（21）上に、遮光性のゲート電
    極（22）が形成され、前記ゲート電極（22）を被覆する
    ようにゲート絶縁膜（23）が設けられ、前記ゲート絶縁
    膜（23）上に動作半導体層（24）が設けられ、前記動作
    半導体層（24）の上であって、前記ゲート電極（22）の
    上部の領域にチャネル保護膜（25）が形成され、前記チ
    ャネル保護膜（25）の両側の動作半導体層（24）に接続
    してソース／ドレイン電極（28Ｓ，28Ｄ）が形成され、
    前記ソース／ドレイン電極（28Ｓ，28Ｄ）に接続して画
    素電極（29）及びドレインバスライン（30）が形成され
    てなる半導体装置の製造方法であって、 前記基体（11）は前記透明基板（21）であり、前記導電
    体パターン膜（12Ａ）は前記ゲート電極（22）であるこ
    とを特徴とする請求項１乃至請求項１２のいずれかに記
    載の半導体装置の製造方法。
14. 【請求項14】 透明基板（21）上に、遮光性のゲート電
    極（22）が形成され、前記ゲート電極（22）を被覆する
    ようにゲート絶縁膜（23）が設けられ、前記ゲート絶縁
    膜（23）上に動作半導体層（24）が設けられ、前記動作
    半導体層（24）の上であって、前記ゲート電極（22）の
    上部の領域にチャネル保護膜（25）が形成され、前記チ
    ャネル保護膜（25）の両側の動作半導体層（24）に接続
    してソース／ドレイン電極（28Ｓ，28Ｄ）が形成され、
    前記ソース／ドレイン電極（28Ｓ，28Ｄ）に接続して画
    素電極（29）及びドレインバスライン（30）が形成され
    てなる半導体装置の製造方法であって、 前記基体（11）は前記ソース／ドレイン電極（28Ｓ，28
    Ｄ）が形成された後の透明基板（21）であり、前記導電
    体パターン膜（12Ａ）はドレインバスライン（30）であ
    ることを特徴とする請求項１乃至請求項１２のいずれか
    に記載の半導体装置の製造方法。