JPH0621023A - 薄膜デバイスの製造法 - Google Patents

薄膜デバイスの製造法

Info

Publication number
JPH0621023A
JPH0621023A JP19281192A JP19281192A JPH0621023A JP H0621023 A JPH0621023 A JP H0621023A JP 19281192 A JP19281192 A JP 19281192A JP 19281192 A JP19281192 A JP 19281192A JP H0621023 A JPH0621023 A JP H0621023A
Authority
JP
Japan
Prior art keywords
film
processed
etching
photo
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19281192A
Other languages
English (en)
Inventor
Shinichi Kawate
信一 河手
Yasue Sato
安栄 佐藤
Toshiyuki Komatsu
利行 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19281192A priority Critical patent/JPH0621023A/ja
Publication of JPH0621023A publication Critical patent/JPH0621023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 光改質層の形成をより迅速化することで、先
に示した工程の大幅簡素化および歩留りの向上だけでな
く、作業の時間短縮効果を得ることができるようにした
薄膜デバイスの製造法を提供する。 【構成】 被加工膜(3)表面の表面積を実質的に増大
させるように上記被加工膜(3)表面を粗す表面処理工
程と、上記被加工膜(3)表面に対して改質ガス雰囲気
中で所要のパタ−ンに光を照射して光改質層(6)を形
成するパタ−ニング工程と、上記光改質層(6)を保護
膜として上記被加工膜(3)をエッチングするエッチン
グ工程とからなることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、エッチング処理を用い
て、被加工デバイス上に所要のパタ−ンを形成する薄膜
デバイスの製造法に関する。
【0002】
【従来の技術】従来から、薄膜デバイスを製造する時に
は、必ず、被加工デバイスの基板上に所望のパタ−ンを
エッチング処理などによって微細加工する工程が含まれ
る。この微細加工には、近年、半導体記憶素子に代表さ
れるように、素子の大容量化、機能の高性能化の要求か
ら、回路パタ−ンの微細化、回路構造の複雑化に伴っ
て、沢山の処理方法が開発されている。特に最近では、
例えば、レジスト塗布、パタ−ン露光、現像、エッチン
グ、レジスト剥離などの工程を必要とするフォトリソグ
ラフィ−プロセスにおいて、被加工デバイスの基板への
成膜工程およびエッチング工程に、溶液を用いたウエッ
トプロセスから、真空中または減圧ガス中でプラズマあ
るいは励起ガスを用いるドライプロセスへの移行が盛ん
である。
【0003】
【発明が解決しようとする課題】しかしながら、上述の
レジスト塗布、現像、レジスト剥離工程には溶液を使う
ので、全体のプロセスをドライプロセスとすることがで
きない。そして、上記レジストの使用にともない、剥離
したレジストが塵埃として製品に付着し、歩留りを低下
させる原因になっている。
【0004】そこで、本出願人は、既に、被加工膜表面
に対して改質ガス雰囲気中で所要のパタ−ンに光を照射
して光改質層を形成し、この光改質層を保護膜として上
記被加工膜をエッチングするドライプロセスを提唱し
た。これにより、薄膜デバイスの製造工程を簡素化し、
また、レジスト剥離などによる塵埃の発生を回避し、製
品の歩留りを向上させることが出来るようになった。
【0005】
【発明の目的】本発明は、上述のプロセスにおいて、更
に、光改質層の形成をより迅速化することで、先に示し
た工程の大幅簡素化および歩留りの向上だけでなく、作
業の時間短縮効果を得ることができるようにした薄膜デ
バイスの製造法を提供しようとするものである。
【0006】
【課題を解決するための手段】このため、本発明では、
被加工膜表面の表面積を実質的に増大させるように上記
被加工膜表面を粗す表面処理工程と、上記被加工膜表面
に対して改質ガス雰囲気中で所要のパタ−ンに光を照射
して光改質層を形成するパタ−ニング工程と、上記光改
質層を保護膜として上記被加工膜をエッチングするエッ
チング工程とで所要のパタ−ンをもった薄膜デバイスを
製造するのである。
【0007】この場合、上記表面処理工程では、加速電
圧が3KV以上で加速されたイオンを用いて上記被加工
膜表面を粗すようにしたボンバ−ドメント処理が行われ
てもよいし、また、ウエットエッチング処理が用いられ
ても良い。
【0008】
【実施例】以下、本発明の製造法を図示の実施例にもと
ずいて具体的に説明する。図1(a)において、符号1
は基板2上に被加工膜3を成膜した被加工デバイスであ
り、この被加工膜3に対しては、図1(b)に示すよう
に、イオン4によるボンバ−ドメント処理あるいはウエ
ットエッチング処理が施され、その被加工膜3の表面の
表面積を実質的に増大させるように、上記被加工膜3の
表面を粗れさせる。なお、表面処理に、イオンボンバ−
ドメント処理を実施する場合には、イオン4の加速電圧
に3KV以上を用いることが必要である。このようにし
て表面積を増大した被加工デバイス1を、図1(c)に
示すように、次の処理工程で、パタ−ニングする。即
ち、上記表面処理後の被加工膜3’の表面に対して、改
質ガス雰囲気中で所要のパタ−ンに従って、光5を照射
し、その光が照射された被加工膜3’に光改質層6を形
成するのである。この場合、上記被加工膜3’は上述の
ように実質的に表面積が増大されているため、表面に吸
着される改質ガスの量が増え、反応が促進され、より迅
速に光改質層6の形成がなされる。その後、上記光改質
層6を保護膜(エッチングマスク)として、図1(d)
に示すように、ドライエッチング7を施し、所望のパタ
−ンを得るのである。
【0009】このようなプロセスを実際の場合に当ては
めると、次のようになる。即ち、被加工デバイスとし
て、Si基板の上にCr膜を3000Åの厚さで電子ビ
−ム蒸着法で形成したものを使用し、その表面処理に
は、3KV以上の加速電圧でAr+ のイオンビ−ムを照
射する。これによって、上記被加工デバイス1は、表面
を粗した被加工膜3’となる。次のパタ−ニング工程で
は、上記被加工膜3’に対して、O2 雰囲気中で、所要
のパタ−ンによりKrFのエキシマレ−ザ−を照射し、
その照射領域に、保護膜としての光改質層(CrOX
を形成する。そして、その後に、塩素プラズマ流によ
り、上記光改質層をマスクとしてドライエッチングを行
うのである。
【0010】この発明の製造法を実施するに際して使用
される装置は、図2に示すように、表面処理室12a,
光改質処理室12bおよびエッチング処理室12cを具
備しており、各室の雰囲気は独立して制御される。そし
て、これら処理室12a〜12cは、互いにゲ−トバル
ブ10a〜10cを介して連通されている。このため、
最初の表面処理室12aに導入されてから後、エッチン
グ終了までの間、上記被加工デバイスは大気に曝される
ことなく、処理されるので、塵埃による汚染がなく、素
子の性能劣化が避けられ、歩留りが良くなる。
【0011】上記各処理室には上記被加工デバイスを保
持する保持台9a〜9cが装備してあり、その上方に位
置して、表面処理室12a内にはボンバ−ドメント処理
のための対向電極27が、上記光改質室12bには透光
窓23が、更に、上記エッチング処理室12cにはプラ
ズマ発生手段13が装備されている。
【0012】上記プラズマ発生手段13は、マイクロ波
発生装置(図示せず)で発生したマイクロ波を導波管を
用いてマイクロ波透過窓17cに導き、プラズマ室13
cを囲む電磁コイル14cによって、上記プラズマ室に
与えられた発散磁場の磁力線の方向にプラズマを加速
し、プラズマ流を保持台9c上にある被加工デバイスの
被加工膜表面に照射するようになっている。
【0013】また、上記光改質室12bの透光窓23に
は、KrF光源であるエキシマレ−ザ−19からの光
が、照明光学系20、投影光学系22を介して、上記保
持台9b上にある被加工デバイスの被加工膜表面に照射
されるようになっており、この時のパタ−ニングのため
に、上記両光学系の間に位置して、マスク21が配設さ
れている。
【0014】上記各処理室は、それぞれ真空排気される
ようになっており、上記処理室12a、12bおよび上
記プラズマ室13cには、雰囲気ガスを導入するガス導
入口11a、11bおよび11cが設けてある。
【0015】なお、図中、符号15cおよび16cは、
上記電磁コイル14cを冷却するための冷却通路の冷却
水導入口および導出口である。また、符号24は絶縁
体、26は直流電源である。
【0016】このような構成の装置を使用して、本発明
の薄膜デバイスの製造法を以下に具体的に説明する。先
ず、上記ゲ−トバルブ10aを介して上記表面処理室1
2aに導入された被加工デバイス1は保持台9a上に載
せられる。次いで、上記表面処理室12aは、10-8to
rrになるまで真空排気(減圧)され、その後、ガス導入
口11aよりArガスを流量50sccmで導入し、内部圧
力が0.05torrとなるように、真空排気装置を制御する。
そして、上記保持台9aに対しては直流電源26から7
KVの直流電圧が印加され、対向電極27との間でグロ
−放電をさせる。この電圧によってArイオンが加速さ
れ、Cr膜表面に衝突し、表面が粗される。この時のイ
オン電流密度は1.2A/cm2 であり、処理時間は2分で
ある。このようにして得られたCr膜表面をSTM(走
査型トンネル顕微鏡)で観察したところ、山谷の差が1
0〜30Å程度の凹凸が認められ、表面積は、処理を施
さない場合のほぼ3.5倍になっていることが判明し
た。この処理のあと、上記ガスの供給を止め、内部の圧
力が10-8torr以下となるまで真空排気される。
【0017】次に、表面処理された上記被加工デバイス
1は上記ゲ−トバルブ10bを介して上記光改質室12
bに導入され、保持台9b上に載せられる。ここでも、
内部は10-8torr以下に真空排気され、その後、ガス導
入口11bよりO2 ガスを圧力が200torrになるまで
導入する。そして、エキシマレ−ザ−19を発振させ、
波長λ=248nmのレ−ザ−光を、マスク21のパタ−
ンに従って(マスキングの部分がネガパタ−ンとなっ
て)選択的に上記Cr膜表面に照射する。この場合、透
過窓23に嵌込まれるガラス板には、上記レ−ザ−光を
吸収しない石英ガラスを使用するのが良い。上記Cr膜
表面では光が照射された個所だけが、O2とCrとの光
化学反応を起こし、僅か5分間の露光でCr膜表面から
80〜100Åの厚さがCrOX に改質される。これ
は、予め、表面処理で、上記被加工膜表面の表面積が増
大されているためである。上記の改質層の形成後、O2
ガスを止め、再び、内部圧力を10-8torr以下まで真空
排気する。
【0018】パタ−ニングされた上記被加工デバイス1
は上記ゲ−トバルブ10cを介して上記エッチング処理
室12cに導入され、保持台9c上に載せられる。ここ
でも、内部は10-8torr以下に真空排気され、その後、
ガス導入口11cよりCl2ガスをプラズマ室13c内
に流量30sccmで導入し、内部圧力が200torrとなる
ように真空排気装置を制御する。そして、上記電磁コイ
ル14cに154A の電流を流し、上記プラズマ室内に
875Gauss の磁場を発生させる。一方、導波管を介し
て2.45GHZ 、400W のマイクロ波を上記プラズマ
室に供給し、塩素プラズマを発生させる。プラズマ中の
Cl+ イオンは被加工デバイス1とプラズマとの間に発
生した浮遊電位(10〜20V )によって、加速され、
a−SiN膜表面に衝突し、励起されたClまたはCl
2 と共に上記レ−ザ−光の照射された個所のみをエッチ
ングすることになる。なお、ここでは、CrとCrOX
とのエッチング速度の比である選択比(Cr/CrO
X )は100程度であるから、マスク材であるCrOX
膜が無くなる前に、エッチングが完了できる。特に、こ
のエッチングでは、圧力が5×10-4torrと低いため
に、イオンの平均自由行程が〜8cm程度とイオンシ−ス
(〜0.1mm)に比べて非常に大きく、垂直性の良いイ
オンがa−SiN膜方面に入射されるから、異方性の良
い微細加工が実現できる。
【0019】次に、図3(a)ないし(d)を参照し
て、本発明を使用したアモルファスシリコンフォトセン
サ−の製作例を説明する。ここでは先ず、ガラス基板3
0上に厚さ1000ÅのCr膜31を蒸着し、この被加
工デバイスをAl+ イオンビ−ムを用いてイオンボンバ
−ドメント処理する。その後、KrFエキシマレ−ザ−
光をマスクを介して照射し、CrOX で出来た光改質層
を形成する。そして、このCrOX 膜をマスクにしてエ
ッチングガス(Cl2 ガス)でエッチングを行い、図3
(b)に示すような下部電極31’を形成する。次に図
3(b)に示すように、SiH4 、NH3 、H2 混合ガ
スを用いて、厚さ3000Åのa−SiN膜32を、続
いてSiH4、2 混合ガスを用いて、厚さ1.5μmの
a−Si膜を、その上に、SiH4 、PH3 、H2 混合
ガスを用いて、厚さ2000Åのn+ −a−Si膜34
をそれぞれプラズマCVD法によって作製し、更に、蒸
着法によって6000ÅのAl膜35を成膜する。次
に、先の実施例と同様に、Ar+ イオンビ−ムを用いて
イオンボンバ−ドメントを行ったあと、KrFエキシマ
レ−ザ−の光をマスクを通して選択的に照射し、AlO
X で出来た光改質層を形成する。そして、上記AlOX
層をマスクとしてエッチングガス(Cl2 )を用いてn
+ a−Si膜34までエッチングを行い、光入射窓37
および上部電極36を形成するのである。
【0020】このようにして、従来使用してきたレジス
トを用いることなく、大幅に工程を簡略化でき、また、
レジストによる塵埃の発生がなく、歩留りの向上を図る
ことができる。
【0021】更に、本発明を用いてガラス基板上にa−
SiNX :H膜をパタ−ニングする場合について、再
び、図1(a)ないし図1(d)を参照しながら具体的
に説明する。薄膜デバイス1を構成するために、先ず、
図1(a)に示すように、石英ガラス2の上にプラズマ
CVD法によって、厚さ3000Åのa−SiNX :H
膜を形成する。特に、本実施例では、表面処理にウエッ
トエッチングを用いるために、エッチャント(50%H
F:40%NH4 F=1:7)が用意される。このエッ
チャントに上記デバイスを1分間、浸漬することで、C
r膜3’の表面は粗されて、表面積を増大する。実際
に、AFM(原子間力顕微鏡)によって観察したとこ
ろ、山谷の差が5〜20Å程度の凹凸を認めることがで
き、上記表面積は、上述のような表面処理を施さない場
合に比べて実質的に2倍となっている。続いて、表面積
の増大したa−SiNX :H膜3’の表面に、図1
(c)に示すように、エキシマレ−ザ−の光を選択的
(マスクを用いて)に照射し、光の照射領域を光化学的
に反応させ、パタ−ン化された光改質層6を形成する。
この場合、雰囲気は10-8torr以下に真空排気され、そ
の後、O2 ガスを、その圧力が200torrとなるよう
に、充填される。また、上記エキシマレ−ザ−には、K
rF光源で発振させた波長248nmのレ−ザ−光を用
いる。a−SiN:H膜の表面では、光が当たった部分
のみで、O2 とa−SiNとが光化学反応を起こし、約
5分間の露光で、上記a−SiN:H膜の表面から40
〜50Å程度SiO2層に改質される。この改質時間は
イオンボンバ−ドメントを施さない場合に比べて、2分
の1でよく、作業の迅速化が達成される。そして、最後
に、図1(d)に示すように、エッチングを行い、所望
の微細加工形状を得ることが出来る。
【0022】
【発明の効果】本発明は以上詳述したようになり、微細
加工を施す膜表面にイオンボンバ−ドメント処理あるい
はウエットエッチング処理などを行うことで、上記膜表
面を粗して、表面積を増大するので、後の光による改質
層の形成に際して、反応表面積が大きく、同じ厚さの改
質層を得るのに反応時間が短縮できる。このため、従来
のようなフォトレジストを使用する場合に比べて工程の
大幅な簡素化が達成され、また、塵埃による歩留りの低
下を避けることができるだけでなく、全体としての時間
短縮をより効果的に達成できる。
【図面の簡単な説明】
【図1】本発明の方法を、その作業順序(a)〜(d)
で示す説明図である。
【図2】本発明を実施するための装置の一実施例の概略
構成図である。
【図3】本発明を実際の製品について実施した具体例の
作業順序(a)〜(d)で示す説明図である。
【符号の説明】
1 薄膜デバイス 2 基板 3 被加工膜 4 イオン 5 光 6 改質層 7 ドライエッチング 10a〜10c ゲ−トバルブ 11a〜11c ガス導入口 12a 表面処理室 12b 光改質処理室 12c エッチング室

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 被加工膜表面の表面積を実質的に増大さ
    せるように上記被加工膜表面を粗す表面処理工程と、上
    記被加工膜表面に対して改質ガス雰囲気中で所要のパタ
    −ンに光を照射して光改質層を形成するパタ−ニング工
    程と、上記光改質層を保護膜として上記被加工膜をエッ
    チングするエッチング工程とからなることを特徴とする
    薄膜デバイスの製造法。
  2. 【請求項2】 上記表面処理工程では、加速電圧が3K
    V以上で加速されたイオンを用いて上記被加工膜表面を
    粗すようにしたボンバ−ドメント処理が行われることを
    特徴とする請求項1に記載の薄膜デバイスの製造法。
  3. 【請求項3】 上記表面処理工程では、ウエットエッチ
    ング処理が用いられることを特徴とする請求項1に記載
    の薄膜デバイスの製造法。
  4. 【請求項4】 上記表面処理工程、パタ−ニング工程、
    エッチング工程がそれぞれ独立した雰囲気中で行われ、
    被加工デバイスは、ゲ−トを介して各雰囲気中に順次移
    行されることを特徴とする薄膜デバイスの製造法。
JP19281192A 1992-06-29 1992-06-29 薄膜デバイスの製造法 Pending JPH0621023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19281192A JPH0621023A (ja) 1992-06-29 1992-06-29 薄膜デバイスの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19281192A JPH0621023A (ja) 1992-06-29 1992-06-29 薄膜デバイスの製造法

Publications (1)

Publication Number Publication Date
JPH0621023A true JPH0621023A (ja) 1994-01-28

Family

ID=16297384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19281192A Pending JPH0621023A (ja) 1992-06-29 1992-06-29 薄膜デバイスの製造法

Country Status (1)

Country Link
JP (1) JPH0621023A (ja)

Similar Documents

Publication Publication Date Title
EP0477890B1 (en) Processing method and apparatus
EP0456479B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US5429730A (en) Method of repairing defect of structure
US6069092A (en) Dry etching method and semiconductor device fabrication method
JP7414535B2 (ja) 基板を処理する方法および装置
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
JP3161040B2 (ja) 半導体装置の製造方法
JPH03114049A (ja) シリコンシャドウマスク形成方法
US5573891A (en) Method and apparatus for fine processing
JPH03174724A (ja) パターン形成方法
JPH0621023A (ja) 薄膜デバイスの製造法
JP2672185B2 (ja) 薄膜素子加工方法とその装置
JPS6376438A (ja) パタ−ン形成方法
JPH0513319A (ja) パターン形成方法
JP2003273002A (ja) マスクの製造方法
JP2622188B2 (ja) 薄膜デバイスの微細加工方法
JP2709188B2 (ja) 半導体デバイスの微細加工方法およびその装置
JP2667930B2 (ja) 微細加工方法及び装置
JP2966036B2 (ja) エッチングパターンの形成方法
JPH11167037A (ja) 誘導結合プラズマ装置を利用する光導波路素子製造方法
US20240412979A1 (en) Method for dry etching using plasma
JPH03155621A (ja) ドライエッチング方法
JP4792666B2 (ja) ステンシルマスク、その製造方法及び露光方法
JPH05267155A (ja) 半導体装置の製造方法
JP2709175B2 (ja) エッチングパターンの形成方法