JPH0621044A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621044A JPH0621044A JP4175847A JP17584792A JPH0621044A JP H0621044 A JPH0621044 A JP H0621044A JP 4175847 A JP4175847 A JP 4175847A JP 17584792 A JP17584792 A JP 17584792A JP H0621044 A JPH0621044 A JP H0621044A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polysilane
- hydrophilic functional
- functional group
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Silicon Polymers (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、ＴＥＯＳとＯ
3 とを使用してなすＣＶＤ法を使用してシリコン上のみ
ならず絶縁物上にも緻密な膜質の絶縁物膜を形成しうる
方法を提供することを目的とする。 【構成】 表面にシリコンと絶縁物（ＳｉＯ2 、ＰＳ
Ｇ、ＢＰＳＧ、Ｓｉ3 Ｎ4等）とが混在する基板上に、
末端に親水性官能基を有するポリシランをラングミュア
・ブロジェット法を使用して接触させ、基板の表面にポ
リシランの親水性官能基を結合させてポリシランの薄膜
を形成し、ポリシランの薄膜の形成された基板に熱処理
または光照射を施してポリシランの親水性官能基を分解
除去した後、ＴＥＯＳとＯ3 との混合ガスを使用してな
すＣＶＤ法を使用して基板上に平坦な絶縁物膜を形成す
るようにする。
3 とを使用してなすＣＶＤ法を使用してシリコン上のみ
ならず絶縁物上にも緻密な膜質の絶縁物膜を形成しうる
方法を提供することを目的とする。 【構成】 表面にシリコンと絶縁物（ＳｉＯ2 、ＰＳ
Ｇ、ＢＰＳＧ、Ｓｉ3 Ｎ4等）とが混在する基板上に、
末端に親水性官能基を有するポリシランをラングミュア
・ブロジェット法を使用して接触させ、基板の表面にポ
リシランの親水性官能基を結合させてポリシランの薄膜
を形成し、ポリシランの薄膜の形成された基板に熱処理
または光照射を施してポリシランの親水性官能基を分解
除去した後、ＴＥＯＳとＯ3 との混合ガスを使用してな
すＣＶＤ法を使用して基板上に平坦な絶縁物膜を形成す
るようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、テトラエチルオルソシリケイト（以下、ＴＥ
ＯＳと云う。）とオゾン（以下、Ｏ3 と云う。）とを使
用してなすＣＶＤ法を使用して良質の絶縁物膜例えばＳ
ｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4の膜を形成する
方法に関する。
法、特に、テトラエチルオルソシリケイト（以下、ＴＥ
ＯＳと云う。）とオゾン（以下、Ｏ3 と云う。）とを使
用してなすＣＶＤ法を使用して良質の絶縁物膜例えばＳ
ｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4の膜を形成する
方法に関する。
【０００２】
【従来の技術】窒素（Ｎ2 ）ガスを使用してバブリング
したＴＥＯＳとＯ3 とをＣＶＤ装置に導入して分解し、
基板上にＳｉＯ2 膜を堆積する方法が知られている。
したＴＥＯＳとＯ3 とをＣＶＤ装置に導入して分解し、
基板上にＳｉＯ2 膜を堆積する方法が知られている。
【０００３】
【発明が解決しようとする課題】基板上にシリコンと絶
縁物（ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4 等）と
が混在する場合、シリコン上と絶縁物上とでは絶縁物膜
の堆積状態が異なり、絶縁物上では堆積速度が遅く、ま
た、緻密な膜が形成されないと云う欠点がある。
縁物（ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4 等）と
が混在する場合、シリコン上と絶縁物上とでは絶縁物膜
の堆積状態が異なり、絶縁物上では堆積速度が遅く、ま
た、緻密な膜が形成されないと云う欠点がある。
【０００４】ＴＥＯＳとＯ3 とを分解して堆積した絶縁
物膜は、カバレージが良く、平坦性が良好であるという
特徴があるが、上記のように、絶縁物上には緻密な膜が
形成されないという問題がある。
物膜は、カバレージが良く、平坦性が良好であるという
特徴があるが、上記のように、絶縁物上には緻密な膜が
形成されないという問題がある。
【０００５】本発明の目的は、この欠点を解消すること
にあり、ＴＥＯＳとＯ3 とを使用してなすＣＶＤ法を使
用してシリコン上のみならず絶縁物上にも緻密な膜質の
絶縁物膜を形成しうる方法を提供することにある。
にあり、ＴＥＯＳとＯ3 とを使用してなすＣＶＤ法を使
用してシリコン上のみならず絶縁物上にも緻密な膜質の
絶縁物膜を形成しうる方法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的は、表面にシ
リコンと絶縁物（ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ 3
Ｎ4 等）とが混在する基板上に、末端に親水性官能基を
有するポリシランをラングミュア・ブロジェット法を使
用して接触させ、前記の基板の表面に前記のポリシラン
の親水性官能基を結合させてポリシランの薄膜を形成
し、このポリシランの薄膜の形成された前記の基板に熱
処理または光照射を施して前記のポリシランの親水性官
能基を分解除去した後、テトラエチルオルソシリケイト
（ＴＥＯＳ）とオゾン（Ｏ3 ）との混合ガスを使用して
なす化学気相堆積法（ＣＶＤ法）を使用して前記の基板
上に平坦な絶縁物膜を形成する工程を有する半導体装置
の製造方法によって達成される。
リコンと絶縁物（ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ 3
Ｎ4 等）とが混在する基板上に、末端に親水性官能基を
有するポリシランをラングミュア・ブロジェット法を使
用して接触させ、前記の基板の表面に前記のポリシラン
の親水性官能基を結合させてポリシランの薄膜を形成
し、このポリシランの薄膜の形成された前記の基板に熱
処理または光照射を施して前記のポリシランの親水性官
能基を分解除去した後、テトラエチルオルソシリケイト
（ＴＥＯＳ）とオゾン（Ｏ3 ）との混合ガスを使用して
なす化学気相堆積法（ＣＶＤ法）を使用して前記の基板
上に平坦な絶縁物膜を形成する工程を有する半導体装置
の製造方法によって達成される。
【０００７】
【作用】親水性官能基を有するポリシランの例を式
（１）に示す。
（１）に示す。
【０００８】
【化１】 式（１）において破線で囲まれた部分が親水性官能基で
あり、この例における親水性官能基はカルボニル基であ
る。親水性官能基としては、この外に式（２）で示す水
酸基や式（３）で示すケトン基等がある。
あり、この例における親水性官能基はカルボニル基であ
る。親水性官能基としては、この外に式（２）で示す水
酸基や式（３）で示すケトン基等がある。
【０００９】
【化２】
【００１０】
【化３】 これらの親水性官能基を有するポリシランの薄膜を基板
上に形成するにはラングミュア・ブロジェット法が使用
される。まず、親水性官能基を有するポリシランを図１
（ａ）に示すように水面上に浮遊させると、親水性官能
基が水と接触し、これと反対の末端にある−Ｈが水と反
発する方向を向いて配列する。
上に形成するにはラングミュア・ブロジェット法が使用
される。まず、親水性官能基を有するポリシランを図１
（ａ）に示すように水面上に浮遊させると、親水性官能
基が水と接触し、これと反対の末端にある−Ｈが水と反
発する方向を向いて配列する。
【００１１】図１（ｂ）に示すように、予め水中に浸漬
しておいた基板を垂直に引き上げて、ポリシランの薄膜
を基板表面に付着させると、基板の表面には絶縁物が存
在するため（シリコンの表面にも薄い自然酸化膜等が形
成されている。）、式（４）に示すように、基板の表面
にある絶縁物中のＯと親水性官能基（式（４）には親水
性官能基が水酸基の場合を示す。）とが結合し、−Ｈが
最表面になるように配列する。
しておいた基板を垂直に引き上げて、ポリシランの薄膜
を基板表面に付着させると、基板の表面には絶縁物が存
在するため（シリコンの表面にも薄い自然酸化膜等が形
成されている。）、式（４）に示すように、基板の表面
にある絶縁物中のＯと親水性官能基（式（４）には親水
性官能基が水酸基の場合を示す。）とが結合し、−Ｈが
最表面になるように配列する。
【００１２】
【化４】 この状態の基板に熱処理または光照射を施すと、式
（４）において破線で囲んだ部分がＨ2 Ｏとなって除去
され、式（５）に示すように固定化される。
（４）において破線で囲んだ部分がＨ2 Ｏとなって除去
され、式（５）に示すように固定化される。
【００１３】
【化５】 この結果、基板の表面はシリコン上も絶縁物上もすべて
−Ｈとなって疎水性表面となる。すでに知られているよ
うに、疎水性表面上には、ＴＥＯＳとＯ3 との分解によ
り緻密な絶縁物膜が形成されるので、絶縁物上にも緻密
な絶縁物膜が形成されるようになる。
−Ｈとなって疎水性表面となる。すでに知られているよ
うに、疎水性表面上には、ＴＥＯＳとＯ3 との分解によ
り緻密な絶縁物膜が形成されるので、絶縁物上にも緻密
な絶縁物膜が形成されるようになる。
【００１４】
【実施例】以下、図面を参照して、本発明の一実施例に
係る半導体装置の製造方法の要旨に係る絶縁物膜の形成
方法について説明する。
係る半導体装置の製造方法の要旨に係る絶縁物膜の形成
方法について説明する。
【００１５】図１参照 末端に親水性官能基、例えば水酸基を有するポリシラン
を水面上に浮遊させ、予め水中に浸漬しておいた基板を
垂直に引き上げてポリシランの薄膜を基板表面に付着さ
せる。基板表面の絶縁物中のＯとポリシランの水酸基と
が式（４）に示すように結合し、−Ｈが最表面になるよ
うにポリシランが基板上に配列する。この状態の基板に
温度４００〜８００℃の熱処理を施して固定化すると、
式（５）に示すように、基板の最表面がシリコン上と絶
縁物上とに関係なく、すべて−Ｈとなり、疎水性とな
る。
を水面上に浮遊させ、予め水中に浸漬しておいた基板を
垂直に引き上げてポリシランの薄膜を基板表面に付着さ
せる。基板表面の絶縁物中のＯとポリシランの水酸基と
が式（４）に示すように結合し、−Ｈが最表面になるよ
うにポリシランが基板上に配列する。この状態の基板に
温度４００〜８００℃の熱処理を施して固定化すると、
式（５）に示すように、基板の最表面がシリコン上と絶
縁物上とに関係なく、すべて−Ｈとなり、疎水性とな
る。
【００１６】表面が疎水性となった基板をＣＶＤ装置に
導入して常圧の下で３８０℃の温度に加熱し、窒素でバ
ブリングしたＴＥＯＳとＯ3 とを導入して分解させて絶
縁物膜を形成する。基板の表面はすべて疎水性になって
いるため、シリコン上にも絶縁物（ＳｉＯ2 、ＰＳＧ、
ＢＰＳＧ、Ｓｉ3 Ｎ4 等）上にもカバレージが良好で緻
密な絶縁物膜が形成される。
導入して常圧の下で３８０℃の温度に加熱し、窒素でバ
ブリングしたＴＥＯＳとＯ3 とを導入して分解させて絶
縁物膜を形成する。基板の表面はすべて疎水性になって
いるため、シリコン上にも絶縁物（ＳｉＯ2 、ＰＳＧ、
ＢＰＳＧ、Ｓｉ3 Ｎ4 等）上にもカバレージが良好で緻
密な絶縁物膜が形成される。
【００１７】なお、ポリシランの固定化は熱処理だけで
はなく、光照射によっても可能である。
はなく、光照射によっても可能である。
【００１８】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、親水性官能基を有するポ
リシランの薄膜を基板表面に付着させて熱処理または光
照射を施すことによって、基板表面の膜質に関係なく基
板表面を疎水性とすることができるので、シリコンと絶
縁物（ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4 等）の
いずれの上にもＴＥＯＳとＯ3 とを分解して緻密で平坦
性の良い絶縁物膜を形成することができる。
体装置の製造方法においては、親水性官能基を有するポ
リシランの薄膜を基板表面に付着させて熱処理または光
照射を施すことによって、基板表面の膜質に関係なく基
板表面を疎水性とすることができるので、シリコンと絶
縁物（ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4 等）の
いずれの上にもＴＥＯＳとＯ3 とを分解して緻密で平坦
性の良い絶縁物膜を形成することができる。
【図１】基板上に親水性官能基を有するポリシラン薄膜
を形成する工程の説明図である。
を形成する工程の説明図である。
Claims (1)
- 【請求項１】 表面にシリコンと絶縁物（ＳｉＯ2 、Ｐ
ＳＧ、ＢＰＳＧ、Ｓｉ3 Ｎ4 等）とが混在する基板上
に、末端に親水性官能基を有するポリシランをラングミ
ュア・ブロジェット法を使用して接触させ、前記基板の
表面に前記ポリシランの親水性官能基を結合させてポリ
シランの薄膜を形成し、 該ポリシランの薄膜の形成された前記基板に熱処理また
は光照射を施して前記ポリシランの親水性官能基を分解
除去した後、テトラエチルオルソシリケイト（ＴＥＯ
Ｓ）とオゾン（Ｏ3 ）との混合ガスを使用してなす化学
気相堆積法（ＣＶＤ法）を使用して前記基板上に平坦な
絶縁物膜を形成する工程を有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175847A JPH0621044A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175847A JPH0621044A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621044A true JPH0621044A (ja) | 1994-01-28 |
Family
ID=16003254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175847A Withdrawn JPH0621044A (ja) | 1992-07-03 | 1992-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621044A (ja) |
-
1992
- 1992-07-03 JP JP4175847A patent/JPH0621044A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1978548B1 (en) | Process for producing siliceous film | |
| US3620833A (en) | Integrated circuit fabrication | |
| KR100600630B1 (ko) | 저유전율 실리카계 피막 형성용 도포액 및 저유전율피막으로 도포된 기재 | |
| US6699797B1 (en) | Method of fabrication of low dielectric constant porous metal silicate films | |
| DE102014119006B4 (de) | Halbleitervorrichtung mit einer Isolationsstruktur in einer Aussparung in einem Halbleitersubstrat und Verfahren zum Bilden derselben | |
| JP5535583B2 (ja) | トレンチ・アイソレーション構造の形成方法 | |
| JPS62216224A (ja) | タングステンの選択成長方法 | |
| KR20020093069A (ko) | 미세한 홈을 실리카질 재료로 매립 밀봉하는 방법 및실리카질 막 부착 기재 | |
| DE69010298T2 (de) | Niederdruck/Niedertemperatur-Prozess für Deposition von Siliciumdioxyd. | |
| CN1965402A (zh) | 用于形成沟槽隔离结构的方法 | |
| JP2000012536A (ja) | シリカ被膜形成方法 | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| KR900010468A (ko) | 방사 인쇄 매스크용 SiC 매스크지지체 제조방법 | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| US4420503A (en) | Low temperature elevated pressure glass flow/re-flow process | |
| JP2000216165A5 (ja) | ||
| JPH09298241A (ja) | 半導体装置及びその製造方法 | |
| Sugino et al. | Ultraviolet excited Cl‐radical etching of Si through native oxides | |
| JPH07206410A (ja) | シリコン窒化膜の形成方法 | |
| JPH06302598A (ja) | 半導体装置の製造方法 | |
| Nakajima et al. | Defects in a gate oxide grown after the locos process | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| US3753805A (en) | Method of producing planar, double-diffused semiconductor devices | |
| JP3080809B2 (ja) | 半導体装置の製造方法 | |
| KR0165856B1 (ko) | 침착 터널링 산화물의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |