JPH06302598A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06302598A JPH06302598A JP5088308A JP8830893A JPH06302598A JP H06302598 A JPH06302598 A JP H06302598A JP 5088308 A JP5088308 A JP 5088308A JP 8830893 A JP8830893 A JP 8830893A JP H06302598 A JPH06302598 A JP H06302598A
- Authority
- JP
- Japan
- Prior art keywords
- hydrophilic
- substrate
- semiconductor device
- hydrophobic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 低温でかつ、平坦な層間絶縁膜を形成するこ
とのできる半導体装置の製造方法を提供する。 【構成】 基板表面の所望の部分を親水性から疎水性、
もしくは、疎水性から親水性にする工程と、酸化珪素の
過飽和水溶液に基板を浸漬して、前記親水性の部分上に
のみ選択的に珪素酸化膜を堆積する工程を含む半導体装
置の製造方法において、メチル基になる分子１４で基板
表面を覆う工程と、前記メチル基を有する基板表面の所
望の部分に電子線を照射して、照射した部分のメチル基
を脱離させることにより、前記電子線照射部分を親水性
にする工程とを含む半導体装置の製造方法である。
とのできる半導体装置の製造方法を提供する。 【構成】 基板表面の所望の部分を親水性から疎水性、
もしくは、疎水性から親水性にする工程と、酸化珪素の
過飽和水溶液に基板を浸漬して、前記親水性の部分上に
のみ選択的に珪素酸化膜を堆積する工程を含む半導体装
置の製造方法において、メチル基になる分子１４で基板
表面を覆う工程と、前記メチル基を有する基板表面の所
望の部分に電子線を照射して、照射した部分のメチル基
を脱離させることにより、前記電子線照射部分を親水性
にする工程とを含む半導体装置の製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、詳しくは、絶縁膜の形成方法に関するものである。
法、詳しくは、絶縁膜の形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化、高密度化に
伴い、配線が微細かつ多層構造になってきている。横方
向の微細化が確実に進む一方、歩留まり、電気的性能、
信頼性を確保するためには、縦方向の微細化が困難であ
るため、段差が増大する傾向にある。段差が増大して、
平坦性が悪いと、配線パタ−ン露光時の寸法ばらつきの
原因になったり、配線の信頼性に問題を生じるため、層
間絶縁膜の平坦化は重要は課題の１つとなっている。
伴い、配線が微細かつ多層構造になってきている。横方
向の微細化が確実に進む一方、歩留まり、電気的性能、
信頼性を確保するためには、縦方向の微細化が困難であ
るため、段差が増大する傾向にある。段差が増大して、
平坦性が悪いと、配線パタ−ン露光時の寸法ばらつきの
原因になったり、配線の信頼性に問題を生じるため、層
間絶縁膜の平坦化は重要は課題の１つとなっている。
【０００３】以下図面を参照しながら、層間絶縁膜形成
工程の一例について説明する。図６ａは、半導体基板６
１上のフィ−ルド酸化膜６２上にポリシリコン配線６３
を形成する。次にシラン（ＳｉＨ4），フォスフィン
（ＰＨ3），ジボラン（Ｂ 2Ｈ6）と酸素（Ｏ2）を原料と
して用いた常圧化学気相成長法（ＣＶＤ法）により、ボ
ロフォスフォシリケ−トガラス（ＢＰＳＧ）膜６４を堆
積する（図６ｂ）。ＢＰＳＧ膜はアズデポの状態では、
平坦性が悪く、上層の例えば、アルミ配線の信頼性が劣
化する。そのため、９００℃、窒素（Ｎ2）雰囲気中で
熱処理を行うことによりガラスフロ−させて、平坦化を
行っている（図６ｃ）。
工程の一例について説明する。図６ａは、半導体基板６
１上のフィ−ルド酸化膜６２上にポリシリコン配線６３
を形成する。次にシラン（ＳｉＨ4），フォスフィン
（ＰＨ3），ジボラン（Ｂ 2Ｈ6）と酸素（Ｏ2）を原料と
して用いた常圧化学気相成長法（ＣＶＤ法）により、ボ
ロフォスフォシリケ−トガラス（ＢＰＳＧ）膜６４を堆
積する（図６ｂ）。ＢＰＳＧ膜はアズデポの状態では、
平坦性が悪く、上層の例えば、アルミ配線の信頼性が劣
化する。そのため、９００℃、窒素（Ｎ2）雰囲気中で
熱処理を行うことによりガラスフロ−させて、平坦化を
行っている（図６ｃ）。
【０００４】
【発明が解決しようとする課題】しかしながら、上記図
６のような構成では、平坦化のための９００℃という高
温での熱処理が必要であり、下層のゲ−ト長０.５μｍ
以下のトランジスタ特性では、Ｐチャネルトランジスタ
の分離リ−クが発生するために、十分な特性が得られな
いといった問題点を有していた。
６のような構成では、平坦化のための９００℃という高
温での熱処理が必要であり、下層のゲ−ト長０.５μｍ
以下のトランジスタ特性では、Ｐチャネルトランジスタ
の分離リ−クが発生するために、十分な特性が得られな
いといった問題点を有していた。
【０００５】本発明は上記問題点に鑑み、低温でかつ、
平坦な層間絶縁膜を形成することのできる半導体装置の
製造方法を提供するものである。
平坦な層間絶縁膜を形成することのできる半導体装置の
製造方法を提供するものである。
【０００６】また本発明は、工程数を増やすことなく、
配線パターンを形成することができる半導体装置の製造
方法を提供するものである。
配線パターンを形成することができる半導体装置の製造
方法を提供するものである。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めの本発明の半導体装置の製造方法は、基板表面の所望
の部分を親水性から疎水性、もしくは、疎水性から親水
性にする工程と、酸化珪素の過飽和水溶液に基板を浸漬
して、前記親水性の部分上にのみ選択的に珪素酸化膜を
堆積する工程とを含む半導体装置の製造方法において、
アルキル基になる分子で基板表面を覆う工程と、前記ア
ルキル基を有する基板表面の所望の部分に電子線を照射
して、照射した部分のアルキル基を脱離させることによ
り、前記電子線照射部分を親水性にする工程とを含む、
または感光基を有するシリコン樹脂で基板表面を覆う工
程と、前記シリコン樹脂の所望の部分に露光して、架橋
反応を起こさせることにより、前記露光部分を親水性に
する工程とを含むものである。
めの本発明の半導体装置の製造方法は、基板表面の所望
の部分を親水性から疎水性、もしくは、疎水性から親水
性にする工程と、酸化珪素の過飽和水溶液に基板を浸漬
して、前記親水性の部分上にのみ選択的に珪素酸化膜を
堆積する工程とを含む半導体装置の製造方法において、
アルキル基になる分子で基板表面を覆う工程と、前記ア
ルキル基を有する基板表面の所望の部分に電子線を照射
して、照射した部分のアルキル基を脱離させることによ
り、前記電子線照射部分を親水性にする工程とを含む、
または感光基を有するシリコン樹脂で基板表面を覆う工
程と、前記シリコン樹脂の所望の部分に露光して、架橋
反応を起こさせることにより、前記露光部分を親水性に
する工程とを含むものである。
【０００８】また本発明は、上記構成において、段差を
有する基板の凸部を疎水性、凹部を親水性とするもので
ある。
有する基板の凸部を疎水性、凹部を親水性とするもので
ある。
【０００９】また本発明は、上記構成において、親水性
部分に選択的に堆積した二酸化硅素膜をドライエッチン
グ時のマスク材料として用いることを特徴とするもので
ある。
部分に選択的に堆積した二酸化硅素膜をドライエッチン
グ時のマスク材料として用いることを特徴とするもので
ある。
【００１０】
【作用】上記本発明の半導体装置の製造方法によれば、
疎水性の凸部上には、珪素酸化膜は堆積されず、凹部に
のみ堆積されるため、平坦化される。
疎水性の凸部上には、珪素酸化膜は堆積されず、凹部に
のみ堆積されるため、平坦化される。
【００１１】また、本発明により選択的に形成した酸化
膜をドライエッチ時のマスク材料として用いることがで
きる。
膜をドライエッチ時のマスク材料として用いることがで
きる。
【００１２】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。
ながら説明する。
【００１３】（実施例１）図１は本発明の第一の実施例
の半導体製造装置の製造方法を示す工程断面図である。
図１ａにおいて、半導体基板１１上に形成されたフィ−
ルド酸化膜１２上にポリシリコン配線１３を形成する。
の半導体製造装置の製造方法を示す工程断面図である。
図１ａにおいて、半導体基板１１上に形成されたフィ−
ルド酸化膜１２上にポリシリコン配線１３を形成する。
【００１４】次にヘキサメチルジシラザン（以下 HMDS
と略す）蒸気を１５０℃程度に加熱した基板に吹きつけ
て、フィ−ルド酸化膜１２、及び、ポリシリコン１３表
面と反応させて表面全体にシリル基（Ｏ−Ｓｉ−Ｃ
Ｈ3）１４を形成する（図１ｂ）。この反応は（化１）
で表され、反応後の表面は、図２ｂに示すように膜表面
がメチル基で覆われ、疎水性になる。また図２ａにシリ
ル基１４形成前の模式図を示す。
と略す）蒸気を１５０℃程度に加熱した基板に吹きつけ
て、フィ−ルド酸化膜１２、及び、ポリシリコン１３表
面と反応させて表面全体にシリル基（Ｏ−Ｓｉ−Ｃ
Ｈ3）１４を形成する（図１ｂ）。この反応は（化１）
で表され、反応後の表面は、図２ｂに示すように膜表面
がメチル基で覆われ、疎水性になる。また図２ａにシリ
ル基１４形成前の模式図を示す。
【００１５】
【化１】
【００１６】その後凹部にのみ電子線を照射する（図１
ｃ）。メチル基は疎水性であるが、電子線が照射された
部分は、Ｓｉとメチル基の結合が切れて、Ｓｉ−Ｏ−の
ような構造になるため、すぐに大気中の水（Ｈ2Ｏ）と
反応してＳｉ−ＯＨとなって表面が親水性となる。
ｃ）。メチル基は疎水性であるが、電子線が照射された
部分は、Ｓｉとメチル基の結合が切れて、Ｓｉ−Ｏ−の
ような構造になるため、すぐに大気中の水（Ｈ2Ｏ）と
反応してＳｉ−ＯＨとなって表面が親水性となる。
【００１７】次に、ホウ酸（Ｈ3ＢＯ3）水溶液の添加に
よりシリカ（ＳｉＯ2）を過飽和させた、ケイフッ化水
素酸（Ｈ2ＳｉＦ6）のシリカ過飽和溶液にシリコン基板
を浸し、二酸化珪素（ＳｉＯ2）膜１５を基板に堆積す
る。その反応は文献Dig TechPap Symp VLSI Technol,vo
l1990,p3-4で示されているように（化２）で表わされ反
応は常温で起こる。
よりシリカ（ＳｉＯ2）を過飽和させた、ケイフッ化水
素酸（Ｈ2ＳｉＦ6）のシリカ過飽和溶液にシリコン基板
を浸し、二酸化珪素（ＳｉＯ2）膜１５を基板に堆積す
る。その反応は文献Dig TechPap Symp VLSI Technol,vo
l1990,p3-4で示されているように（化２）で表わされ反
応は常温で起こる。
【００１８】
【化２】
【００１９】なお、このときの反応は一例で、フッ酸の
変わりにアルカリ化合物を生成する反応であってもよ
い。このとき、二酸化珪素膜は疎水性の部分には堆積し
ないため、図１ｄに示す様に、凹部にのみ、酸化膜をポ
リシリコン配線の上面と同じ高さまで堆積する。次に上
層にＣＶＤ法で絶縁膜１６を堆積する（図１ｅ）。この
ようにして平坦化できる。
変わりにアルカリ化合物を生成する反応であってもよ
い。このとき、二酸化珪素膜は疎水性の部分には堆積し
ないため、図１ｄに示す様に、凹部にのみ、酸化膜をポ
リシリコン配線の上面と同じ高さまで堆積する。次に上
層にＣＶＤ法で絶縁膜１６を堆積する（図１ｅ）。この
ようにして平坦化できる。
【００２０】なお、疎水性の表面を形成するために、ヘ
キサメチルジシランを用いたが、他のシラン化合物、シ
ロキサン化合物、ジシラザン化合物のような界面活性剤
でもよい。また、配線はポリシリコン以外の、アルミ配
線などの金属配線でもよい。
キサメチルジシランを用いたが、他のシラン化合物、シ
ロキサン化合物、ジシラザン化合物のような界面活性剤
でもよい。また、配線はポリシリコン以外の、アルミ配
線などの金属配線でもよい。
【００２１】またＨＭＤＳ蒸気を基板に吹き付ける代わ
りにＨＭＤＳ液を滴下して回転させてもよい。
りにＨＭＤＳ液を滴下して回転させてもよい。
【００２２】（実施例２）図３は本発明の第二の実施例
を示すものである。
を示すものである。
【００２３】図３ａにおいて、半導体基板３１上に形成
されたフィ−ルド酸化膜３２上にポリシリコン配線３３
を形成する。
されたフィ−ルド酸化膜３２上にポリシリコン配線３３
を形成する。
【００２４】次にジアゾ基、ビニル基等の感光基を有す
るシリコン樹脂３４を数十ｎｍ塗布する（図３ｂ）。そ
の次にポリシリコン配線の反転マスクで露光を行う（図
３ｃ）。シリコン樹脂は疎水性であるが、露光された部
分は架橋して、Ｓｉ−Ｏ−Ｓｉのような構造となるため
親水性となる。次に実施例１と同様にシリカが過飽和の
ケイフッ化水素酸溶液に基板を浸し、親水性の部分に珪
素酸化膜３５を堆積させ平坦化する（図３ｄ）。次に上
層にＣＶＤ法で絶縁膜３６を堆積する（図３ｅ）。この
ようにして平坦化できる。
るシリコン樹脂３４を数十ｎｍ塗布する（図３ｂ）。そ
の次にポリシリコン配線の反転マスクで露光を行う（図
３ｃ）。シリコン樹脂は疎水性であるが、露光された部
分は架橋して、Ｓｉ−Ｏ−Ｓｉのような構造となるため
親水性となる。次に実施例１と同様にシリカが過飽和の
ケイフッ化水素酸溶液に基板を浸し、親水性の部分に珪
素酸化膜３５を堆積させ平坦化する（図３ｄ）。次に上
層にＣＶＤ法で絶縁膜３６を堆積する（図３ｅ）。この
ようにして平坦化できる。
【００２５】（実施例３）図４は本発明の第三の実施例
を示すものである。
を示すものである。
【００２６】図４ａにおいて、半導体基板４１上に形成
された酸化膜４２上に銅（Ｃｕ）膜４３がＣＶＤ法によ
り堆積されている。次に実施例１同様、ＨＭＤＳ（ヘキ
サメチルジシラザン）蒸気を１５０℃程度に加熱した基
板に吹きつけて、酸化膜、及び、銅表面と反応させて表
面全体にＯ−Ｓｉ−ＣＨ４４を形成する（図４ｂ）。反
応後の表面は、膜表面がメチル基で覆われ、疎水性にな
る。その後配線パタ−ン部にのみ電子線を照射する（図
４ｃ）。メチルは疎水性であるが、電子線が照射された
部分は、Ｓｉとメチル基の結合が切れて、Ｓｉ−Ｏ−の
ような構造になるため、すぐに大気中の水分子（Ｈ
2Ｏ）と反応してＳｉ−ＯＨとなって親水性の表面とな
る。
された酸化膜４２上に銅（Ｃｕ）膜４３がＣＶＤ法によ
り堆積されている。次に実施例１同様、ＨＭＤＳ（ヘキ
サメチルジシラザン）蒸気を１５０℃程度に加熱した基
板に吹きつけて、酸化膜、及び、銅表面と反応させて表
面全体にＯ−Ｓｉ−ＣＨ４４を形成する（図４ｂ）。反
応後の表面は、膜表面がメチル基で覆われ、疎水性にな
る。その後配線パタ−ン部にのみ電子線を照射する（図
４ｃ）。メチルは疎水性であるが、電子線が照射された
部分は、Ｓｉとメチル基の結合が切れて、Ｓｉ−Ｏ−の
ような構造になるため、すぐに大気中の水分子（Ｈ
2Ｏ）と反応してＳｉ−ＯＨとなって親水性の表面とな
る。
【００２７】次に、ホウ酸（Ｈ3ＢＯ3）水溶液を添加し
シリカを過飽和させた、ケイフッ化水素酸（Ｈ2Ｓｉ
Ｆ6）のシリカ過飽和溶液にシリコン基板を浸し、Ｓｉ
Ｏ2膜を基板に堆積する。この反応は常温で起こる。こ
のとき、二酸化珪素膜は疎水性の部分には堆積しないた
め、配線パタ−ン部のみ二酸化珪素膜４５が堆積され
る。
シリカを過飽和させた、ケイフッ化水素酸（Ｈ2Ｓｉ
Ｆ6）のシリカ過飽和溶液にシリコン基板を浸し、Ｓｉ
Ｏ2膜を基板に堆積する。この反応は常温で起こる。こ
のとき、二酸化珪素膜は疎水性の部分には堆積しないた
め、配線パタ−ン部のみ二酸化珪素膜４５が堆積され
る。
【００２８】次にこの珪素酸化膜をマスクとしてドライ
エッチングで銅（Ｃｕ）をエッチングして配線を形成す
る。この方法は、特にＣｕ等のエッチング時に基板温度
を高温とするためにマスク材料としてレジストが使えな
い場合は有効である。
エッチングで銅（Ｃｕ）をエッチングして配線を形成す
る。この方法は、特にＣｕ等のエッチング時に基板温度
を高温とするためにマスク材料としてレジストが使えな
い場合は有効である。
【００２９】（実施例４）図５は本発明の第四の実施例
を示すものである。
を示すものである。
【００３０】図５ａにおいて、半導体基板上５１に形成
された酸化膜５２上に銅（Ｃｕ）５３膜がＣＶＤ法によ
り堆積されている。次に実施例２同様、感光基を有する
シリコン樹脂５５を数十ｎｍ塗布する（図５ｂ）。その
次に配線のマスクで露光を行う（図５ｃ）。シリコン樹
脂は疎水性であるが、露光された部分は架橋して、Ｓｉ
−Ｏ−Ｓｉのような構造となるため親水性となる。
された酸化膜５２上に銅（Ｃｕ）５３膜がＣＶＤ法によ
り堆積されている。次に実施例２同様、感光基を有する
シリコン樹脂５５を数十ｎｍ塗布する（図５ｂ）。その
次に配線のマスクで露光を行う（図５ｃ）。シリコン樹
脂は疎水性であるが、露光された部分は架橋して、Ｓｉ
−Ｏ−Ｓｉのような構造となるため親水性となる。
【００３１】次に実施例１と同様にシリカが過飽和のケ
イフッ化水素酸溶液に基板を浸し、親水性の配線パタ−
ン部に珪素酸化膜を堆積させる（図５ｄ）。次にこの珪
素酸化膜をマスクとしてドライエッチングで銅（Ｃｕ）
５３をエッチングして配線を形成する。この方法は、特
にＣｕ等のエッチング時に基板温度を高温とするために
マスク材料としてレジストが使えない場合は有効であ
る。
イフッ化水素酸溶液に基板を浸し、親水性の配線パタ−
ン部に珪素酸化膜を堆積させる（図５ｄ）。次にこの珪
素酸化膜をマスクとしてドライエッチングで銅（Ｃｕ）
５３をエッチングして配線を形成する。この方法は、特
にＣｕ等のエッチング時に基板温度を高温とするために
マスク材料としてレジストが使えない場合は有効であ
る。
【００３２】なお実施例３、実施例４において、ドライ
エッチングされる材料は銅（Ｃｕ）としたが、ドライエ
ッチング時に珪素酸化膜と十分に選択比が得られるアル
ミ、シリコン、ポリシリコン、窒化シリコン等でもよ
い。
エッチングされる材料は銅（Ｃｕ）としたが、ドライエ
ッチング時に珪素酸化膜と十分に選択比が得られるアル
ミ、シリコン、ポリシリコン、窒化シリコン等でもよ
い。
【００３３】また実施例１、実施例３において、メチル
基を用いたが、エチル基等のアルキル基を用いてもよ
い。
基を用いたが、エチル基等のアルキル基を用いてもよ
い。
【００３４】
【発明の効果】以上のように本発明は、基板表面の所望
の部分を疎水性、もしくは、親水性にする工程と、酸化
珪素の過飽和水溶液に基板を浸漬して、液層成長により
親水性の部分上にのみ選択的に珪素酸化膜を堆積する工
程を含むことにより、信頼性あるいは歩留まりを向上さ
せることができる。
の部分を疎水性、もしくは、親水性にする工程と、酸化
珪素の過飽和水溶液に基板を浸漬して、液層成長により
親水性の部分上にのみ選択的に珪素酸化膜を堆積する工
程を含むことにより、信頼性あるいは歩留まりを向上さ
せることができる。
【図１】本発明の第一の実施例による半導体装置の製造
工程断面図
工程断面図
【図２】図１ａ、ｂの詳細説明図
【図３】本発明の第二の実施例による半導体装置の製造
工程断面図
工程断面図
【図４】本発明の第三の実施例による半導体装置の製造
工程断面図
工程断面図
【図５】本発明の第四の実施例による半導体装置の製造
工程断面図
工程断面図
【図６】従来例の半導体装置の製造工程断断面図
１１ 半導体基板 １２ フィールド酸化膜 １３ ポリシリコン配線 １４ ヘキサメチルジシラザンと反応後の表面 １５ 液層で堆積した二酸化珪素膜 １６ ＣＶＤ法で堆積した酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 (72)発明者 矢野 航作 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】基板表面の所望の部分を親水性から疎水
性、もしくは、疎水性から親水性にする工程と、酸化珪
素の過飽和水溶液に基板を浸漬して、前記親水性の部分
上にのみ選択的に珪素酸化膜を堆積する工程とを含む半
導体装置の製造方法において、 アルキル基になる分子で基板表面を覆う工程と、 前記アルキル基を有する基板表面の所望の部分に電子線
を照射して、照射した部分のアルキル基を脱離させるこ
とにより、前記電子線照射部分を親水性にする工程とを
含む半導体装置の製造方法。 - 【請求項２】基板表面の所望の部分を親水性から疎水
性、もしくは、疎水性から親水性にする工程と、酸化珪
素の過飽和水溶液に基板を浸漬して、前記親水性の部分
上にのみ選択的に珪素酸化膜を堆積する工程とを含む半
導体装置の製造方法において、 感光基を有するシリコン樹脂で基板表面を覆う工程と、 前記シリコン樹脂の所望の部分に露光して、架橋反応を
起こさせることにより、前記露光部分を親水性にする工
程とを含む半導体装置の製造方法。 - 【請求項３】請求項１、２記載において、段差を有する
基板の凸部を疎水性、凹部を親水性とする半導体装置の
製造方法。 - 【請求項４】請求項１、２記載において、親水性部分に
選択的に堆積した二酸化硅素膜をドライエッチング時の
マスク材料として用いることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5088308A JPH06302598A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5088308A JPH06302598A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302598A true JPH06302598A (ja) | 1994-10-28 |
Family
ID=13939310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5088308A Pending JPH06302598A (ja) | 1993-04-15 | 1993-04-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302598A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382022B1 (ko) * | 1998-08-31 | 2003-04-26 | 가부시끼가이샤 도시바 | 성막 방법 |
| JP2007182053A (ja) * | 2005-12-29 | 2007-07-19 | Lg Philips Lcd Co Ltd | パターン形成方法及びこれを用いた液晶表示素子の製造方法 |
| US20090061633A1 (en) * | 2007-08-31 | 2009-03-05 | Fujitsu Limited | Method of manufacturing semiconductor device |
| JP2013102090A (ja) * | 2011-11-09 | 2013-05-23 | Toshiba Corp | 化学的平坦化方法及び化学的平坦化装置 |
| JP2015019102A (ja) * | 2008-06-16 | 2015-01-29 | 株式会社東芝 | 半導体基板の表面処理装置 |
| US9859111B2 (en) | 2009-12-11 | 2018-01-02 | Toshiba Memory Corporation | Apparatus and method of treating surface of semiconductor substrate |
-
1993
- 1993-04-15 JP JP5088308A patent/JPH06302598A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382022B1 (ko) * | 1998-08-31 | 2003-04-26 | 가부시끼가이샤 도시바 | 성막 방법 |
| JP2007182053A (ja) * | 2005-12-29 | 2007-07-19 | Lg Philips Lcd Co Ltd | パターン形成方法及びこれを用いた液晶表示素子の製造方法 |
| US8893618B2 (en) | 2005-12-29 | 2014-11-25 | Lg Display Co., Ltd. | Patterning method and method for manufacturing liquid crystal display device using the same |
| US20090061633A1 (en) * | 2007-08-31 | 2009-03-05 | Fujitsu Limited | Method of manufacturing semiconductor device |
| JP2015019102A (ja) * | 2008-06-16 | 2015-01-29 | 株式会社東芝 | 半導体基板の表面処理装置 |
| JP2016001753A (ja) * | 2008-06-16 | 2016-01-07 | 株式会社東芝 | 基板処理装置、基板処理方法及び基板処理液 |
| US9859111B2 (en) | 2009-12-11 | 2018-01-02 | Toshiba Memory Corporation | Apparatus and method of treating surface of semiconductor substrate |
| US9991111B2 (en) | 2009-12-11 | 2018-06-05 | Toshiba Memory Corporation | Apparatus and method of treating surface of semiconductor substrate |
| JP2013102090A (ja) * | 2011-11-09 | 2013-05-23 | Toshiba Corp | 化学的平坦化方法及び化学的平坦化装置 |
| US9196501B2 (en) | 2011-11-09 | 2015-11-24 | Kabushiki Kaisha Toshiba | Method for chemical planarization and chemical planarization apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795811A (en) | Method for forming insulating films in semiconductor devices | |
| JPS58118126A (ja) | 広い誘電体分離領域の形成方法 | |
| USRE38363E1 (en) | Method of forming trench isolation having polishing step and method of manufacturing semiconductor device | |
| US5407529A (en) | Method for manufacturing semiconductor device | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| US6124213A (en) | Process of fabricating semiconductor device having ashing step for photo-resist mask in plasma produced from Nx Hy gas | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JPH06302598A (ja) | 半導体装置の製造方法 | |
| US7393779B2 (en) | Shrinking contact apertures through LPD oxide | |
| JPH0945687A (ja) | 基板表面の平坦化方法 | |
| JPH10112499A (ja) | 金属プラグおよび／または金属配線の形成方法 | |
| US6627551B2 (en) | Method for avoiding microscratch in interlevel dielectric layer chemical mechanical polishing process | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JP2849286B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| GB2245759A (en) | Method of forming a tungsten interconnection pattern on a semiconductor device | |
| US20250201559A1 (en) | Semiconductor pattern structure preservation | |
| JP2001176788A (ja) | パターン形成方法および半導体装置 | |
| JPH0565049B2 (ja) | ||
| KR100415096B1 (ko) | 반도체장치의소자분리막의형성방법 | |
| JP3315907B2 (ja) | 半導体装置の製造方法 | |
| JPS5931215B2 (ja) | 絶縁層の形成方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 | |
| JPH0714841A (ja) | 半導体装置の製造方法 | |
| JPH07288254A (ja) | 半導体装置およびその製造方法 |