JPH0621055A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0621055A JPH0621055A JP17789492A JP17789492A JPH0621055A JP H0621055 A JPH0621055 A JP H0621055A JP 17789492 A JP17789492 A JP 17789492A JP 17789492 A JP17789492 A JP 17789492A JP H0621055 A JPH0621055 A JP H0621055A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- wiring
- alloy
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 80
- 239000010410 layer Substances 0.000 claims abstract description 72
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000002245 particle Substances 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract 1
- 229910052718 tin Inorganic materials 0.000 description 59
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 238000000992 sputter etching Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 238000005546 reactive sputtering Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】下層配線と上層配線の接続孔部の抵抗増大が生
じることがなく、パーティクルの発生も少ない半導体装
置及びその製造方法を提供する。 【構成】半導体基板１０１上に第１のＡｌ合金１０２、
第１のＴｉＮ１０３を形成し、パターニングを行い第１
の配線層とする。層間絶縁膜１０４を形成し、接続孔１
０５を第１のＴｉＮ１０３を残した状態で形成した後、
第２のＴｉＮ１０６を形成する。次に、第２のＡｌ合金
１０７を形成し、第２のＴｉＮ１０６、第２のＡｌ合金
１０７をパターニングし第２の配線層とすることによ
り、抵抗の増大が生じない接続孔を形成する。 【効果】下層配線と上層配線の接続孔部に下層配線上部
のＴｉＮ膜を残すことにより、接続孔部にＴｉＮを残し
た場合のようなパーティクルの発生や、オープン不良の
発生が生じることがない。信頼性が向上し、高い歩留り
が得られる。
じることがなく、パーティクルの発生も少ない半導体装
置及びその製造方法を提供する。 【構成】半導体基板１０１上に第１のＡｌ合金１０２、
第１のＴｉＮ１０３を形成し、パターニングを行い第１
の配線層とする。層間絶縁膜１０４を形成し、接続孔１
０５を第１のＴｉＮ１０３を残した状態で形成した後、
第２のＴｉＮ１０６を形成する。次に、第２のＡｌ合金
１０７を形成し、第２のＴｉＮ１０６、第２のＡｌ合金
１０７をパターニングし第２の配線層とすることによ
り、抵抗の増大が生じない接続孔を形成する。 【効果】下層配線と上層配線の接続孔部に下層配線上部
のＴｉＮ膜を残すことにより、接続孔部にＴｉＮを残し
た場合のようなパーティクルの発生や、オープン不良の
発生が生じることがない。信頼性が向上し、高い歩留り
が得られる。
Description
【０００１】
【産業上の利用分野】本発明は多層配線を有する半導体
装置の配線構造、特に下層配線層と上層配線層との接続
部の構造及びその製造方法に関する。
装置の配線構造、特に下層配線層と上層配線層との接続
部の構造及びその製造方法に関する。
【０００２】
【従来の技術】従来の多層配線を有する半導体装置にお
いて、下層配線上部にＴｉＮを形成した場合は、図７に
示すように、上層配線と下層配線の接続孔を形成すると
きに、接触抵抗を下げるため、接続孔エッチ時のレジス
トをマスクとして、層間絶縁膜７０４と接続部の下層配
線上部のＴｉＮ７０３を連続してエッチングし、除去し
ていた。
いて、下層配線上部にＴｉＮを形成した場合は、図７に
示すように、上層配線と下層配線の接続孔を形成すると
きに、接触抵抗を下げるため、接続孔エッチ時のレジス
トをマスクとして、層間絶縁膜７０４と接続部の下層配
線上部のＴｉＮ７０３を連続してエッチングし、除去し
ていた。
【０００３】図７中、７０１は半導体基板、７０２は下
層配線、７０３は下層配線上部のＴｉＮ、７０４は層間
絶縁膜、７０５は接続孔、７０６は上層配線である。
層配線、７０３は下層配線上部のＴｉＮ、７０４は層間
絶縁膜、７０５は接続孔、７０６は上層配線である。
【０００４】
【発明が解決しようとする課題】しかし前述の従来の技
術では、接続孔のエッチングに於いてＴｉＮを除去する
時に接続孔に露出しているＡｌ合金がスパッタエッチに
より、エッチングされ、Ａｌを含んだ物質がフォトレジ
ストの側壁に形成され、レジスト除去後も残ってしまう
ため接続孔部での上層配線のオープン不良が発生しやす
く、上層配線形成前にスパッタエッチングによる表面の
クリーニングが必要でありそのためスパッタエッチング
を行なうチャンバーでのパーティクルの発生や半導体基
板へのパーティクルの付着が起るという課題がある。
術では、接続孔のエッチングに於いてＴｉＮを除去する
時に接続孔に露出しているＡｌ合金がスパッタエッチに
より、エッチングされ、Ａｌを含んだ物質がフォトレジ
ストの側壁に形成され、レジスト除去後も残ってしまう
ため接続孔部での上層配線のオープン不良が発生しやす
く、上層配線形成前にスパッタエッチングによる表面の
クリーニングが必要でありそのためスパッタエッチング
を行なうチャンバーでのパーティクルの発生や半導体基
板へのパーティクルの付着が起るという課題がある。
【０００５】そこで本発明は、このような課題を解決す
るもので、その目的とするところはパーティクルの発生
を抑制し、上層配線と下層配線の接続を確実に行い、接
続孔部の抵抗が低く、オープン不良の生じない接続を行
った半導体装置及びその製造方法を提供するところにあ
る。
るもので、その目的とするところはパーティクルの発生
を抑制し、上層配線と下層配線の接続を確実に行い、接
続孔部の抵抗が低く、オープン不良の生じない接続を行
った半導体装置及びその製造方法を提供するところにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
下層配線層と上層配線層との接続部の配線構造が、上層
配線がＴｉＮとＡｌまたはＡｌ合金との積層膜であり、
下層配線の上部にはＴｉＮが存在することを特徴とす
る。
下層配線層と上層配線層との接続部の配線構造が、上層
配線がＴｉＮとＡｌまたはＡｌ合金との積層膜であり、
下層配線の上部にはＴｉＮが存在することを特徴とす
る。
【０００７】本発明の他の半導体装置は、下層配線層と
上層配線層との接続部の配線構造が、上層配線がＴｉと
ＴｉＮとＡｌまたはＡｌ合金との積層膜であり、下層配
線の上部にはＴｉＮが存在することを特徴とする。
上層配線層との接続部の配線構造が、上層配線がＴｉと
ＴｉＮとＡｌまたはＡｌ合金との積層膜であり、下層配
線の上部にはＴｉＮが存在することを特徴とする。
【０００８】本発明の他の半導体装置は、下層配線層と
上層配線層との接続部の配線構造が、上層配線がＴｉＮ
とＷとＡｌまたはＡｌ合金との積層膜であり、下層配線
の上部にはＴｉＮが存在することを特徴とする。
上層配線層との接続部の配線構造が、上層配線がＴｉＮ
とＷとＡｌまたはＡｌ合金との積層膜であり、下層配線
の上部にはＴｉＮが存在することを特徴とする。
【０００９】本発明の他の半導体装置は、下層配線層と
上層配線層との接続部の配線構造が、上層配線がＴｉと
ＴｉＮとＷとＡｌまたはＡｌ合金との積層膜であり、下
層配線の上部にはＴｉＮが存在することを特徴とする。
上層配線層との接続部の配線構造が、上層配線がＴｉと
ＴｉＮとＷとＡｌまたはＡｌ合金との積層膜であり、下
層配線の上部にはＴｉＮが存在することを特徴とする。
【００１０】本発明の半導体装置の製造方法は、下層配
線層が形成された半導体基板上に層間絶縁膜を形成し、
前記下層配線上部のＴｉＮを残して、前記層間絶縁膜に
接続孔を開孔する工程と、ＴｉＮを形成する工程と、Ａ
ｌまたはＡｌ合金をを形成する工程を有することを特徴
とする半導体装置の製造方法。
線層が形成された半導体基板上に層間絶縁膜を形成し、
前記下層配線上部のＴｉＮを残して、前記層間絶縁膜に
接続孔を開孔する工程と、ＴｉＮを形成する工程と、Ａ
ｌまたはＡｌ合金をを形成する工程を有することを特徴
とする半導体装置の製造方法。
【００１１】本発明の他の半導体装置の製造方法は、下
層配線層が形成された半導体基板上に層間絶縁膜を形成
し、前記下層配線上部のＴｉＮを残して、前記層間絶縁
膜に接続孔を開孔する工程と、ＴｉとＴｉＮとを形成す
る工程と、ＡｌまたはＡｌ合金を形成する工程を有する
ことを特徴とする半導体装置の製造方法。
層配線層が形成された半導体基板上に層間絶縁膜を形成
し、前記下層配線上部のＴｉＮを残して、前記層間絶縁
膜に接続孔を開孔する工程と、ＴｉとＴｉＮとを形成す
る工程と、ＡｌまたはＡｌ合金を形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【００１２】本発明の他の半導体装置の製造方法は、下
層配線層が形成された半導体基板上に層間絶縁膜を形成
し、前記下層配線上部のＴｉＮを残して、前記層間絶縁
膜に接続孔を開孔する工程と、ＴｉＮを形成する工程
と、Ｗを形成する工程と、Ｗをエッチバックする工程
と、ＡｌまたはＡｌ合金を形成する工程を有することを
特徴とする。また、Ｗをエッチバックする工程におい
て、ＴｉＮも同時にエッチングする方法もある。
層配線層が形成された半導体基板上に層間絶縁膜を形成
し、前記下層配線上部のＴｉＮを残して、前記層間絶縁
膜に接続孔を開孔する工程と、ＴｉＮを形成する工程
と、Ｗを形成する工程と、Ｗをエッチバックする工程
と、ＡｌまたはＡｌ合金を形成する工程を有することを
特徴とする。また、Ｗをエッチバックする工程におい
て、ＴｉＮも同時にエッチングする方法もある。
【００１３】本発明の他の半導体装置の製造方法は、下
層配線層が形成された半導体基板上に層間絶縁膜を形成
し、前記下層配線上部のＴｉＮを残して、前記層間絶縁
膜に接続孔を開孔する工程と、ＴｉとＴｉＮとを形成す
る工程と、Ｗを形成する工程と、Ｗをエッチバックする
工程と、ＡｌまたはＡｌ合金を形成する工程を有するこ
とを特徴とする。また、Ｗをエッチバックする工程にお
いて、ＴｉＮとＴｉも同時にエッチングする方法もあ
る。
層配線層が形成された半導体基板上に層間絶縁膜を形成
し、前記下層配線上部のＴｉＮを残して、前記層間絶縁
膜に接続孔を開孔する工程と、ＴｉとＴｉＮとを形成す
る工程と、Ｗを形成する工程と、Ｗをエッチバックする
工程と、ＡｌまたはＡｌ合金を形成する工程を有するこ
とを特徴とする。また、Ｗをエッチバックする工程にお
いて、ＴｉＮとＴｉも同時にエッチングする方法もあ
る。
【００１４】
【実施例】以下、本発明について実施例に基づき詳細に
説明する。
説明する。
【００１５】（実施例１） 図１は本発明の１実施例を
工程順に示す断面図である。まず、トランジスタ等が形
成されている半導体基板１０１上に下層配線として第１
のＡｌ合金１０２としてＡｌ−０．３ｗｔ％Ｃｕ膜を
０．５μｍスパッタ法により形成し、連続してフォト工
程での反射防止膜として、第１のＴｉＮ１０３を３０ｎ
ｍ反応性スパッタ法により形成し、所望のパターンのフ
ォトレジストを形成し、前記フォトレジストをマスクと
して前記第１のＡｌ合金１０２、第１のＴｉＮ１０３を
ＢＣｌ3 、Ｃｌ2 等を用いたドライエッチング法により
エッチングし、マスクとして使用したフォトレジストを
除去し、下層配線を形成する。（図１（ａ）） また、下層配線としてＴｉＮとＡｌ合金の間にＴｉを形
成し、ＴｉＮとＡｌ合金の密着性を向上させるととも
に、接触抵抗を安定化させるという方法もある。次に、
層間絶縁膜１０４をＳＯＧ等を用いて、十分に平坦化を
行って形成し、所望のパターンのフォトレジストを形成
し前記フォトレジストをマスクとして前記層間絶縁膜１
０４をＣＨＦ3 等を用いたドライエッチングによりエッ
チングし、接続孔を形成する。この時のエッチングでは
接続孔部の第１のＴｉＮ１０３を確実に残す必要があ
り、ＴｉＮをエッチングするＣＦ4、Ｃ2Ｆ6等を用いた
エッチングは適さない。このようにＴｉＮを残すことに
より、レジストの側壁にＡｌを含んだ反応生成物が形成
されることはない。マスクとして使用したフォトレジス
トを除去し、接続孔１０５を形成する。（図１（ｂ）） 次いで、接続孔での接触抵抗を下げるため、下層配線上
部と同じ材料である、第２のＴｉＮ１０６を１００ｎｍ
反応性スパッタ法により形成する。この前処理として、
通常はスパッタエッチングによるクリーニングを行なう
が、接続孔部にはＡｌ合金は露出していないため、スパ
ッタエッチングによる表面のクリーニングは必要なくパ
ーティクルの発生を抑制できる。（図１（ｃ）） 次に、上層配線として、第２のＡｌ合金１０７として、
Ａｌ−０．３ｗｔ％Ｃｕを０．７μｍスパッタ法により
形成する。次いで、所望のパターンのフォトレジストを
形成し、前記フォトレジストをマスクとして前記第２の
Ａｌ合金１０８、前記第２のＴｉＮ１０６をＢＣｌ3 、
Ｃｌ2 等を用いたドライエッチング法によりエッチング
し、マスクとして使用したフォトレジストを除去し、上
層配線を形成する。（図１（ｄ）） この様にして形成された上層配線と下層配線の接続部で
は、下層配線上のＴｉＮを除去した場合のようなＡｌを
含んだ形成物は発生せず、接続孔のオープン不良が生じ
ることはなく、また、上層配線を形成するときの前処理
としてのスパッタエッチングによるクリーニングが必要
ないためパーティクルの発生を抑えることができる。
工程順に示す断面図である。まず、トランジスタ等が形
成されている半導体基板１０１上に下層配線として第１
のＡｌ合金１０２としてＡｌ−０．３ｗｔ％Ｃｕ膜を
０．５μｍスパッタ法により形成し、連続してフォト工
程での反射防止膜として、第１のＴｉＮ１０３を３０ｎ
ｍ反応性スパッタ法により形成し、所望のパターンのフ
ォトレジストを形成し、前記フォトレジストをマスクと
して前記第１のＡｌ合金１０２、第１のＴｉＮ１０３を
ＢＣｌ3 、Ｃｌ2 等を用いたドライエッチング法により
エッチングし、マスクとして使用したフォトレジストを
除去し、下層配線を形成する。（図１（ａ）） また、下層配線としてＴｉＮとＡｌ合金の間にＴｉを形
成し、ＴｉＮとＡｌ合金の密着性を向上させるととも
に、接触抵抗を安定化させるという方法もある。次に、
層間絶縁膜１０４をＳＯＧ等を用いて、十分に平坦化を
行って形成し、所望のパターンのフォトレジストを形成
し前記フォトレジストをマスクとして前記層間絶縁膜１
０４をＣＨＦ3 等を用いたドライエッチングによりエッ
チングし、接続孔を形成する。この時のエッチングでは
接続孔部の第１のＴｉＮ１０３を確実に残す必要があ
り、ＴｉＮをエッチングするＣＦ4、Ｃ2Ｆ6等を用いた
エッチングは適さない。このようにＴｉＮを残すことに
より、レジストの側壁にＡｌを含んだ反応生成物が形成
されることはない。マスクとして使用したフォトレジス
トを除去し、接続孔１０５を形成する。（図１（ｂ）） 次いで、接続孔での接触抵抗を下げるため、下層配線上
部と同じ材料である、第２のＴｉＮ１０６を１００ｎｍ
反応性スパッタ法により形成する。この前処理として、
通常はスパッタエッチングによるクリーニングを行なう
が、接続孔部にはＡｌ合金は露出していないため、スパ
ッタエッチングによる表面のクリーニングは必要なくパ
ーティクルの発生を抑制できる。（図１（ｃ）） 次に、上層配線として、第２のＡｌ合金１０７として、
Ａｌ−０．３ｗｔ％Ｃｕを０．７μｍスパッタ法により
形成する。次いで、所望のパターンのフォトレジストを
形成し、前記フォトレジストをマスクとして前記第２の
Ａｌ合金１０８、前記第２のＴｉＮ１０６をＢＣｌ3 、
Ｃｌ2 等を用いたドライエッチング法によりエッチング
し、マスクとして使用したフォトレジストを除去し、上
層配線を形成する。（図１（ｄ）） この様にして形成された上層配線と下層配線の接続部で
は、下層配線上のＴｉＮを除去した場合のようなＡｌを
含んだ形成物は発生せず、接続孔のオープン不良が生じ
ることはなく、また、上層配線を形成するときの前処理
としてのスパッタエッチングによるクリーニングが必要
ないためパーティクルの発生を抑えることができる。
【００１６】また、上層配線下部の密着層の構造をＴｉ
Ｎのみではなく、図２に示すようにＴｉ（１０〜１００
ｎｍ）＋ＴｉＮの２層構造とすることで、層間絶縁膜と
の密着性や接触抵抗の安定性が向上する。図２中２０１
は半導体基板、２０２は第１のＡｌ合金膜、２０３は第
１のＴｉＮ、２０４は層間絶縁膜、２０５はＴｉ、２０
６は第２のＴｉＮ、２０７は第２のＡｌ合金である。
Ｎのみではなく、図２に示すようにＴｉ（１０〜１００
ｎｍ）＋ＴｉＮの２層構造とすることで、層間絶縁膜と
の密着性や接触抵抗の安定性が向上する。図２中２０１
は半導体基板、２０２は第１のＡｌ合金膜、２０３は第
１のＴｉＮ、２０４は層間絶縁膜、２０５はＴｉ、２０
６は第２のＴｉＮ、２０７は第２のＡｌ合金である。
【００１７】また、本実施例ではＡｌ合金の形成にはス
パッタ法、ＴｉＮの形成には反応性スパッタ法を用いた
が、ほかに気相成長による形成方法もある。
パッタ法、ＴｉＮの形成には反応性スパッタ法を用いた
が、ほかに気相成長による形成方法もある。
【００１８】（実施例２） 図３は本発明の他の１実施
例を示す断面図である。まず、トランジスタ等が形成さ
れている半導体基板３０１上に下層配線として第１のＡ
ｌ合金３０２として、Ａｌ−０．３ｗｔ％Ｃｕを０．５
μｍスパッタ法により形成し、連続してフォト工程での
反射防止膜として、第１のＴｉＮ３０３を３０ｎｍ反応
性スパッタ法により形成し、所望のパターンのフォトレ
ジストを形成し、前記フォトレジストをマスクとして前
記第１のＡｌ合金３０２、第１のＴｉＮ３０３をＢＣｌ
3 、Ｃｌ2 等を用いたドライエッチング法によりエッチ
ングし、マスクとして使用したフォトレジストを除去
し、下層配線を形成する。
例を示す断面図である。まず、トランジスタ等が形成さ
れている半導体基板３０１上に下層配線として第１のＡ
ｌ合金３０２として、Ａｌ−０．３ｗｔ％Ｃｕを０．５
μｍスパッタ法により形成し、連続してフォト工程での
反射防止膜として、第１のＴｉＮ３０３を３０ｎｍ反応
性スパッタ法により形成し、所望のパターンのフォトレ
ジストを形成し、前記フォトレジストをマスクとして前
記第１のＡｌ合金３０２、第１のＴｉＮ３０３をＢＣｌ
3 、Ｃｌ2 等を用いたドライエッチング法によりエッチ
ングし、マスクとして使用したフォトレジストを除去
し、下層配線を形成する。
【００１９】また、下層配線としてＴｉＮとＡｌ合金の
間にＴｉを形成し、ＴｉＮとＡｌ合金の密着性を向上さ
せるとともに、接触抵抗を安定化させるという方法もあ
る。次に、層間絶縁膜３０４をＳＯＧ等を用いて、十分
に平坦化を行って形成し、所望のパターンのフォトレジ
ストを形成し前記フォトレジストをマスクとして前記層
間絶縁膜３０４をＣＨＦ3 等を用いたドライエッチング
によりエッチングし、接続孔を形成する。この時のエッ
チングでは接続孔部の第１のＴｉＮ３０３を確実に残す
必要があり、ＴｉＮをエッチングするＣＦ4、Ｃ2Ｆ6等
を用いたエッチングは適さない。このようにＴｉＮを残
すことにより、レジストの側壁にＡｌを含んだ反応生成
物が形成されることはない。マスクとして使用したフォ
トレジストを除去し、接続孔３０５を形成する。
間にＴｉを形成し、ＴｉＮとＡｌ合金の密着性を向上さ
せるとともに、接触抵抗を安定化させるという方法もあ
る。次に、層間絶縁膜３０４をＳＯＧ等を用いて、十分
に平坦化を行って形成し、所望のパターンのフォトレジ
ストを形成し前記フォトレジストをマスクとして前記層
間絶縁膜３０４をＣＨＦ3 等を用いたドライエッチング
によりエッチングし、接続孔を形成する。この時のエッ
チングでは接続孔部の第１のＴｉＮ３０３を確実に残す
必要があり、ＴｉＮをエッチングするＣＦ4、Ｃ2Ｆ6等
を用いたエッチングは適さない。このようにＴｉＮを残
すことにより、レジストの側壁にＡｌを含んだ反応生成
物が形成されることはない。マスクとして使用したフォ
トレジストを除去し、接続孔３０５を形成する。
【００２０】次いで、接続孔での接触抵抗を下げるた
め、下層配線上部と同じ材料である、第２のＴｉＮ３０
６を１００ｎｍ反応性スパッタ法により形成する。この
前処理として、通常はスパッタエッチングによるクリー
ニングを行なうが、接続孔部にはＡｌ合金は露出してい
ないため、スパッタエッチングによる表面のクリーニン
グは必要なくパーティクルの発生を抑制できる。
め、下層配線上部と同じ材料である、第２のＴｉＮ３０
６を１００ｎｍ反応性スパッタ法により形成する。この
前処理として、通常はスパッタエッチングによるクリー
ニングを行なうが、接続孔部にはＡｌ合金は露出してい
ないため、スパッタエッチングによる表面のクリーニン
グは必要なくパーティクルの発生を抑制できる。
【００２１】次に、接続孔を埋め込むために、Ｗ（タン
グステン）３０７を５００ｎｍＷＦ6、Ｈ2等を用いた気
相成長法により形成し、前記Ｗ３０７をＳＦ6等を用い
たドライエッチングによりエッチバックし、接続孔部の
みにＷ３０７を残す。
グステン）３０７を５００ｎｍＷＦ6、Ｈ2等を用いた気
相成長法により形成し、前記Ｗ３０７をＳＦ6等を用い
たドライエッチングによりエッチバックし、接続孔部の
みにＷ３０７を残す。
【００２２】次に、上層配線として、第２のＡｌ合金３
０７として、Ａｌ−０．３ｗｔ％Ｃｕを０．７μｍスパ
ッタ法により形成する。次いで、所望のパターンのフォ
トレジストを形成し、前記フォトレジストをマスクとし
て前記第２のＡｌ合金３０８、前記第２のＴｉＮ３０６
をＢＣｌ3 、Ｃｌ2 等を用いたドライエッチング法によ
りエッチングし、マスクとして使用したフォトレジスト
を除去し、上層配線を形成する。
０７として、Ａｌ−０．３ｗｔ％Ｃｕを０．７μｍスパ
ッタ法により形成する。次いで、所望のパターンのフォ
トレジストを形成し、前記フォトレジストをマスクとし
て前記第２のＡｌ合金３０８、前記第２のＴｉＮ３０６
をＢＣｌ3 、Ｃｌ2 等を用いたドライエッチング法によ
りエッチングし、マスクとして使用したフォトレジスト
を除去し、上層配線を形成する。
【００２３】この様にして形成された上層配線と下層配
線の接続部では、下層配線上のＴｉＮを除去した場合の
ようなＡｌを含んだ形成物は発生せず、接続孔のオープ
ン不良が生じることはなく、また、上層配線を形成する
ときの前処理としてのスパッタエッチングによるクリー
ニングが必要ないためパーティクルの発生を抑えること
ができる。
線の接続部では、下層配線上のＴｉＮを除去した場合の
ようなＡｌを含んだ形成物は発生せず、接続孔のオープ
ン不良が生じることはなく、また、上層配線を形成する
ときの前処理としてのスパッタエッチングによるクリー
ニングが必要ないためパーティクルの発生を抑えること
ができる。
【００２４】また、Ｗ下部の密着層の構造をＴｉＮのみ
ではなく、図４に示すようにＴｉ（１０〜１００ｎｍ）
＋ＴｉＮの２層構造とすることで、層間絶縁膜との密着
性や接触抵抗の安定性が向上する。図４中４０１は半導
体基板、４０２は第１のＡｌ合金膜、４０３は第１のＴ
ｉＮ、４０４は層間絶縁膜、４０５はＴｉ、４０６は第
２のＴｉＮ、４０７はＷ、４０８は第２のＡｌ合金であ
る。
ではなく、図４に示すようにＴｉ（１０〜１００ｎｍ）
＋ＴｉＮの２層構造とすることで、層間絶縁膜との密着
性や接触抵抗の安定性が向上する。図４中４０１は半導
体基板、４０２は第１のＡｌ合金膜、４０３は第１のＴ
ｉＮ、４０４は層間絶縁膜、４０５はＴｉ、４０６は第
２のＴｉＮ、４０７はＷ、４０８は第２のＡｌ合金であ
る。
【００２５】また、図５及び図６に示すように、Ｗをエ
ッチバックするときにＴｉＮまたはＴｉとＴｉＮを同時
にエッチバックする方法もある。図５中５０１は半導体
基板、５０２は第１のＡｌ合金膜、５０３は第１のＴｉ
Ｎ、５０４は層間絶縁膜、５０５は第２のＴｉＮ、５０
６はＷ、５０７は第２のＡｌ合金であり、図６中６０１
は半導体基板、６０２は第１のＡｌ合金膜、６０３は第
１のＴｉＮ、６０４は層間絶縁膜、６０５はＴｉ、６０
６は第２のＴｉＮ、６０７はＷ、６０８は第２のＡｌ合
金である。
ッチバックするときにＴｉＮまたはＴｉとＴｉＮを同時
にエッチバックする方法もある。図５中５０１は半導体
基板、５０２は第１のＡｌ合金膜、５０３は第１のＴｉ
Ｎ、５０４は層間絶縁膜、５０５は第２のＴｉＮ、５０
６はＷ、５０７は第２のＡｌ合金であり、図６中６０１
は半導体基板、６０２は第１のＡｌ合金膜、６０３は第
１のＴｉＮ、６０４は層間絶縁膜、６０５はＴｉ、６０
６は第２のＴｉＮ、６０７はＷ、６０８は第２のＡｌ合
金である。
【００２６】また、本実施例ではＡｌ合金の形成にはス
パッタ法、ＴｉＮの形成には反応性スパッタ法を用いた
が、ほかに気相成長による形成方法もある。
パッタ法、ＴｉＮの形成には反応性スパッタ法を用いた
が、ほかに気相成長による形成方法もある。
【００２７】
【発明の効果】以上述べたように本発明によれば、下層
配線と上層配線の接続孔部に下層配線上部のＴｉＮ膜を
残すことにより、接続孔部にＴｉＮを残した場合のよう
なパーティクルの発生や、オープン不良の発生が生じる
ことがない、信頼性の高い半導体装置及びその製造方法
を高い歩留りで提供することができる。
配線と上層配線の接続孔部に下層配線上部のＴｉＮ膜を
残すことにより、接続孔部にＴｉＮを残した場合のよう
なパーティクルの発生や、オープン不良の発生が生じる
ことがない、信頼性の高い半導体装置及びその製造方法
を高い歩留りで提供することができる。
【図１】（ａ）〜（ｄ）は本発明の半導体装置の１実施
例を示す工程断面図である。
例を示す工程断面図である。
【図２】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図３】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図４】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図５】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図６】本発明の半導体装置の他の１実施例を示す断面
図である。
図である。
【図７】従来の半導体装置の１実施例を示す断面図であ
る。
る。
１０１、２０１、３０１、４０１、５０１、６０１、７
０１・・・・・・・・・半導体基板 １０２、２０２、３０２、４０２、５０２、６０２、７
０２・・・・・・・・・第１のＡｌ合金 １０３、２０３、３０３、４０３、５０３、６０３・・
・・・・・・・・・・・第１のＴｉＮ １０４、２０４、３０４、４０４、５０４、６０４、７
０４・・・・・・・・・層間絶縁膜 １０５、３０５・・・・・・・・・・・・・接続孔 ２０５、４０５、６０５・・・・・・・・・Ｔｉ １０６、２０６、３０６、４０６、５０５、６０６・・
・・・・・・・・・・・第２のＴｉＮ ３０７、４０７、５０６、６０７・・・・・Ｗ １０７、２０７、３０８、４０８、５０７、６０８・・
・・・・・・・・・・・第２のＡｌ合金 ７０２・・・・・・・・・・・・・・・・・下層配線 ７０３・・・・・・・・・・・・・・・・・下層配線上
部のＴｉＮ ７０６・・・・・・・・・・・・・・・・・上層配線
０１・・・・・・・・・半導体基板 １０２、２０２、３０２、４０２、５０２、６０２、７
０２・・・・・・・・・第１のＡｌ合金 １０３、２０３、３０３、４０３、５０３、６０３・・
・・・・・・・・・・・第１のＴｉＮ １０４、２０４、３０４、４０４、５０４、６０４、７
０４・・・・・・・・・層間絶縁膜 １０５、３０５・・・・・・・・・・・・・接続孔 ２０５、４０５、６０５・・・・・・・・・Ｔｉ １０６、２０６、３０６、４０６、５０５、６０６・・
・・・・・・・・・・・第２のＴｉＮ ３０７、４０７、５０６、６０７・・・・・Ｗ １０７、２０７、３０８、４０８、５０７、６０８・・
・・・・・・・・・・・第２のＡｌ合金 ７０２・・・・・・・・・・・・・・・・・下層配線 ７０３・・・・・・・・・・・・・・・・・下層配線上
部のＴｉＮ ７０６・・・・・・・・・・・・・・・・・上層配線
Claims (10)
- 【請求項１】 下層配線層と上層配線層との接続部の配
線構造が、上層配線がＴｉＮとＡｌまたはＡｌ合金との
積層膜であり、下層配線の上部にはＴｉＮが存在するこ
とを特徴とする半導体装置。 - 【請求項２】 下層配線層と上層配線層との接続部の配
線構造が、上層配線がＴｉとＴｉＮとＡｌまたはＡｌ合
金との積層膜であり、下層配線の上部にはＴｉＮが存在
することを特徴とする半導体装置。 - 【請求項３】 下層配線層と上層配線層との接続部の配
線構造が、上層配線がＴｉＮとＷとＡｌまたはＡｌ合金
との積層膜であり、下層配線の上部にはＴｉＮが存在す
ることを特徴とする半導体装置。 - 【請求項４】 下層配線層と上層配線層との接続部の配
線構造が、上層配線がＴｉとＴｉＮとＷとＡｌまたはＡ
ｌ合金との積層膜であり、下層配線の上部にはＴｉＮが
存在することを特徴とする半導体装置。 - 【請求項５】 下層配線層が形成された半導体基板上に
層間絶縁膜を形成し、前記下層配線上部のＴｉＮを残し
て、前記層間絶縁膜に接続孔を開孔する工程と、ＴｉＮ
を形成する工程と、ＡｌまたはＡｌ合金をを形成する工
程を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 下層配線層が形成された半導体基板上に
層間絶縁膜を形成し、前記下層配線上部のＴｉＮを残し
て、前記層間絶縁膜に接続孔を開孔する工程と、Ｔｉと
ＴｉＮとを形成する工程と、ＡｌまたはＡｌ合金をを形
成する工程を有することを特徴とする半導体装置の製造
方法。 - 【請求項７】 下層配線層が形成された半導体基板上に
層間絶縁膜を形成し、前記下層配線上部のＴｉＮを残し
て、前記層間絶縁膜に接続孔を開孔する工程と、ＴｉＮ
を形成する工程と、Ｗを形成する工程と、Ｗをエッチバ
ックする工程と、ＡｌまたはＡｌ合金を形成する工程を
有することを特徴とする半導体装置の製造方法。 - 【請求項８】 下層配線層が形成された半導体基板上に
層間絶縁膜を形成し、前記下層配線上部のＴｉＮを残し
て、前記層間絶縁膜に接続孔を開孔する工程と、Ｔｉと
ＴｉＮとを形成する工程と、Ｗを形成する工程と、Ｗを
エッチバックする工程と、ＡｌまたはＡｌ合金を形成す
る工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項９】 Ｗをエッチバックする工程において、Ｔ
ｉＮも同時にエッチングする事を特徴とする請求項７記
載の半導体装置の製造方法。 - 【請求項１０】 Ｗをエッチバックする工程において、
ＴｉＮとＴｉも同時にエッチングする事を特徴とする請
求項８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789492A JPH0621055A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17789492A JPH0621055A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621055A true JPH0621055A (ja) | 1994-01-28 |
Family
ID=16038925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17789492A Pending JPH0621055A (ja) | 1992-07-06 | 1992-07-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621055A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーｍｏｓｆｅｔ及びその製作方法 |
| JPH08264785A (ja) * | 1994-12-30 | 1996-10-11 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
-
1992
- 1992-07-06 JP JP17789492A patent/JPH0621055A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
| JPH08255911A (ja) * | 1994-12-30 | 1996-10-01 | Siliconix Inc | 分布抵抗を低減する厚い金属レイヤを有する縦形パワーｍｏｓｆｅｔ及びその製作方法 |
| JPH08264785A (ja) * | 1994-12-30 | 1996-10-11 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
| JP2008124516A (ja) * | 1994-12-30 | 2008-05-29 | Siliconix Inc | 集積回路ダイ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02308552A (ja) | 半導体集積回路用コンタクト構造及びその形成方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPH0621055A (ja) | 半導体装置及びその製造方法 | |
| JP3202466B2 (ja) | ドライエッチング方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP3135020B2 (ja) | 多層配線構造の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JPH04330768A (ja) | 半導体装置の製造方法 | |
| JPH04102331A (ja) | 半導体装置の製造方法 | |
| JPH09232424A (ja) | 半導体装置の製造方法 | |
| JPH053253A (ja) | 半導体装置の製造方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004172456A (ja) | 半導体装置の製造方法 | |
| JPH04150034A (ja) | 半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH08316307A (ja) | 多層配線の形成方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH05121565A (ja) | 半導体素子の製造方法 |