JPH04102331A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04102331A
JPH04102331A JP22029490A JP22029490A JPH04102331A JP H04102331 A JPH04102331 A JP H04102331A JP 22029490 A JP22029490 A JP 22029490A JP 22029490 A JP22029490 A JP 22029490A JP H04102331 A JPH04102331 A JP H04102331A
Authority
JP
Japan
Prior art keywords
layer
hole
insulating film
wiring
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22029490A
Other languages
English (en)
Inventor
Shinji Sugaya
慎二 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22029490A priority Critical patent/JPH04102331A/ja
Publication of JPH04102331A publication Critical patent/JPH04102331A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法、特に層間接続用のテーパ状スル
ーホールを具備した多層配線の形成方法の改良に関し、 不活性ガスのプラズマによるスパッタエツチングによっ
て層間接続用のスルーホールをテーパ状に加工する工程
を有する多層配線の形成方法において、スルーホール内
のコンタクト界面に堆積物が存在せず、スルーホールが
微細化された際にもコンタクト抵抗の低い良好な層間コ
ンタクトが得られる方法を提供することを目的とし、層
間接続部を有する多層配線を形成するに際して、下層絶
縁膜上に、絶縁膜及び配線金属に対してエツチングの選
択性が得られる被覆層を上面に有する下層配線を形成す
る工程と、該下層配線形成面を覆う眉間絶縁膜を形成す
る工程と、次いで、異方性ドライエツチング手段を用い
、該層間絶縁膜に、該下層配線上の被覆層をエツチング
停止層として、該被覆層の上面に達するスルーホールを
形成する工程と、次いて該層間絶縁膜の表面を不活性ガ
スのプラズマを用いてスパッタエツチングし、該スルー
ホールの側壁面を斜面状に形成する工程と、次いで該ス
ルーホール底部に表出する該被覆層を選択的にエツチン
グ除去して該スルーホールの底部に下層配線を直に表出
せしめる工程を含み構成される。
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に層間接続用のテー
パ状スルーホールを具備した多層配線の形成方法の改良
に関する。
近年の半導体装置の高密度・高集積化に伴って、半導体
装置内部の各種パターンの微細化が進行しており、それ
に伴って多層配線構造における層間接続用のスルーホー
ルのコンタクト面積も、同様に微細化せざるを得なくな
ってきている。
そのため、スルーホール上に形成される上層配線層のカ
バレッジ性を高めて配線金属のマイグレーション等に起
因する上層配線の断線を防止するためには、スルーホー
ルの上部開口部を斜面状に広げてアスペクト比を減少せ
しめたテーパ状のスルーホールを用いることが有効であ
る。
そこで、テーパ状スルーホールの形成手段として、基板
面にほぼ垂直な側壁面を有するスルーホール形成後、こ
のスルーホールの開口部を、不活性ガスのプラズマによ
るスパッタ性のエツチングにより面取りする方法か提案
されているが、この方法には、コンタクト面への再堆積
物の付着によるコンタクト特性劣化の問題かあり、改善
か望まれている。
〔従来の技術〕
テーパ状スルーホールは、従来、第2図(a)に示すよ
うに、先ず下層配線53形成面上を覆う層間絶縁膜54
に、図示しないレジスト膜をマスクにし反応性イオンエ
ツチングにより、基板面に対してほぼ垂直な側壁面を有
するスルーホール55を形成する。(51は半導体基板
、52は下層絶縁膜)次いで、第2図(b)に示すよう
に、不活性ガス例えばアルゴン(Ar)のプラズマ中に
おいて、励起されたAr粒子(Ar“)によって層間絶
縁膜54の表面をスパッタエツチングする。
このスパッタエツチングのエツチングレートは、基板面
に対し45度方向のエツチング角度において最も大きな
値になり、90度方向及び基板面に沿う方向では殆ど0
になる。
そのため上記スパッタエツチングによって、第2図(C
)に示すように、スルーホール55の開口部の角か45
度の角度を持って優先的に削られ、この開口部にほぼ4
5度のテーパ部56か形成される。そしてまた、上記ス
パッタエツチングにより削り取られた絶縁膜はスルーホ
ール55の側壁の上記テーパ部56の下部に斜面状に再
堆積するので(153は再堆積絶縁膜)、スルーホール
55の側壁面が底部から開口部に向かって順次波かった
テーパ状スルーホール55Tか形成される。
そして、従来のテーパ状スルーホール55Tの形成工程
はここで終了しており、多層配線形成工程においては、
第2図(d)に示すように、上記テーパ状スルーホール
55T上に、直接上層配線57が形成されていた。
〔発明か解決しようとする課題〕
しかし上記従来の方法によると、第2図(C)に示され
るように、スパッタエツチングの際の再堆積絶縁膜15
4の一部かスルーホール55Tの底部に表出する下層配
線53の表面にも部分的に薄く堆積するもの(154P
)があり、これが第2(d)に示すように、このスルー
ホール55T上に直ちに形成される上層配線57と下層
配線53との間に介在してそのコンタクト抵抗を増大さ
せ、配線の層間コンタクト不良の原因となることがあっ
た。
そのため従来の方法では、良好な上層配線のカバレッジ
は得られても、上記コンタクト抵抗の増大を考慮してス
ルーホールの大きさの縮小が制限されるという問題があ
った。
そこで本発明は、不活性ガスのプラズマによるスパッタ
エツチングによって層間接続用のスルーホールをテーパ
状に加工する工程を有する多層配線の形成方法において
、スルーホール内のコンタクト界面に堆積物が存在せず
、スルーホールが微細化された際にもコンタクト抵抗の
低い良好な層間コンタクトか得られる方法を提供するこ
とを目的とする。
〔課題を解決するための手段〕
上記課題は、層間接続部を有する多層配線を形成するに
際して、下層絶縁膜上に、絶縁膜及び配線金属に対して
エツチングの選択性か得られる被覆層を上面に有する下
層配線を形成する工程と、該下層配線形成面を覆う層間
絶縁膜を形成する工程と、次いで、異方性ドライエツチ
ング手段を用い、該層間絶縁膜に、該下層配線上の被覆
層をエツチング停止層として、該被覆層の上面に達する
スルーホールを形成する工程と、次いで、該層間絶縁膜
の表面を不活性ガスのプラズマを用いてスパッタエツチ
ングし、該スルーホールの側壁面を斜面状に形成する工
程と、次いで、該スルーホール底部に表出する該被覆層
を選択的にエツチング除去して該スルーホールの底部に
下層配線を直に表出せしめる工程を含む本発明による半
導体装置の製造方法によって解決される。
〔作 用〕
即ち本発明においては、下層配線を上面に被覆層か積層
された構造にしておき、この被覆層を有する下層配線上
に層間絶縁膜を形成し、この層間絶縁膜に上記被覆層を
エツチング停止層とし、この被覆層面を表出する側壁面
のほぼ垂直なスルーホールを形成し、次いて不活性ガス
プラズマを用いるスパッタエツチングにより上記スルー
ホールの側壁をテーパ状に加工し、その後にスルーホー
ル底部に表出する被覆層を選択的にエツチング除去して
、底部に下層配線のコンタクト面を直に表出するテーパ
状スルーホールを形成する。
このようにすると、スパッタエツチングに際してスルー
ホール底部下層配線のコンタクト面上に被着する一部の
再堆積絶縁膜は、下層配線上の被覆層上に被着しようと
することになり、この堆積絶縁膜は、上記スパッタエツ
チングによるスルーホールのテーパ加工終了後に選択的
にエツチング除去される被覆層と共にリフトオフされる
ので、テーパ状スルーホールの底部には清浄な下層配線
のコンタクト面が直に表出せしめられる。
従って、スルーホールか微細であっても良好なコンタク
ト特性を得ることが可能になる。
〔実施例〕
以下本発明の方法を、第1図(a)〜(gに示す工程断
面図を参照し、一実施例により具体的に説明する。
第1図(a)参照 本発明の方法によりテーパ状スルーホールを有する多層
配線構造を形成するに際しては、通常通り、図示しない
半導体素子の形成された半導体基板1上の、図示しない
領域に半導体素子面に達するコンタクトホールか形成さ
れた下層絶縁膜2上に、先ず下層配線の材料である例え
ば厚さ7000人程度0周知のAl−3i−Cu合金層
103を、通常通リスバッタ法等により形成し、次いで
このAl−3i−Cu合金層103上に、同じくスパッ
タ法等により、導電性の被覆層として厚さ700人程0
の窒化チタン(TiN )被覆層4を被着する。
なお上記TiNは、配線材料である前記Al−3i−C
u合金及び後に形成される層間絶縁膜との間に充分なエ
ツチングの選択性が得られるように選ばれた材料である
第1図(b)参照 次いで、エツチング手段に塩素(C1)系のガスによる
反応性イオンエツチング(RIB)を用いるフォトリソ
グラフィにより上記TiN被覆層4及びAl−5i−C
u合金層103を一部パターニングし、前記下層絶縁膜
2上に、前記Al−3i−Cu合金層103からなり、
図示しない領域のコンタクトホールを介し半導体素子面
に接続され、且つ上面に前記TiN被覆層4が積層され
てなる下層AI配線3を形成する。
第1図(C)参照 次いで、上記TiN被覆層4を上面に有する上記下層A
I配線3が形成されてなる被加工基板上に、通常通り周
知の平坦化技術を含む化学気相成長工程を経て、例えば
厚さ9000人程度0SiO□膜からなる表面が平滑化
された層間絶縁膜5を形成する。
第1図(d)参照 次いで、従来通り通常のフォトプロセスにより層間絶縁
膜5上に形成した図示しないレジストマスクの開孔を介
し、エツチングガスに上記層間絶縁膜5とTiN被覆層
4との間でエツチングの選択性が得られる弗素系のガス
である例えば3弗化メタン(CHF、)を用いるRIB
処理を行い、層間絶縁膜5に、下層AI配線3上のTi
N被覆層4の上面を底部に表出し、且つほぼ垂直な側壁
面を有する径0.8μm程度のスルーホール6を形成す
る。
第1図(e)参照 次いで、上記被加工基板の層間絶縁膜5の表面を、通常
のりアクティブイオンエツチング装置等の平板電極型プ
ラズマエツチング装置内において、不活性ガス例えばA
rガスの、プラズマにより励起された荷電粒子(Ar”
 )によりスパッタエツチングする。このスパッタエツ
チングの条件は、例えば次の如くである。
Ar  流量:        100 cc/min
圧力   ・0.I Torr RFパワー(13,56MHz) :    700 
W(〜4W/cH12) このスパッタエツチングにおけるエツチングレートは、
エツチング角度か基板面に対し45度の方向で500人
/ min程度の最大の値を示し、基板面に対し直角(
90度)方向及び平行方向ではエツチングレートか殆ど
0に近づく。
そのため、上記スパッタエツチング工程においては、層
間絶縁膜5の上面と、前記スルーホール6の底面に表出
する下層AI配線3上の被覆層4は殆ど削られず、主と
してスルーホール6の開口部の角部か45度の方向に削
られて、スルーホール6の開口部にほぼ45度のテーパ
状側壁面7か形成される。
また、このスパッタエツチングによって削り取られた層
間絶縁膜5はスルーホール6の前記テーパ状側壁面7の
下部の側壁面に再堆積絶縁膜105となって斜面状に再
堆積する。そして、前記テーパ状側壁面7を有する開口
部と上記斜面状に側壁面に堆積する再堆積絶縁膜105
とによって、このスルーホール6はテーパ状スルーホー
ル6Tとなる。
そして更に、再堆積絶縁膜105の一部は、薄い層とな
ってスルーホール6底部のTiN被覆層4上にも部分的
に再堆積絶縁膜105Pとして被着する。
なお、前述のようにこのスパッタエツチングにおいて、
基板面に直角方向のエツチングレートは殆と0であるの
で、層間絶縁膜4の厚さの目減りは殆となく、また下層
Al配線3のコンタクト面上に存在する前記TiN被覆
層4の厚さも前記数百人程度の厚さでエツチング完了ま
て充分に耐え残留する。
第1図げ)参照 次いで上記基板面を下層At配線3との間でエツチング
の選択性の得られる弗素系のガス例えば6弗化硫黄(S
F、)をエツチングガスに用いるRIE処理により全面
エツチングし、テーパ状スルーホール6Tの底部に表出
するTiN被覆層4をエツチング除去し、同時にこのT
iN被覆層4上に被着していた再堆積絶縁膜105Pを
リフトオフする。これによりテーパ状スルーホール6T
の底面には、下層AI配線3の再堆積物のない清浄なコ
ンタクト面(AI−3i−Cu合金層面)か表出する。
なおこの全面エツチングで層間絶縁膜5は多少目減りす
るが、層間絶縁膜5の厚さがTiN被覆層4の厚さに比
べて充分に厚いので、TiN被覆層4のエツチングが完
了した時点で、層間ショート等の弊害を生ずるような大
きな目減りを生ずることはない。
以上で、本発明に係るテーパ状スルーホール6Tの形成
は完了する。
第1図(g)参照 次いて本発明に係る多層配線形成工程においては、上記
テーパ状スルーホール6Tを有する眉間絶縁膜5上に通
常速リスバッタ法等により、厚さ7000人程度0例え
ば下層配線の材料と同じ配線材料であるAl−3i−C
u合金層を形成し、次いでこのAl−3i−Cu合金層
を通常のフォトリソグラフィによりパターニングして、
テーパ状スルーホール6T上に上記Al−3i−Cu合
金からなる上層AI配線8を形成する。
上記実施例に示したように本発明の方法においては、不
活性ガスのプラズマによるスパッタエツチングによって
スルーホールをテーパ状に加工する工程を含む多層配線
の形成方法において、下層配線を配線材料層上に薄い被
覆膜を積層してなる積層構造に形成しておき、眉間絶縁
膜に形成した底部に上記被覆層を表出する垂直側壁面を
有するスルーホールを、前記スパッタエツチングにより
テーパ状側壁形状に加工する際に、スルーホール底部の
下層配線のコンタクト面上に被着する再堆積絶縁膜を上
記被覆層上に被着せしめ、このスルーホール底部に表出
する被覆層を選択的にエツチング除去する際、この被覆
層上に被着している再堆積絶縁膜を被覆層と共にリフト
オフする。
これによって、テーパ状スルーホールの底部に表出する
下層配線のコンタクト面には、再堆積物の付着しない清
浄な配線金属面が表出するので、このコンタクト面を介
して接続される下層配線と上層配線とのコンタクト抵抗
は充分に低い値となる。
そのため、スルーホール径がりソグラフィの限界まで微
細化された際にも良好な配線の層間コンタクトが得られ
る。
なお、上記実施例においては、被覆層に導電性を有する
TiN層を用いたが、この被覆層は導電性物質に限られ
るものではなく、例えば窒化シリコン(S13N4)等
、層間絶縁膜及び下層配線材料とエツチングの選択性か
得られる物質ならば絶縁膜を用いてもよい。
〔発明の効果〕
以上説明したように本発明によれば、層間絶縁膜のスル
ーホールがテーパ状側壁を有して形成されるので、スル
ーホールの底部開口径をフォトリソグラフィの限界程度
に微細化した際にも上層配線層のカバレッジ性か良くそ
の断線か防止され、且つスルーホールのテーパ状側壁を
形成する際に下層配線のコンタクト面に被着する再堆積
絶縁膜を皆無にすることかできるので、微細コンタクト
面積においてもコンタクト抵抗の低い良好な配線の層間
接続が得られる。
従って本発明は、半導体装置の高密度・高集積化する際
の、性能及び信頼性向上に寄与するところが大きい。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の方法の一実施例の工程
断面図、 第2図(a)〜(d)は従来方法の工程断面図である。 図こおいて、 1は半導体基板、 2は下層絶縁膜、 3は下層At配線、 4はTiN被覆層、 5は層間絶縁膜、 6はスルーホール、 6Tはテーパ状スルーホール、 7はテーパ状側壁面、 を示す。 2ト1−% BR、y)、シシ2(6リーづ(′オ色4
クリtつコニじヂ乍−肘trうC七り第 図(で の A発B月の方3λめ 実旌倚1の工科断面m 第 肥ぼ/)2)

Claims (1)

  1. 【特許請求の範囲】 1、層間接続部を有する多層配線を形成するに際して、 下層絶縁膜上に、絶縁膜及び配線金属に対してエッチン
    グの選択性が得られる被覆層を上面に有する下層配線を
    形成する工程と、 該下層配線形成面を覆う層間絶縁膜を形成する工程と、 次いで、異方性ドライエッチング手段を用い、該層間絶
    縁膜に、該下層配線上の被覆層をエッチング停止層とし
    て、該被覆層の上面に達するスルーホールを形成する工
    程と、 次いで、該層間絶縁膜の表面を不活性ガスのプラズマを
    用いてスパッタエッチングし、該スルーホールの側壁面
    を斜面状に形成する工程と、次いで、該スルーホール底
    部に表出する該被覆層を選択的にエッチング除去して該
    スルーホールの底部に下層配線を直に表出せしめる工程
    を含むことを特徴とする半導体装置の製造方法。 2、前記被覆層が、下層配線の材料に対してエッチング
    の選択性が得られる導電体層からなることを特徴とする
    請求項1記載の半導体装置の製造方法。 3、前記被覆層が、層間絶縁膜に対してエッチングの選
    択性が得られる絶縁物層からなることを特徴とする請求
    項1記載の半導体装置の製造方法。
JP22029490A 1990-08-22 1990-08-22 半導体装置の製造方法 Pending JPH04102331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22029490A JPH04102331A (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22029490A JPH04102331A (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04102331A true JPH04102331A (ja) 1992-04-03

Family

ID=16748911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22029490A Pending JPH04102331A (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04102331A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661193A (ja) * 1992-04-16 1994-03-04 Micron Technol Inc 半導体ウエーハを処理する方法
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
JPH07147322A (ja) * 1993-11-25 1995-06-06 Nec Corp 半導体装置の製造方法
JPH09186145A (ja) * 1995-12-29 1997-07-15 Hyundai Electron Ind Co Ltd 半導体素子のコンタクトホール形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661193A (ja) * 1992-04-16 1994-03-04 Micron Technol Inc 半導体ウエーハを処理する方法
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
JPH07147322A (ja) * 1993-11-25 1995-06-06 Nec Corp 半導体装置の製造方法
JPH09186145A (ja) * 1995-12-29 1997-07-15 Hyundai Electron Ind Co Ltd 半導体素子のコンタクトホール形成方法
US5940730A (en) * 1995-12-29 1999-08-17 Hyundai Electronics Industries Co., Ltd. Method of forming a contact hole of a semiconductor device

Similar Documents

Publication Publication Date Title
JPH0360055A (ja) 集積回路の製造方法
JPH0519818B2 (ja)
JP3012187B2 (ja) 半導体装置の製造方法
JPS59155128A (ja) 半導体装置の製造方法
JPS6360539B2 (ja)
JPS5950544A (ja) 多層配線の形成方法
JPH04102321A (ja) 半導体装置の製造方法
JPH0570301B2 (ja)
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JP2001313336A (ja) 銅構造の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH0366128A (ja) 多層配線構造体およびその製造方法
JPS5966125A (ja) 半導体装置の製造方法
JPH06163714A (ja) 多層配線構造の半導体装置及びその製造方法
JPH06163705A (ja) 導電膜積層配線構造を有する半導体装置
JPH04147650A (ja) 半導体装置及びその製造方法
JPH08181213A (ja) 半導体装置の製造方法
JPH08274098A (ja) 半導体装置及び半導体装置の製造方法
JPH0621238A (ja) 半導体装置とその製造方法
JPH04150034A (ja) 半導体装置の製造方法
JPH03254142A (ja) 半導体デバイスの製造方法
JPS60227440A (ja) 半導体装置の製造方法
JPH0369121A (ja) 配線形成方法
JPH02209752A (ja) 半導体装置の製造方法