JPH0621083A

JPH0621083A - 低出力、低雑音および高出力の応用に適したマイクロ波ヘテロ接合バイポーラ・トランジスタ、およびその製造方法

Info

Publication number: JPH0621083A
Application number: JP4247083A
Authority: JP
Inventors: Burhan Bayraktaroglu; ベイラクタログルバーハン
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1991-07-31
Filing date: 1992-07-31
Publication date: 1994-01-28
Also published as: EP0525762B1; KR930003418A; EP0525762A2; DE69231543D1; DE69231543T2; US5648278A; EP0525762A3; TW221520B; US5446294A

Abstract

(57)【要約】【目的】低出力、低雑音の応用にも高出力の応用にも
適したマイクロ波ヘテロ接合バイポーラ・トランジス
タ、複数のそのようなトランジスタを含む単結晶マイク
ロ波集積回路、およびそれらの製造方法を提供する。【構成】ベースが半導体材料の単数または複数の島か
ら成っており、それらの島は、トランジスタの活性領域
のいかなる境界とも交叉しないように形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、低出力、低雑
音および高出力の応用に適したマイクロ波ヘテロ接合バ
イポーラ・トランジスタに関する。

【０００２】

【従来の技術】従来、この分野においては、ヘテロ接合
バイポーラ・トランジスタ（ＨＢＴ）の製造方法は、主
としてＨＢＴが意図されている応用に固有のものであっ
た。ディジタル回路のような低出力回路は、電力消費を
最低にするために、小さな面積の装置を必要とする。電
力増幅器のような高出力回路は装置性能の劣化なしに装
置面積の最大化を必要とする。他方、受信機のような低
雑音装置は低ベース抵抗および低再結合電流動作を必要
とする。

【０００３】いくつかのＨＢＴ製造方法が、これらの需
要を処理するために、過去において報告されたが、それ
らの方法は常に一時にはただ一つの応用に適用できるも
のであった。例えば、優れた高出力装置を作り出す製造
方法は通常低雑音装置を作り出すことができない、等で
ある。例えば、大部分のＨＢＴ電力増幅器は、図１に示
されているように、互に平行に走る多数のエミッタおよ
びベースの指をもって製造される。指の寸法および指か
ら指までの間隔は電力利得および電力出力（熱的）の考
慮から決定される。

【０００４】ＨＢＴ技術が成熟するにつれて、高速度
（即ちマイクロ波）ＨＢＴ回路がただ一つの集積回路の
中で多重の機能を果すことを求められることが明らかに
なりつつある。このことの一つの例はレーダまたは通信
システムにおけるトランシーバ・チップであるだろう。
それは、送信部のための高出力装置と同時に、受信部の
ための低雑音、低出力装置の製造を必要とする。

【０００５】したがって、現在の技術の限界のうちのい
ずれか、またはすべてを克服するＨＢＴ製造技術におけ
る改善が明らかに望まれている。

【０００６】

【発明が解決しようとする問題点】ここで、低出力、低
雑音の応用にも高出力の応用にも適したマイクロ波ヘテ
ロ接合バイポーラ・トランジスタの需要が存在すること
が認識されている。本発明の一つの目的はこれらの必要
を満たすことに向けられる。

【０００７】

【問題点を解決するための手段】一般に、本発明の一つ
の態様においては、エミッタ・ベースおよびコレクタを
有する、低出力、低雑音および高出力の応用に適したマ
イクロ波ヘテロ接合バイポーラ・トランジスタが開示さ
れ、そこではベースは半導体材料の単数または複数の島
から成っている。それらの島は、トランジスタの活性領
域のいかなる境界とも交叉しないように形成される。

【０００８】本発明の他の一つの態様においては、半絶
縁性の半導体基板、その基板の上に設けられた第１導電
型のコレクタ層、そのコレクタ層の上に設けられた第２
導電型の単数または複数のベースの島、その基板、コレ
クタ層の中に定義され、その単数または複数のベースの
島を完全に包含する活性領域、その単数または複数のベ
ースの島よりも広い禁制帯を有する第１導電型のエミッ
タ、およびそのコレクタ層、単数または複数のベースの
島、およびエミッタの上に設けられた導電性の接触を含
む、低出力、低雑音および高出力の応用に適したマイク
ロ波ヘテロ接合バイポーラ・トランジスタ、およびその
製造方法が開示され、そこではその単数または複数のベ
ースの島はその活性領域のいかなる境界とも交叉するこ
となしにそのコレクタ層の上に設けられている。

【０００９】本発明のさらに他の一つの態様において
は、半絶縁性の半導体基板の上に設けられた、複数の電
気的に互に内部接続されている低出力、低雑音および高
出力の応用に適したマイクロ波ヘテロ接合バイポーラ・
トランジスタを含む単結晶マイクロ波集積回路（ＭＭＩ
Ｃ）およびその製造方法が開示され、そこでは上記トラ
ンジスタの各々はその基板の上に設けられた第１導電型
のコレクタ層、そのコレクタ層の上に設けられた第２導
電型の単数または複数のベースの島、その基板、コレク
タ層の中に定義され、その単数または複数のベースの島
を完全に包含する活性領域、その単数または複数のベー
スの島よりも広い禁制帯を有し、その単数または複数の
ベースの島の上に設けられた第１導電型のエミッタ領
域、およびそのコレクタ層、単数または複数のベースの
島、およびエミッタの上に設けられた導電性の接触を含
み、そこでその単数または複数のベースの島はその活性
領域のいかなる境界とも交叉することなしにそのコレク
タ層の上に設けられている。

【００１０】本発明の利点は、ただ一つの装置設計のフ
ィロソフィーおよび方法を低出力、低雑音および高出力
の応用に適した装置を製造するために使用することがで
きることである。

【００１１】

【実施例】図１の示された従来の装置においては、すべ
てのエミッタの指１０とベースの指１２は半絶縁性の基
板１４の上で互に接続されている。その装置の活性領域
１６はイオン打込みによって定義される。この装置のも
っと完全な記載は本願と同じ譲渡人に譲渡され（かつこ
こに参照として含まれている）、同じ出願人による同時
に係属中の米国特願第０７／７０１，５７０号に見出さ
れるだろう。このアプローチは高出力装置の製造に良く
適しているけれども、低出力および低雑音装置を製造す
るために使用されるときには、いくつかの欠点を持って
いる。それらは下記を含んでいる。

【００１２】１）活性領域はイオン打込みによって決定
される。このことはエミッタ・ベース接合における再結
合電流を高め、それは１／ｆ雑音および低電流利得を増
加させる。２）この方法では非常に小さい装置領域を定義すること
は困難である。（例えばエミッタの指の長さは３−５ミ
クロンよりも著しく小さいことはできない。）３）ベース電流がエミッタ領域の縁からのみ注入される
から、エミッタ接触の下のベース部分に起因するベース
直列抵抗は高いままである。この抵抗の低下は指の幅を
減少させることによってのみ可能であり、そのことは、
ついで、出力密度を低下させる。４）エミッタの指の長さはエミッタ金属の中の電流密度
の制限によって制限される。全エミッタ電流はエミッタ
の指の一方の端から供給されるから、エミッタ接触金属
の中の電気移動電流の限界は３０ミクロンよりも長い指
および０．６−１．０ミクロンのエミッタ金属の厚さに
対しては越えられる。本発明の製造技術は装置の活性領
域を最小のジェオメトリ領域にばらばらにすること、お
よび各特定の応用のためのこれらの領域の低損失組合せ
を使用する。第１の好ましい実施例の方法は高出力装置
の製造を記載する。その後の好ましい実施例はその他の
種類の装置を記載する。

【００１３】図２は本発明の第１の好ましい実施例の装
置を作成するために使用される半導体ウェーファの断面
図を示す。（（１００）ＧａＡｓのような）半絶縁性の
半導体基板２０が用意され、その上にＧａＡｓのような
ｎ^＋型のサブコレクタ層２２が（有機金属化学蒸着法ま
たはＭＯＣＶＤのような）適当な方法によってエピタキ
シャル成長させられ、その場でほぼ＞２×１０^１８の濃
度でＳｉでドープされる。ついで、ＧａＡｓのようなｎ
型コレクタ・エピタキシャル層２４が成長させられ、ほ
ぼ１×１０^１６の濃度でＳｉでドープされる。つぎに、
ＧａＡｓのようなｐ型ベース層２６がエピタキシャル成
長させられ、ほぼ１−２×１０^１９の濃度でＣまたはＺ
ｎでドープされる。最後に、ベース層２６よりも広い禁
制帯幅をもった、ＡｌＧａＡｓのような半導体材料のｎ
型エミッタ層２８がエピタキシャル成長させられ、ほぼ
２×１０^１７の濃度でＳｉでドープされる。エミッタ層
２８が、例えばベース層２６に突き当るＧａＡｓ接触サ
ブ層またはＧａＡｓ／ＡｌＧａＡｓの勾配をもったサブ
層のような、いくつかの付加のサブ層から成ることが理
解される。すべてのエピタキシャル層２２−２８が成長
されられた後で、活性領域６０は、ウェーファの高エネ
ルギー・イオン打込み中、フォトレジスト／Ｓｉ_２Ｎ_４
／Ａｕマスクで活性領域を保護することによって定義さ
れる。酸素、ガリウム、ボロン、等のようなイオンがこ
の過程に適している。その打込みがドーパントを非活性
化し、打ち込まれた非活性領域を高抵抗（半絶縁性）の
状態に変換する。打ち込まれたイオンはアンニーリング
によって活性化されないことに注意しなければならな
い。

【００１４】図３は本発明の第１の好ましい実施例の平
面図を含む。その装置は図２の基板２０およびエピタキ
シャル層２２−２８の上に構成される。その装置領域
は、活性領域６０の内部に形成された、（本発明は、正
方形、長方形、等のようなエミッタ部分を定義するため
に、それに代るジェオメトリの使用を含んでいるけれど
も、）一連の小さなエミッタ円板３０に分割される。エ
ミッタ円板３０およびエミッタ導体４０はそれぞれ、ベ
ース層２６のそれよりも広い禁制帯を持っている半導体
材料の領域に重なる金属接触から成っている。エミッタ
円板３０およびエミッタ導体４０は後にエア・ブリッジ
によって接続される。エミッタ円板３０を完全に取り囲
むベース接触金属被覆５０が設けられる。その装置はま
た、基板へのイオン打込みによって形成される活性領域
６０およびコレクタ接触７０を含む。

【００１５】以下の好ましい実施例は、いろいろの装置
性能の特性を達成するために、エミッタ円板３０をエミ
ッタ導体４０に接続するためのいろいろな方法を表わ
す。装置活性領域を最少ジェオメトリの領域に分割し、
変化する数のエミッタ円板３０を装置の残りの部分と選
択的に接続することによって、ただ一つの基板の上に高
出力、中出力および／または低出力、低雑音ＨＢＴ装置
を製造するために、ただ一つの半導体プロセスを使用す
ることが可能である。重要な利点が、エミッタ領域が活
性領域６０を定義する打込みの縁ともはや交叉しないこ
とによって達成される。このことは、増大した雑音およ
び電流利得の低下に対して責任がある大部分の再結合電
流が活性領域６０の縁（打込みされた領域と打込みされ
ていない領域の間の境界面）にあることに基づいてい
る。エミッタがこの境界面の上にあると、再結合電流が
増加する。ベース接触５０がエミッタ活性領域を完全に
取り囲み、そのようにしてベース接触抵抗を少なくとも
ファクタ２だけ低下させることに注意することもまた重
要である。このことは、ベース接触が（図１の１０のよ
うな）標準エミッタ指の両側から作られることに基づい
ている。例えば、このエミッタ１０が２μｍ×２０μｍ
であれば、ベース−エミッタ境界は４０μｍ、あるいは
片側２０μｍであろう。同じエミッタ領域が、それぞれ
直径２μｍの１３個のエミッタ円板３０によって達成さ
れるときは、ベース接触は各エミッタ円板の完全な周囲
の囲りに形成されるだろう。全ベース−エミッタ境界
（ディスク３０全周）は８１．６４μｍである。したが
って、ベース−エミッタ境界は２倍長く、ベース抵抗は
そのとき半分であり、装置の最高周波数はほぼ４０％た
け増大する。

【００１６】本発明の第２の好ましい実施例は、基礎に
図３の回路を使用する高出力ヘテロ接合バイポーラ・ト
ランジスタ（ＨＢＴｓ）を製造するための方法であり、
図４ａからｅまでの（図３の軸Ａ−Ａを通って見た）断
面平面図で表わされた、下記の工程を含む。

【００１７】（ａ）このプロセスのための出発基板材料
が図４ａに示されている。明瞭にするために、図中の相
対的な寸法は誇張されていることには注意しなければな
らない。それは方位（１００）の（ＧａＡｓのような）
半絶縁性の半導体材料２０から成っており、その上に図
２に関連して記載されたようなサブコレクタ層２２、コ
レクタ層２４、ベース層２６およびエミッタ層２８がエ
ピタキシャル成長させられた。活性領域６０は、同様に
図２関連して記載されているイオン打込みによって定義
される。

【００１８】（ｂ）フォトレジストがその上にスピン塗
布され、パターンを切られ、エミッタ接触１０６の場所
を定義する。ついでＡｕＧｅ／Ｎｉ／Ａｕ金属がそのフ
ォトレジストおよび露出させられた領域の上に、それぞ
れ５０、１４および４００ｎｍの厚さに蒸着させられ
る。その時、フォトレジストが取り去られ、このことは
エミッタ接触を定義する部分１０６を除き金属を取り去
る。接触１０６は、ついで、オーム接触の形成を完了す
るために、４３５℃で２分間合金化される。

【００１９】（ｃ）図４ｂに示されているように、反応
性イオン・エッチ（ＢＣｌ_３、ＣＣｌ_２Ｆ_２、またはＣ
Ｃｌ_４の中でのＲＩＥ）または類似の異方性のエッチン
グ技術によってエミッタ接触１０６によってマスクされ
ていないエミッタ・エピタキシャル層２８のすべての部
分をベース・エピタキシャル層２６までエッチすること
によってエミッタ円板１０８およびエミッタ接触支持１
１０が形成される。エミッタ・エピタキシャル層材料の
小さなアンダカットを作り出すために、この工程の最後
の部分として（容積比で１：８：１６０のＨ_２ＳＯ_４：
Ｈ_２Ｏ_２：Ｈ_２Ｏを使って）短い湿式化学エッチを使用
するのが好ましい。（このことは、以下に工程（ｄ）に
おいて記載されるように、エミッタ円板１０８をベース
接触から分離する。）湿式化学エッチはまたＲＩＥエッ
チによって生じた傷んだ層を除去する。

【００２０】（ｄ）図３のベース接触はフォトレジスト
で定義され、それぞれ５０、２５および２００ｎｍの厚
さのＴｉ／Ｐｔ／Ａｕのような適当なベース金属がその
フォトレジストおよび露出させられた領域の上に相つい
で蒸着させられる。図４ｃに示されているように、つい
でそのフォトレジストが取り去られ、このことは、ベー
ス接触を定義する部分１１２、およびエミッタ接触１０
６の上に重なる部分１１３を除き、金属を除去する。工
程（ｃ）における湿式化学エッチによって惹き起される
エミッタのアンダカットの故に、エミッタ円板１０８と
ベース接触１１２はセルファラインされ、ほぼ０．１−
０．２ミクロンだけ分離される。

【００２１】（ｅ）（図４の断面図では見えない）コレ
クタ接触７０はコレクタ接触領域を定義するためにフォ
トレジスト−マスクを付着させ、Ｈ_２ＳＯ_４：Ｈ
_２Ｏ_２：Ｈ_２Ｏ（１：８：１６０）の溶液の中でサブコ
レクタ２２エピタキシャル層まで化学的にエッチング
し、ついでＡｕＧｅ／Ｎｉ／Ａｕをそれぞれ５０、１４
および４００ｎｍの厚さに相ついで蒸着することによっ
て作られる。ついで蒸着マスクが取り除かれ、このこと
がコレクタ接触７０領域を除きすべての金属を取り除
く。そのとき、オーム接触の形成を完全にするために、
それらの接触７０は２分間４３５℃で合金化される。

【００２２】（ｆ）図４ｄに示されているように、ポジ
ティブ型のフォトレジスト１１４がそのウェーファの上
にスピン塗布される。エミッタ接触１０６／１１３を直
接取り囲んでいる領域は、レジスト１１４の部分のみに
作用する露出線量で紫外光に過少露出される。現象の
後、エミッタ接触金属１０６／１１３の頂上は露出させ
られ、それに反してエミッタ構造の残りはレジストで覆
われる。つぎに、残りのフォトレジスト１１４が焼き固
められ、その後、全ウェーファが２０−５０ｎｍの厚さ
にＡｕ薄膜１１６でスパッタされる。そのＡｕ薄膜層は
すべてのエミッタ接触１０６／１１３に接触を作る。

【００２３】（ｇ）フォトレジストの他の一つの層がス
ピン塗布され、エミッタ接触１０６／１１３に重なるエ
ミッタ・ブリッジ・コネクタ領域が定義される。パター
ンを切られた領域の内部で２−３ミクロンのＡｕが電気
メッキされ、その後で、図４Ｅに示されているように、
各エミッタ円板１０６／１１８とエミッタ接触１０６／
１１０を接続するブリッジの形にエミッタ接触１１８を
残して、フォトレジストの両方の層およびＡｕ薄膜１１
６の露出された部分が取り除かれる。

【００２４】（ｈ）トランジスタ製造の残りは標準の半
導体処理技術にしたがう。すべてのコレクタ接触７０を
接続するために他の一つのエア・ブリッジが使用され、
容量および伝送線のような受動回路素子が作られ、ウェ
ーファが希望の厚さにラップ仕上げされ、貫通孔が作ら
れる。これらの工程は標準の製造技術にしたがう。本発
明の第３の好ましい実施例の製造方法もまた高出力ＨＢ
Ｔｓの製造に向けられる。この方法は、以下のように、
異なった工程（ｆ）および（ｇ）を除き、第２の好まし
い実施例と同一である。

【００２５】（ｆ）図５ａに示すように、ポリイミド１
２０の層が厚さ１５−２０μｍにスピン塗布され、つい
で完全にキュアされる。その後、Ｇｅの薄い層１２１
（５０ｎｍ）がそのポリイミド１２０の上に蒸着させら
れる。フォトレジストの層１２２がウェーファ上にスピ
ン塗布され、エミッタ接触１０６／１１３の直上の領域
がそのレジストの中で定義され、Ｇｅ層１２１の露出さ
せられた領域１２１がＣＦ_４：Ｏ_２プラズマ・エッチを
使ってポリイミド１２０までエッチされ、その後で残っ
たフォトレジスト１２１が取り去られる。次に、残った
Ｇｅ１２１が、酸素ＲＩＥを使ってそれらの開口の中の
ポリイミド１２０をエミッタ接触１０６／１１３までエ
ッチするためのマスクとして使用される。このプロセス
でエミッタ接触１０６／１１３の頂上だけが露出させら
れる。ついで、残りのＧｅ層１２１はＨ_２Ｏ_２溶液また
はＣＦ_４：Ｏ_２プラズマを使って除去される。結果とし
て生じる構造が図５ｂに示されている。

【００２６】（ｇ）全ウェーファは２０−５０ｎｍの厚
さまでＡｕ薄膜１２３でスパッタされる。そのＡｕ薄膜
層はすべてのエミッタ接触１０６／１１３に接触を作
る。他の一つのフォトレジストの層がその上にスピン塗
布され、エミッタ接触１０６／１１３に重なるエミッタ
・ブリッジ・コネクタ１２４領域が定義される。２−３
ミクロンのＡｕがパターンを切られた領域の内部に電気
メッキされ、その後で、図５Ｃに示されているように、
各エミッタ円板１０６／１０８とエミッタ接触１０６／
１１０を接続するブリッジの形にエミッタ・コネクタ１
２４を残して、そのフォトレジストおよびＡｕ薄膜が取
り去られる。この点でポリイミド層１２０が取り去られ
るか、または保護コーティングとしてその場に残され
る。

【００２７】本発明の第４の好ましい実施例が図６に示
され、低出力、低雑音ＨＢＴの製造に向けられる。図６
の回路はエミッタ円板３０、エミッタ接触４０、ベース
金属被覆５０、活性領域６０およびコレクタ接触７０を
含んでいる。それらの素子は図３の同じ番号を打たれた
構造物に似ている。しかしながら、低出力、低雑音実施
例においては、小さなエミッタ円板３０領域が必要であ
る。（例えば、一つの円板３０が図６に示されてい
る。）第２および第３の好ましい実施例の製造技術を図
６の装置を作るために、プロセスに何の変更もなしに使
用することができる。いろいろのフォトレジスト・マス
クの模様が高出力の装置が形成されるか、低出力、低雑
音装置が形成されるかを決定する。いずれの場合にも、
製造プロセスの工程は同じである。

【００２８】図６に示されたような、本発明の第４の好
ましい実施例は、エミッタ領域が、公知技術の装置を越
える改善された低出力、低雑音の性能を提供するだろ
う。装置の中の増加した雑音の責任を負う再結合電流の
大部分が活性領域６０の縁（イオン打込みされた領域と
されない領域の間の界面）にあることが見出されている
から、この利点が達成される。エミッタがこの境界を横
切らければならないならば再結合電流は増加し、その際
その装置の雑音を増加させるだろう。したがって、優れ
た高出力性能と同様に、本発明によって構成された装置
から優れた低雑音性能を得ることができる。同じプロセ
スが、単結晶マイクロ波集積回路（ＭＭＩＣ）における
ような、同じ基板の上に両方の種類の装置を構成するた
めに、いずれの種類の装置の性能も犠牲にすることなし
に使用されるだろう。

【００２９】本発明の第５の好ましい実施例は、トラン
ジスタのベースに活性領域６０の境界を横切らないよう
に接触を形成することによって、ここに図示された装置
または製造シーケンスのいずれか、またはその他のバイ
ポーラ装置に適用される修正である。それは、活性領域
６０における再結合電流の低下によってその装置におけ
る雑音の一層の低下さえも提供するだろう。第５の好ま
しい実施例によって提供される他の一つの利点は改善さ
れたベース−コレクタ逆方向破壊電圧である。高電圧ト
ランジスタにおいては、ベース−コレクタ逆方向破壊が
装置の最高動作電圧を支配する。打込も領域の縁を横切
るベース接触は、その接触がベース−コレクタｐ−ｎ接
合と平行であるから、ベース−コレクタ接合破壊電圧を
低下させることができる。この能動／受動装置領域の境
界におけるいかなる漏洩電流もＨＢＴの高電圧性能を低
下させる。本発明の第５の好ましい実施例が、わかり易
くするためにのみ、第２の好ましい実施例の修正として
ここに記載される。いかなるＨＢＴも第５の好ましい実
施例によって提供される低下させられた雑音から利益を
受けることが意図される。

【００３０】（ａ）第２の好ましい実施例の工程（ａ）
−（ｃ）は修正されないままで実行される。

【００３１】（ｂ）図７ａに示されているように、（図
には示されていない）フォトレジスト・マスクがウェー
ファ上にスピン塗布され、ベース・メサ１２６を定義す
るためにパターンを切られる。そのウェーファの表面
は、ついで、コレクタ層２４ままで異方的にまたは等方
的にエッチされ、その際ベース・メサ１２６を定義す
る。そのエッチングは、例えばＨ_２ＳＯ_４：Ｈ_２Ｏ_２：
Ｈ_２Ｏ（容積比で１：８：１６０）の中での湿式エッチ
あるいはＢＣｌ_３、ＣＣｌ_４またはＣＣｌ_２Ｆ_２のよう
な反応性イオン・エッチである。ベース・メサ１２６の
境界が活性領域６０の境界の内部にあることが重要であ
る。その時、フォトレジスト層は溶解させられ、取り去
られる。

【００３２】（ｃ）図７ｂはベース・メサ１２６の境界
とウェーファの残りの間の空所を満すために、ウェーフ
ァの上に付着させられた窒化シリコン１２８の層を示
す。ＳｉＯ_２、等のような、その他の非導電性の材料が
窒化シリコンの代りに使用されることができる。層１２
８がウェーファの上に付着させられ、Ｓｉ_３Ｎ_４層１２
８が残ることが望まれる領域を定義するために、（図に
は示されていない）フォトレジストが使用される。この
パターンはベース・メサ１２６の縁に重なる。そのフォ
トレジストは、そのとき、傾斜をつけられた縁を作るた
めに、後焼きされる。そのウェーファは例えばＣＦ_４：
Ｏ_２（８％酸素）のプラズマ・エッチに曝され、それは
窒化シリコン層１２８もフォトレジストもエッチする。
しかしながら、フォトレジストはより遅い率でエッチさ
れる。フォトレジストの縁に存在する傾斜の故に、以下
の工程（ｄ）におけるベース・メサ１２６へのより容易
な金属の横切りを斟酌して、エッチされたＳｉ_３Ｎ_４１
２８の縁は自動的に傾斜をつけられる。窒化シリコンが
好ましいけれども、当業界の技能を有する者は、ベース
・メサ１２６とウェーファの残部の間の空所を満すため
に、通常付着させられるかまたは成長させられるいかな
る非導電性の材料また材料の組合せも置き換えて使用さ
れることを認識するだろう。

【００３３】（ｄ）図７Ｃにおいては、第２の好ましい
実施例の工程（ｄ）において記載されたように、ベース
接触の金属被覆１１２が付着させられている。主要な差
異は、ここではベース接触１１２が窒化シリコン領域１
２８の存在によって活性領域６０の境界を横切らないこ
とである。このことは活性領域６０の境界に存在する再
結合電流の低いレベルおよび高電圧装置における小さい
漏洩電流による装置のより良い低雑音性能を提供するだ
ろう。装置の製造の中の残りの工程は実質上第２の好ま
しい実施例の工程（ｅ）−（ｈ）に記載されたものと同
じである。

【００３４】ベース・メサをベース材料のいくつかの島
であるように形成する、またはエア・ブリッジ構造と単
数または複数のベース・メサを接触させるというよう
に、いくつかの修正が第５の好ましい実施例になされ得
ることは当業界の技能を有する者によって評価されるだ
ろう。

【００３５】数少ない好ましい実施例が以上詳細に記載
された。本発明の範囲が以上記載されている実施例とは
異なっているが、それでも特許請求の範囲の中にある実
施例もまた含むことが理解されなければならない。

【００３６】本発明の範囲を考慮する際に、含まれた文
言は非網羅的と解釈されなければならない。

【００３７】内部および外部接続はオーミック、容量
性、直接的または介入して来る回路その他を通して間接
的であることができる。実施は、シリコン、砒化ガリウ
ム、あるいはその他のエレクトロニックス材料群の中の
飛び飛びの構成要素または完全な集積回路で意図され
る。

【００３８】本発明がわかり易い実施例を参照して記載
されたけれども、この記載は限られた意味に解釈される
ことを意図しない。それらのわかり易い実施例および本
発明のその他の実施例のいろいろの修正や組合はこの記
載を参照して当業界の技能を有する者には自明であろ
う。したがって、添付された特許請求の範囲の諸項はこ
のような修正や実施例も含むと理解されなければならな
い。

【００３９】以上の説明に関して更に以下の項を開示す
る。

【００４０】（１）エミッタ・ベースおよびコレクタを
有する、低出力、低雑音および高出力の応用に適したマ
イクロ波ヘテロ接合バイポーラ・トランジスタにおい
て、上記ベースが半導体材料の少なくとも一つの島であ
り、上記島が上記トランジスタの活性領域のいかなる境
界とも交叉しないトランジスタ。

【００４１】（２）上記少なくとも一つのベースの島が
エア・ブリッジによって接触させられている第１項記載
のマイクロ波ヘテロ接合バイポーラ・トランジスタ。

【００４２】（３）上記エミッタが半導体材料の少なく
とも一つの島であり、上記少なくとも一つの島が上記ト
ランジスタの上記活性領域のいかなる境界も横切らな
い、第１項記載のマイクロ波ヘテロ接合バイポーラ・ト
ランジスタ。

【００４３】（４）半絶縁性の半導体基板、上記基板の
上に設けられた第１導電型のコレクタ層、上記コレクタ
層の上に設けられた第２導電型の少なくとも一つのベー
スの島、上記基板、上記コレクタ層の中に定義され、そ
の単数または複数のベースの島を完全に包含する活性領
域、上記少なくとも一つのベースの島よりも広い禁制帯
を有し、上記単数または複数のベースの島の上に設けら
れた第１導電型のエミッタ、および上記コレクタ層、上
記少なくとも一つのベースの島、および上記エミッタの
上に設けられた導電性の接触を含み、そこでその上記少
なくとも一つのベースの島は上活性領域のいかなる境界
とも交叉することなしに上記コレクタ層の上に設けられ
ている低出力、低雑音および高出力の応用に適したマイ
クロ波ヘテロ接合バイポーラ・トランジスタ。

【００４４】（５）上記エミッタが半導体材料の少なく
とも一つの島であり、上記少なくとも一つの島が上記ト
ランジスタの上記活性領域のどの境界も横切らない、第
４項記載のマイクロ波ヘテロ接合バイポーラ・トランジ
スタ。

【００４５】（６）半絶縁性の半導体基板の上に設けら
れた複数の電気的に互に内部接続されている低出力低雑
音および高出力の応用に適したマイクロ波ヘテロ接合バ
イポーラ・トランジスタを含む単結晶マイクロ波集積回
路（ＭＭＩＣ）において、上記トランジスタの各々が、
上記基板の上に設けられた第１導電型のコレクタ層、上
記コレクタ層の上に設けられた第２導電型の少なくとも
一つのベースの島、上記基板上コレクタ層の中に定義さ
れ、その単数または複数のベースの島を完全に包含する
活性領域。上記少なくとも一つのベースの島よりも広い
禁制帯を有し、上記単数または複数のベースの島の上に
設けられた第１導電型のエミッタの島、および上記コレ
クタ層、上記少なくとも一つのベースの島、およびエミ
ッタの上に設けられた導電性の接触を含み、そこでその
上記少なくとも一つのベースの島は上記活性領域のいか
なる境界とも交叉することなしに上記コレクタ層の上に
設けられている単結晶マイクロ波集積回路。

【００４６】（７）上記活性領域がイオン打込みによっ
て定義される、第４項または第６項記載の単結晶マイク
ロ波集積回路。

【００４７】（８）上記少なくとも一つのベースの島が
非導電性の領域によって取り囲まれている第１項、第４
項または第６項記載の単結晶マイクロ波集積回路。

【００４８】（９）上記少なくとも一つのベースの島が
上記非導電性の領域に少なくとも部分的に重なる導電性
の層によって接触されている、第８項記載の単結晶マイ
クロ波集積回路。

【００４９】（１０）上記少なくとも一つのベースの島
の上に設けられた上記導電性の接触がエア・ブリッジで
ある第４項または第６項記載の単結晶マイクロ波集積回
路。

【００５０】（１１）上記エミッタが半導体材料の少な
くとも一つの島であり、上記少なくとも一つの島が上記
トランジスタの上記活性領域のどの境界も横切らない、
第６項記載の単結晶マイクロ波集積回路。

【００５１】（１２）半絶縁性の半導体基板を用意する
工程、上記基板の上に第１導電型のコレクタ層を付着さ
せる工程、上記コレクタ層の上に第２の導電型のベース
層を付着させる工程、上記ベース層の上に、上記ベース
層よりも広い禁制帯幅を有する、上記第１導電型のエミ
ッタ層を付着させる工程、上記基板、上記コレクタ層、
上記ベース層および上記エミッタ層の中に活性領域を定
義する工程、上記エミッタ層の中にエミッタ領域を定義
する工程、上記ベース層の中に少なくとも一つのベース
の島を定義し、上記少なくとも一つのベースの島の境界
が上記活性領域の境界と交叉しないようにする工程、お
よび上記コレクタ層、上記少なくとも一つのベースの
島、および上記エミッタの上に導電性の接点を形成する
工程を含む、低出力、低雑音および高出力の応用に適し
たマイクロ波ヘテロ接合バイポーラ・トランジスタの製
造方法。

【００５２】（１３）さらに、上記活性領域をイオン打
込みによって定義する工程を含む、第２９項記載のマイ
クロ波ヘテロ接合バイポーラ・トランジスタの製造方
法。

【００５３】（１４）半絶縁性の半導体基板を用意する
工程、上記基板の上に第１導電型のコレクタ層を付着さ
せる工程、上記コレクタ層の上に第２導電型のベース層
を付着させる工程、上記ベース層の上に、上記ベース層
よりも広い禁制帯幅を有する、上記第１導電型のエミッ
タ層を付着させる工程、上記基板、上記コレクタ層、上
記ベース層、および上記エミッタ層の中に活性領域を定
義する工程、上記活性領域の各々において、上記エミッ
タ層の中にエミッタ領域を定義する工程、上記活性領域
の各々において、上記ベース層の中に少なくとも一つの
ベースの島を定義し、上記少なくとも一つのベースの島
の境界が上記活性領域の境界と交叉しないようにする工
程、および上記コレクタ層、上記少なくとも一つのベー
スの島、上記エミッタの上に導電性の接触を形成する工
程、および上記トランジスタの間に電気的な内部接続を
形成する工程を含む、低出力、低雑音および高出力の応
用に適したマイクロ波ヘテロ接合バイポーラ・トランジ
スタを含む単結晶マイクロ波集積回路（ＭＭＩＣ）の製
造方法。

【００５４】（１５）さらに、上記複数の活性領域をイ
オン打込みによって定義する工程を含む、第１４項記載
の単結晶マイクロ波集積回路の製造方法。

【００５５】（１６）さらに、上記少なくとも一つのベ
ースの島を取り囲む非導電性の領域を形成する工程を含
む、第１２項または第１４項記載の単結晶マイクロ波集
積回路の製造方法。

【００５６】（１７）さらに、上記少なくとも一つのベ
ースの島の上に設けられた上記導電性の接触を上記非導
電性の領域に少なくとも部分的に重なるように形成する
工程を含む、第１２項または第１４項記載の単結晶マイ
クロ波集積回路の製造方法。

【００５７】（１８）さらに、上記少なくとも一つのベ
ースの島の上に設けられた上記導電性の接触をエア・ブ
リッジで形成する工程を含む、第１２項または第１４項
記載の単結晶マイクロ波集積回路の製造方法。

【００５８】（１９）上記エミッタを定義する工程が上
記エミッタ層の中に少なくとも一つのエミッタの島を、
上記少なくとも一つのエミッタの島の境界が上記活性領
域の境界を横切らないように形成する工程を含む第１２
項または第１４項記載の単結晶マイクロ波集積回路の製
造方法。

【００５９】（２０）一般に、本発明の一つの態様にお
いては、エミッタ１０８、ベース１２６およびコレクタ
２４を有する、低出力、低雑音および高出力の応用に適
したマイクロ波ヘテロ接合バイポーラ・トランジスタが
開示され、そこではベース１２６は半導体材料の単数ま
たは複数の島１２６から成っている。それらの単数また
は複数の島１２６は、トランジスタの活性領域６０のい
かなる境界とも交叉しないように形成される。その他の
装置、システムおよび方法もまた開示される。

【００６０】注意（ｃ）複製権、^＊Ｍ^＊テキサス・インスツルメンツ・イ
ンコーポレイテッド１９９１。この発明書類の開示の一
部は複製権およびマスク図形保護を受ける資料を含んで
いる。複製権およびマスク図形の所有者は、特許および
商標庁における特許包袋または記録の中で見られるよう
な、本特許書類または特許開示の何者によるファクシミ
リを使った複写にも反対しないが、それ以外ではすべて
の複製権およびマスク図形権をどんなものであっても留
保する。関係がある出願の相互参照以下の一緒に譲渡された特許出願がここに参照として含
まれる。出願番号出願日ＴＩケース番号０７／６６２．０９３１９９１年２月２８日ＴＩ−１５８０２

【図面の簡単な説明】

本発明の以上の、およびその他の面が添付図面の中に示
され、そこでは類似の部材は類似の引用番号で示されて
いる。

【図１】従来の高出力ＨＢＴ装置の平面図である。

【図２】図３の第１の好ましい実施例の装置を構成する
ために使用される基板およびエピタキシャル層を表わす
断面図である。

【図３】エミッタ金属被覆なしの、本発明の第１の好ま
しい実施例の平面図である。

【図４】ａからｅまでは第２の好ましい実施例の高出力
ＨＢＴの製造工程を表わす断面図である。

【図５】ａからｃまでは第３の好ましい実施例の高出力
ＨＢＴの製造工程を表わす断面図である。

【図６】エミッタ金属被覆なしの、本発明の第４の好ま
しい実施例の平面図である。

【図７】ａからｃまでは本発明の第５の好ましい実施例
の製造工程を表わす断面図である。

【符号の説明】

１０エミッタ１２ベース指２０基板２２サブコレクタ層２４コレクタ層２６ベース層２８エミッタ層３０エミッタ円板４０エミッタ導体５０ベース接触６０活性領域７０コレクタ接触１０６エミッタ円板１０８エミッタ円板１１０エミッタ接触１１２ベース接触部１２０ポリイミド

Claims

【特許請求の範囲】

【請求項１】エミッタ・ベースおよびコレクタを有す
る、低出力、低雑音および高出力の応用に適したマイク
ロ波ヘテロ接合バイポーラ・トランジスタにおいて、上
記ベースが半導体材料の少なくとも一つの島であり、上
記島が上記トランジスタの活性領域のいかなる境界とも
交叉しないトランジスタ。
【請求項２】半絶縁性の半導体基板を用意する工程、上記基板の上に第１導電型のコレクタ層を付着させる工
程、上記コレクタ層の上に第２の導電型のベース層を付着さ
せる工程、上記ベース層の上に、上記ベース層よりも広い禁制帯幅
を有する、上記第１導電型のエミッタ層を付着させる工
程、上記基板、上記コレクタ層、上記ベース層および上記エ
ミッタ層の中に活性領域を定義する工程、上記エミッタ層の中にエミッタ領域を定義する工程、上記ベース層の中に少なくとも一つのベースの島を定義
し、上記少なくとも一つのベースの島の境界が上記活性
領域の境界と交叉しないようにする工程、および上記コ
レクタ層、上記少なくとも一つのベースの島、および上
記エミッタの上に導電性の接点を形成する工程を含む、低出力、低雑音および高出力の応用に適したマ
イクロ波ヘテロ接合バイポーラ・トランジスタの製造方
法。