JPH0621162A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体素子と外部電極との接続部（金属細
線、バンプ等）のダメージ、およびその界面の密着性の
劣化による信頼性低下、外部端子の変形等の問題を除去
するため、半導体装置内から上記接続部をなくし、信頼
性に優れると共に外部端子の変形をも生じない装置を提
供する。 【構成】 半導体素子２１内の回路に起電力を誘起する
電極部２２を半導体素子２１表面上にあらかじめ形成
し、さらに半導体素子２１を搭載するフレーム２３と半
導体素子２１とを封止材２４によって一体化し、またそ
の端部に位置合せ用穴２５を穿設してパッケージ２７と
する。また基板２８表面上においても、半導体素子２１
上に形成された電極部２２と電気的に接続する電極部２
９をあらかじめ形成し、パッケージ２７の位置合せ用穴
２５と相対する位置合せ用ピン３０を設ける。また、封
止材２４によって一体化されたパッケージ２７と、半導
体素子２１を搭載するフレーム２３との素材を同一種類
または同一銘柄とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、特に半導体
素子を機器に搭載する実装方式において、半導体素子と
外部端子とを電気的に接続する構造に関する。

【０００２】

【従来の技術】現在、半導体素子を機器に搭載する実装
方式には以下に示すようなものがある。

【０００３】図２は、畑田賢造著「ＴＡＢ技術入門」
（株）工業調査会、１９９０年１月２５日発行、第２５
頁に開示された半導体装置の従来の実装方式を示す斜視
図である。図２からわかるように、従来半導体素子と外
部電極（以後、リードとも呼ぶ）とを電気的に接続する
方式にはワイヤボンディグ方式、ＴＡＢ方式およびＦＣ
（フリップチップ）方式の３方式がある。いずれの方式
においても、半導体素子とリードとを電気的に接続させ
るために媒体を必要としている。

【０００４】次に各方式の組立方法とその構造を説明す
る。図３は半導体装置の従来の実装方式とその構造を示
す断面図である。

【０００５】先ず図３（ａ）のワイヤボンディグ方式で
は、半導体素子１はダイパッド２上に搭載され、共晶や
導電性ペースト等を用いて固定された後、ＡｕまたはＡ
ｌ等の金属細線４にて半導体素子１上の電極（図示せ
ず）とインナーリード３間とが電気的に接続されてい
る。その後、トランスファーモールド方式により封止材
５で封止され、パッケージ６が形成される。また、高信
頼性を必要とするパッケージ６においては、封止材５の
代わりにセラミックや金属が用いられる。

【０００６】次に図３（ｂ）のＴＡＢ方式では、半導体
素子１上にＡｕまたはソルダー等で形成されたバンプ７
とインナーリード８とが熱圧着方式等により機械的およ
び電気的に接続される。その後、バンプ７によって機械
的および電気的に接続された半導体素子１とインナーリ
ード８間とのデバイスホール１５全体が封止材１０によ
って封止される。またインナーリード８はベースフィル
ム９上に接着剤で固定されハンドリングされている。

【０００７】最後に図３（ｃ）のフリップチップ方式で
は、搭載する基板１２上に形成されたパッド１３と半導
体素子１表面上に形成されたバンプ１１とが、熱圧着方
式等により機械的および電気的に接続される。その後、
バンプ１１によって機械的および電気的に接続された半
導体素子１と基板１２との隙間が封止材１４によって封
止される。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
方式ではそれぞれ以下に示すような問題点があった。

【０００９】（ａ）ワイヤボンディグ方式の場合 パッケージを基板に搭載する時や、完成したシステムの
ＯＮ／ＯＦＦ時およびその使用環境によって、加わる熱
ストレスで金属細線が破断してシステムが故障したり、
破断に至らなくても電気抵抗が増し、種々の電気特性上
の不具合、例えば処理速度が遅くなる等の問題点があっ
た。

【００１０】また封止時のワイヤーシフトを抑えるため
に、封止樹脂の銘柄や成形条件（注入時間、圧力、成形
時間等）が限定された。その場合、セラミックを用いた
パッケージにおいては上記問題点はなくなるが、セラミ
ックを用いた場合、ハンドリング時にカケが生じやす
く、また値段的にも高価であった。

【００１１】（ｂ）ＴＡＢ方式の場合 ハンドリング時や、基板搭載時およびその使用環境によ
って、インナーリード及び樹脂間に作用する機械的及び
電気的熱ストレスにより樹脂部にクラックが発生し、種
々の電気特性上の不具合や故障が発生したり、クラック
から侵入した水分により半導体素子上の配線部に腐蝕が
生じる等の問題点があった。

【００１２】（ｃ）フリップチップ方式の場合 基板搭載時や完成したシステムの使用環境によって、加
わる熱ストレスでバンプ接続部にクラックが入り、種々
の電気特性上の不具合や故障が発生するという問題点が
あった。

【００１３】上述したように、３方式に共通しているこ
とは、半導体素子と外部電極との間にワイヤーやバンプ
といった媒体を必要とするため、インナーリード・樹脂
間や基板・樹脂間、半導体素子・樹脂間等の界面が必ず
存在し、この界面の密着性を確保することが半導体装置
の信頼性保障上重要であった。しかしながら、近年のチ
ップの大型化傾向に伴い、従来の方式では技術的に必ず
しも満足できるものではなかった。さらに、ワイヤボン
ディグ方式、ＴＡＢ方式においては、パッケージおよび
ハンドリングされた単体時に加わる外力から、端子リー
ドを保護しその変形を防ぐ必要もあった。

【００１４】本発明は以上述べた半導体素子と外部電極
との接続部（金属細線、バンプ等）のダメージ、および
その界面の密着性の劣化による信頼性低下、外部端子の
変形等の問題を除去するため、半導体装置内から上記接
続部をなくし、信頼性に優れると共に外部端子の変形を
も生じない装置の提供を目的とする。

【００１５】

【課題を解決するための手段】本発明は、半導体素子を
基板に実装してなる半導体装置において、内部に回路が
形成された半導体素子と、半導体素子表面上に形成さ
れ、その内部回路に起電力を誘起する第一の電極部と、
半導体素子をその裏面にて搭載するフレームと、半導体
素子とフレームとを第一の電極部が中央表面に表出して
なるように封止し、その端部に挿通孔を穿設したパッケ
ージと、挿通孔と対向する位置にピンが設けられパッケ
ージをその表面にて搭載する基板と、その基板表面上に
て第一の電極部と対向する位置に形成され、第一の電極
部と電気的に接続する第二の電極部とを有するものであ
る。

【００１６】さらに本発明は、封止材によって一体化さ
れたパッケージと、半導体素子を搭載するフレームとの
素材を同一種類または同一銘柄にしたものである。

【００１７】

【作用】上記構成により、半導体素子表面上にあらかじ
めうずまき状の電極が形成され、また基板表面上にも同
様の電極があらかじめ形成されている。また半導体素子
表面上の電極と基板表面上の電極とは互いに相対した位
置に設けられ、電磁誘導により電気的に接続される。そ
して、うずまき状の電極が形成された半導体素子がその
裏面にてフレームに搭載され、封止材によって封止され
て一体化したパッケージとなる。その際半導体素子表面
上に形成されたうずまき状の電極が、パッケージ中央表
面上に表出するように封止され、またパッケージ端部に
は、基板との位置合せ用の挿通孔が封止時に設けられ
る。さらに、基板上にも挿通孔と相対した位置にピンが
設けられ、挿通孔とピンとを接合することにより半導体
素子と基板とが実装され半導体装置を形成する。

【００１８】また、上記樹脂封止型の半導体装置におい
て、半導体素子を搭載するフレームに封止材と同種類、
あるいは同一銘柄の有機材料が使用される。したがって
フレームと封止材との熱膨張係数が同一となり、フレー
ム・樹脂間の熱ストレスを生じない。

【００１９】

【実施例】以下、図１を参照して本発明による半導体装
置の実装方式を説明する。図１は本発明の半導体装置の
実装方式およびその構造の一実施例を示す斜視図であ
る。

【００２０】半導体素子２１表面上には電源供給及び入
出力信号用のうずまき状の電極部２２が形成されてお
り、半導体素子２１の裏面はフレーム２３上に接着剤で
固定されている。この際うずまき状の電極部２２は、ど
の配線部においても同一間隔を保った形状となってい
る。さらに、この電極部２２を形成した半導体素子２１
とフレーム２３とをトランスファーモールド方式によ
り、有機材料である封止材２４で成形した後、余分なフ
レームを切断しパッケージ２７が形成される。カット部
２６は切断面である。またパッケージ２７端部には、基
板搭載時の位置合せ用穴２５がトランスファーモールド
時に穿設されている。

【００２１】一方基板２８表面上にも電極部２２と同様
のうずまき状の電極部２９が形成されている。また位置
合せ用のピン３０が、パッケージ２７に穿設された位置
合せ用穴２５と相対した位置に形成されている。パッケ
ージ２７を基板２８に実装する際には、電極部２２と電
極部２９とを対向させ、位置合せ用穴２５と位置合せ用
ピン２９とが接合される。その後、側面も接着剤あるい
は脱着が容易なネジ等で固定される。

【００２２】また、上記半導体装置において、フレーム
２３に従来使用されているＣｕ系あるいはＦｅ系の材料
の代わりに、有機材料である封止材２４と同一種類（例
えばエポキシ樹脂等）あるいは同一銘柄（例えばＴＹＰ
Ｅ１等）のプラスチックを用いてフレーム２３を形成す
る。したがって密着性が良好なものとなる。また余分な
フレームを切断する工程でもプラスチックのため切断は
容易であり、カット部２６へのダメージは最小限に抑え
ることができる。さらに封止材２４とフレーム２３との
熱膨張係数が同一となるため、フレーム・樹脂間で熱ス
トレスが生じることなく信頼性の上で良好な半導体装置
が得られる。

【００２３】ここで、半導体素子２１表面上に形成され
る電極部２２および基板２８表面上に形成される電極部
２９の形状は、多角形、円形、螺旋形状で１周未満およ
び１周以上、あるいは線形状であっても互いに電磁誘導
が可能であればよく、その形状によって限定されるもの
ではない。また電極部２２を形成する面が半導体素子２
１の回路形成面であるなら、通常のウェハプロセスにて
この電極部２２を形成することができる。しかし半導体
素子２１の回路形成面上に電極部２２を形成して素子回
路へのキャパシタンスの影響が問題になるのなら、スル
ーホール等を用いることにより非回路形成面に電極部２
２を形成することもできる。したがって、どちらにして
も通常のウェハプロセスにて電極部２２を形成すること
ができる。

【００２４】また本実施例では、パッケージ２７を形成
する封止材２４に有機材料を用いているが、金属以外な
らばよく、パッケージ２７の代わりとしてセラミックＰ
ＫＧを適用してもよい。その際、基板２８とＰＫＧとの
位置合せは、認識方式を用いたり、基板２８搭載部に座
ぐりやダムを形成しておく方式等、各種の方式が適用で
きる。

【００２５】

【発明の効果】以上詳細に説明したように、本発明によ
れば、電磁誘導を利用して外部と電気的に接続する電極
部を半導体素子上に形成したので、電気的接続のための
媒体を必要とせず、したがって接続部のダメージや外部
端子の変形が生じることのない半導体装置が得られる。

【００２６】また、上記半導体装置において、半導体素
子を搭載するフレーム材に封止材と同種類あるいは同一
銘柄のプラスチックを適用したので、フレーム・樹脂間
の密着性に優れ、さらに封止材とフレーム材との熱膨張
係数が同一であるため、フレーム・樹脂間での熱ストレ
スが生じることなく信頼性の上で良好な半導体装置が得
られる。

【００２７】さらに、フレームにプラスチックを用いる
ことにより、パッケージング後に余分なフレームを切断
する工程が容易になり、フレーム切断部分のダメージを
低減し、湿気の侵入を抑えて耐湿信頼性も向上する。

【図面の簡単な説明】

【図１】本発明の半導体装置の実装方式およびその構造
の一実施例を示す斜視図である。

【図２】半導体装置の従来の実装方式を示す斜視図であ
る。

【図３】半導体装置の従来の実装方式とその構造を示す
断面図である。

【符号の説明】

２１ 半導体素子 ２２ 電極部 ２３ フレーム ２４ 封止材 ２５ 位置合せ用穴 ２６ カット部 ２７ パッケージ ２８ 基板 ２９ 電極部 ３０ 位置合せ用ピン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 照井 誠 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体素子を基板に実装してなる半導体
   装置において、 内部に回路が形成された半導体素子と、 前記半導体素子表面上に形成され前記回路に起電力を誘
   起する第一の電極部と、 前記半導体素子をその裏面にて搭載するフレームと、 前記半導体素子と前記フレームとを前記第一の電極部が
   中央表面に表出してなるように封止し、その端部に挿通
   孔を穿設したパッケージと、 前記挿通孔と対向する位置にピンが設けられ前記パッケ
   ージをその表面にて搭載する基板と、 前記基板表面上にて前記第一の電極部と対向する位置に
   形成され、前記第一の電極部と電気的に接続する第二の
   電極部とを有することを特徴とする半導体装置。
2. 【請求項２】 前記フレームが前記パッケージを形成し
   た材料と同一である有機材料を用いたことを特徴とする
   請求項１記載の半導体装置。