JPH0621266A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0621266A
JPH0621266A JP17632292A JP17632292A JPH0621266A JP H0621266 A JPH0621266 A JP H0621266A JP 17632292 A JP17632292 A JP 17632292A JP 17632292 A JP17632292 A JP 17632292A JP H0621266 A JPH0621266 A JP H0621266A
Authority
JP
Japan
Prior art keywords
power mini
mold package
integrated circuit
circuit device
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17632292A
Other languages
English (en)
Inventor
Hiromi Sakata
博美 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17632292A priority Critical patent/JPH0621266A/ja
Publication of JPH0621266A publication Critical patent/JPH0621266A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】パワーミニモールドパッケージとセラミック基
板の隙間に可撓性を有する樹脂を設けることによりパワ
ーミニモールド内のペレットに加わる熱ストレスを緩和
する。 【構成】セラミック基板1上に導体パターン2を形成
し、パワーミニモールドパッケージ4を半田リフロー法
で半田3にて接続した後、パワーミニモールドパッケー
ジ4とセラミック基板1の隙間に可撓性を有するエポキ
シ樹脂6を充填させ全体をフェノール樹脂5でコーティ
ングする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置に関
し、特にパワーミニモールドパッケージを搭載した混成
集積回路装置に関する。
【0002】
【従来の技術】従来のパワーミニモールドパッケージを
搭載した混成集積回路装置は、図3に示すようにアルミ
ナセラミック基板1上にAgPdペーストをスクリーン
印刷し乾燥,焼成を行ない厚さ約10μmの厚膜導体パ
ターン2を形成する。次に半田ペーストをスクリーン印
刷法により半田付ランドに供給し、チップ抵抗やチップ
コンデンサなどの電子部品と共にパワーミニモールドパ
ッケージを搭載し、リフロー法により基板側電極と半田
3にて接続する。更にフェノール樹脂5で全体をコーテ
ィングする。なお4aはCuフレーム、4bは半田、4
cはペレット、4dは金線、4eはモールド樹脂であ
る。
【0003】
【発明が解決しようとする課題】上述した従来のパワー
ミニモールドパッケージを搭載した混成集積回路装置
は、フェノール樹脂とパワーミニモールドパッケージに
用いているエポキシ樹脂の熱膨張係数がそれぞれ6×1
-6/℃,4×10-5/℃と約1桁差異があることに加
えフェノール樹脂は可撓性が無いために、ペレットにス
トレスが加わりクラックが生じるという問題があった。
【0004】
【課題を解決するための手段】本発明は、アルミナセラ
ミック基板とこの基板上に形成された導体パターンと、
この導体パターン上に搭載されたパワーミニモールドパ
ッケージを有し全体をフェノール樹脂でコーティングし
混成集積回路装置において、パワーミニモールドパッケ
ージと基板の隙間に可撓性を有する樹脂を設けている。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1の実施例の断面図である。この
実施例は図1に示すように、まず、アルミナセラミック
基板1上にAgPdペーストをスクリーン印刷し乾燥・
焼成を行ない、厚さ約10μmの導体パターン2を形成
する。次にパワーミニモールドパッケージ4のモールド
樹脂4e下部にあたる部分に可撓性を有するエポキシ樹
脂6をスクリーン印刷にて供給し、150℃で2時間キ
ュアを行なう。エポキシ樹脂6の厚さは約30〜40μ
m(導体パターン2と半田3の厚さを足した値)となる
ようにする。次に半田ペーストをスクリーン印刷により
供給しパワーミニモールドパッケージ4を搭載しリフロ
ー法により導体パターン2に半田3にて接続する。最後
に全体をフェノール樹脂5でコーティングし150℃で
2時間〜4時間キュアを行う。
【0006】図2は本発明の第2の実施例の断面図であ
る。この実施例は図2に示すように、パワーミニモール
ドパッケージ4を搭載しリフローした後パワーミニモー
ルドパッケージ4とセラミック基板1の隙間に可撓性を
有するエポキシ樹脂6をディスペンスにて充填させ15
0℃で2時間キュアを行なう。次に全体をフェノール樹
脂5でコーティングし150℃で2時間〜4時間キュア
を行なう。
【0007】第1,第2の実施例ではパワーミニモール
ドパッケージ4とアルミナセラミック基板1の隙間に可
撓性を有する樹脂6を設けることによりパワーミニモー
ルドパッケージ4内部のペレット4cに加わる熱ストレ
スが緩和されペレットクラックの発生が防止できる。例
えば温度サイクル(−40+120℃)試験で比較する
と、従来のフェノール樹脂のみでコーティングしたもの
は50サイクルでペレットクラックが1〜3%発生した
のに対し、本発明の実施例の構造のものでは不良の発生
は認められなかった。
【0008】
【発明の効果】以上説明したように本発明は、パワーミ
ニモールドパッケージとアルミナセラミック基板の間に
できる隙間に可撓性を有する樹脂を充填することにより
ペレットに加わる熱ストレスが緩和されペレットクラッ
クの発生が防止できるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の断面図である。
【図2】本発明の第2の実施例の断面図である。
【図3】従来の混成集積回路の一例の断面図である。
【符号の説明】
1 アルミナセラミック基板 2 導体パターン 3 半田 4 パワーミニモールドパッケージ 4a Cuフレーム 4b 半田 4c ペレット 4d 金線 4e モールド樹脂 5 フェノール樹脂 6 エポキシ樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板とこの基板上に形成され
    た導体パターンとこの導体パターン上に搭載されたパワ
    ーミニモールドパッケージを有し全体をフェノール樹脂
    でコーティングした混成集積回路装置において、前記パ
    ワーミニモールドパッケージとセラミック基板の隙間に
    可撓性を有する樹脂を設けたことを特徴とする混成集積
    回路装置。
JP17632292A 1992-07-03 1992-07-03 混成集積回路装置 Pending JPH0621266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17632292A JPH0621266A (ja) 1992-07-03 1992-07-03 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17632292A JPH0621266A (ja) 1992-07-03 1992-07-03 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0621266A true JPH0621266A (ja) 1994-01-28

Family

ID=16011561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17632292A Pending JPH0621266A (ja) 1992-07-03 1992-07-03 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0621266A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198994A (ja) * 2010-03-19 2011-10-06 Tdk Corp 電子部品モジュール
JP2015012160A (ja) * 2013-06-28 2015-01-19 株式会社デンソー モールドパッケージおよびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810841A (ja) * 1981-07-13 1983-01-21 Mitsubishi Electric Corp 樹脂封止形半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810841A (ja) * 1981-07-13 1983-01-21 Mitsubishi Electric Corp 樹脂封止形半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198994A (ja) * 2010-03-19 2011-10-06 Tdk Corp 電子部品モジュール
JP2015012160A (ja) * 2013-06-28 2015-01-19 株式会社デンソー モールドパッケージおよびその製造方法

Similar Documents

Publication Publication Date Title
JP3294740B2 (ja) 半導体装置
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
CN1763933B (zh) 印刷电路板与结合其的电路单元
JPH0621266A (ja) 混成集積回路装置
JPH0210571B2 (ja)
JPS5836500B2 (ja) Ic用セラミック基板の製造法
WO1997030461A1 (en) Resistor network in ball grid array package
JP2002373961A (ja) 樹脂封止型電子装置
JP2523942B2 (ja) ベアチップの実装構造
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JP2003229518A (ja) 回路装置
JPH03116797A (ja) 厚膜表面実装回路
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JPH0982835A (ja) 回路基板および多層回路基板
JP2842013B2 (ja) 混成集積回路装置
JPH0536299Y2 (ja)
JP2746234B2 (ja) 混成集積回路装置およびその製造方法
JP3117967B2 (ja) 多層セラミックス基板
JPS6153852B2 (ja)
JPS58125859A (ja) 半導体装置
JPH10270608A (ja) 樹脂封止型パワー半導体装置
JP2003068920A (ja) 配線基板
JPS62291086A (ja) 配線回路基板
JPH05226385A (ja) 半導体装置の実装方法
JPH0514548Y2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980217