JPH06213679A - 位置パルス発生器のカウンター回路 - Google Patents
位置パルス発生器のカウンター回路Info
- Publication number
- JPH06213679A JPH06213679A JP2047293A JP2047293A JPH06213679A JP H06213679 A JPH06213679 A JP H06213679A JP 2047293 A JP2047293 A JP 2047293A JP 2047293 A JP2047293 A JP 2047293A JP H06213679 A JPH06213679 A JP H06213679A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock pulse
- storage means
- pulse generator
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 12
- 230000004304 visual acuity Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000005284 excitation Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000004397 blinking Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】位置パルス発生器のカウンター回路において高
分解能及び高い最高応答回転数を得る。 【構成】位置パルス発生器２０は、クロックパルスに応
答して２相の位置パルスを発生する。記憶回路７は、前
記クロックパルスに同期して前記２相の位置パルスを記
憶する。記憶回路８は、前記クロックパルスに同期して
前記記憶回路７の出力を記憶する。方向記憶手段１８
は、前記記憶回路７及び前記記憶回路８に記憶されたそ
れそれの記憶値のパターンに基づいて移動方向を判別し
記憶する。計数手段１９は、前記方向記憶手段１８、前
記記憶回路７及び前記記憶回路８に記憶されたそれそれ
の記憶値のパターンに基づいてカウントアップ及びカウ
ントダウンする。
分解能及び高い最高応答回転数を得る。 【構成】位置パルス発生器２０は、クロックパルスに応
答して２相の位置パルスを発生する。記憶回路７は、前
記クロックパルスに同期して前記２相の位置パルスを記
憶する。記憶回路８は、前記クロックパルスに同期して
前記記憶回路７の出力を記憶する。方向記憶手段１８
は、前記記憶回路７及び前記記憶回路８に記憶されたそ
れそれの記憶値のパターンに基づいて移動方向を判別し
記憶する。計数手段１９は、前記方向記憶手段１８、前
記記憶回路７及び前記記憶回路８に記憶されたそれそれ
の記憶値のパターンに基づいてカウントアップ及びカウ
ントダウンする。
Description
【０００１】
【産業上の利用分野】本発明は、工作機械のサーボモー
タ等に用いられる位置パルス発生器のカウンター回路に
関する。
タ等に用いられる位置パルス発生器のカウンター回路に
関する。
【０００２】
【従来の技術】パルス励磁され、高分解能で高速回転に
も対応した位置パルス発生器のカウンター回路として
は、励磁電圧をsin 波とし正負両方の電圧を利用してカ
ウントするものがある。図５は従来技術の位置パルス発
生器のカウンター回路の一例を示すブロック図であり、
図６（Ａ）、（Ｂ）は論理回路６の真理値表、図７
（Ａ）、（Ｂ）、（Ｃ）は論理回路９の真理値表、図９
（ａ）〜（ｒ）はタイミングチャートである。位置パル
ス発生器２０はクロックパルス発生器１と励磁回路２と
レゾルバ３と比較回路４、５と論理回路６からなる。ク
ロックパルス発生器１は、図９（ａ）、（ｂ）に示され
るように、クロックパルスＣとクロックパルスＣに同期
したパルス信号Ｃ１を発生する。励磁回路２は、図９
（ｃ）に示されるように、パルス信号Ｃ１に同期しsin
波形をした励磁電圧Ｖｅを作る。レゾルバ３は、図９
（ｄ）、（ｅ）に示されるように、励磁電圧Ｖｅで励磁
され、回転位置により振幅が変化する検出信号Ｖａ，Ｖ
ｂを発生する。比較回路４、５は、図９（ｆ）、（ｇ）
に示されるように、検出信号Ｖａ，Ｖｂを基準電圧Ｖｒ
ｅｆと比較することにより、”Ｈ”レベルと”Ｌ”レベ
ルの２値信号である信号Ａ、Ｂに変換する。論理回路６
は，図９（ｈ）、（ｉ）に示されるように、信号Ａ、Ｂ
とパルス信号Ｃ１を図６（Ａ）、（Ｂ）の真理値表にし
たがい論理演算をし、２相の位置パルス信号である信号
Ａ’、Ｂ’とする。
も対応した位置パルス発生器のカウンター回路として
は、励磁電圧をsin 波とし正負両方の電圧を利用してカ
ウントするものがある。図５は従来技術の位置パルス発
生器のカウンター回路の一例を示すブロック図であり、
図６（Ａ）、（Ｂ）は論理回路６の真理値表、図７
（Ａ）、（Ｂ）、（Ｃ）は論理回路９の真理値表、図９
（ａ）〜（ｒ）はタイミングチャートである。位置パル
ス発生器２０はクロックパルス発生器１と励磁回路２と
レゾルバ３と比較回路４、５と論理回路６からなる。ク
ロックパルス発生器１は、図９（ａ）、（ｂ）に示され
るように、クロックパルスＣとクロックパルスＣに同期
したパルス信号Ｃ１を発生する。励磁回路２は、図９
（ｃ）に示されるように、パルス信号Ｃ１に同期しsin
波形をした励磁電圧Ｖｅを作る。レゾルバ３は、図９
（ｄ）、（ｅ）に示されるように、励磁電圧Ｖｅで励磁
され、回転位置により振幅が変化する検出信号Ｖａ，Ｖ
ｂを発生する。比較回路４、５は、図９（ｆ）、（ｇ）
に示されるように、検出信号Ｖａ，Ｖｂを基準電圧Ｖｒ
ｅｆと比較することにより、”Ｈ”レベルと”Ｌ”レベ
ルの２値信号である信号Ａ、Ｂに変換する。論理回路６
は，図９（ｈ）、（ｉ）に示されるように、信号Ａ、Ｂ
とパルス信号Ｃ１を図６（Ａ）、（Ｂ）の真理値表にし
たがい論理演算をし、２相の位置パルス信号である信号
Ａ’、Ｂ’とする。
【０００３】記憶回路７は、図９（ｊ）、（ｋ）に示さ
れるように、信号Ａ’、Ｂ’をクロックパルスＣの立ち
上がりのエッヂでラッチし、信号Ａ０、Ｂ０とする。記
憶回路８は、図９（ｌ）、（ｍ）に示されるように、信
号Ａ０、Ｂ０をクロックパルスＣの立ち上がりのエッヂ
でラッチし、信号Ａ１、Ｂ１とする。つまり、信号Ａ
１、Ｂ１は、信号Ａ０、Ｂ０がラッチされた時点を基準
とすると、クロックパルスＣの周期の時間だけ過去の回
転位置を示している。論理回路９は、図９（ｎ）〜
（ｑ）に示されるように、現在の回転位置と過去の回転
位置からアップダウンカウンター１０のカウントアップ
及びカウントダウンする条件を作るために、信号Ａ１、
Ａ０、Ｂ１、Ｂ０から図７（Ａ）、（Ｂ）、（Ｃ）の真
理値表にしたがい論理演算し信号Ｕ、Ｄ、Ｐ１、Ｐ０と
する。アップダウンカウンター１０は、信号Ｕの立ち上
がりでカウントアップし、信号Ｄの立ち上がりでカウン
トダウンし積算したカウント値ＣＮＴを出力する。この
ような構成とすることにより、Ｐ０を0bit目としＰ１を
1bit目としカウント値ＣＮＴを2bit目以降とする位置検
出値を求めることができる。
れるように、信号Ａ’、Ｂ’をクロックパルスＣの立ち
上がりのエッヂでラッチし、信号Ａ０、Ｂ０とする。記
憶回路８は、図９（ｌ）、（ｍ）に示されるように、信
号Ａ０、Ｂ０をクロックパルスＣの立ち上がりのエッヂ
でラッチし、信号Ａ１、Ｂ１とする。つまり、信号Ａ
１、Ｂ１は、信号Ａ０、Ｂ０がラッチされた時点を基準
とすると、クロックパルスＣの周期の時間だけ過去の回
転位置を示している。論理回路９は、図９（ｎ）〜
（ｑ）に示されるように、現在の回転位置と過去の回転
位置からアップダウンカウンター１０のカウントアップ
及びカウントダウンする条件を作るために、信号Ａ１、
Ａ０、Ｂ１、Ｂ０から図７（Ａ）、（Ｂ）、（Ｃ）の真
理値表にしたがい論理演算し信号Ｕ、Ｄ、Ｐ１、Ｐ０と
する。アップダウンカウンター１０は、信号Ｕの立ち上
がりでカウントアップし、信号Ｄの立ち上がりでカウン
トダウンし積算したカウント値ＣＮＴを出力する。この
ような構成とすることにより、Ｐ０を0bit目としＰ１を
1bit目としカウント値ＣＮＴを2bit目以降とする位置検
出値を求めることができる。
【０００４】
【発明が解決しようとする課題】このような構成の位置
パルス発生器のカウンター回路では、信号Ａ０、Ｂ０の
組み合わせは図８のように４通りあり、それぞれの領域
名をＩ、II、III 、IVとすると、正転時にはＩーIIーII
I ーIVの順に連続して繰り返し、逆転時にはIVーIII ー
IIーＩの順に連続して繰り返す。そして、領域が、ＩV
からI に変化した時カウントアップの条件とし、I から
ＩV に変化した時カウントダウンの条件としている。し
かし、速い回転数になると、クロックパルスＣのサンプ
ル速度が間に合わず不連続となる。このため、上記のよ
うなカウントアップとカウントダウンの条件が作れずカ
ウントミスを起こす。図９の時点ｔ０〜ｔ２では、この
ような現象のため、本来カウントアップの信号Ｕが立ち
上がるべきところであるが、そうでないためカウントミ
スを起こしている状態を示している。
パルス発生器のカウンター回路では、信号Ａ０、Ｂ０の
組み合わせは図８のように４通りあり、それぞれの領域
名をＩ、II、III 、IVとすると、正転時にはＩーIIーII
I ーIVの順に連続して繰り返し、逆転時にはIVーIII ー
IIーＩの順に連続して繰り返す。そして、領域が、ＩV
からI に変化した時カウントアップの条件とし、I から
ＩV に変化した時カウントダウンの条件としている。し
かし、速い回転数になると、クロックパルスＣのサンプ
ル速度が間に合わず不連続となる。このため、上記のよ
うなカウントアップとカウントダウンの条件が作れずカ
ウントミスを起こす。図９の時点ｔ０〜ｔ２では、この
ような現象のため、本来カウントアップの信号Ｕが立ち
上がるべきところであるが、そうでないためカウントミ
スを起こしている状態を示している。
【０００５】ここで、レゾルバ３の軸倍角をＸ、クロッ
クパルスＣの周期をＴとするとこの位置パルス発生器の
カウンター回路の最高応答回転数Ｒmax は数１に示すよ
うになる。
クパルスＣの周期をＴとするとこの位置パルス発生器の
カウンター回路の最高応答回転数Ｒmax は数１に示すよ
うになる。
【数１】Rmax＜１／（４・Ｘ・Ｔ） 今日では, 高分解能で最高応答回転数の高い位置パルス
発生器のカウンター回路が求められているが、この数１
から導かれるように最高応答回転数Ｒmax を現在より上
げるためには、軸倍角Ｘを小さくするかまたはクロック
パルスＣの周期Ｔを短くしなければならない。しかし、
軸倍角Ｘを小さくすると分解能が減ってしまうし、クロ
ックパルスＣの周期Ｔはレゾルバ３や電気回路の特性上
限界があり、周期Ｔを短くするのは容易ではない。した
がって、従来の位置パルス発生器のカウンター回路では
これ以上最高応答回転数を上げられないという問題があ
った。本発明は上述した事情から成されたものであり、
本発明の目的は、分解能及び最高応答回転数の高い位置
パルス発生器のカウンター回路を提供することにある。
発生器のカウンター回路が求められているが、この数１
から導かれるように最高応答回転数Ｒmax を現在より上
げるためには、軸倍角Ｘを小さくするかまたはクロック
パルスＣの周期Ｔを短くしなければならない。しかし、
軸倍角Ｘを小さくすると分解能が減ってしまうし、クロ
ックパルスＣの周期Ｔはレゾルバ３や電気回路の特性上
限界があり、周期Ｔを短くするのは容易ではない。した
がって、従来の位置パルス発生器のカウンター回路では
これ以上最高応答回転数を上げられないという問題があ
った。本発明は上述した事情から成されたものであり、
本発明の目的は、分解能及び最高応答回転数の高い位置
パルス発生器のカウンター回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、工作機械のサ
ーボモータ等に用いられる位置パルス発生器のカウンタ
ー回路に関するものであり、本発明の上記目的は、位置
パルス発生器からのクロックパルスに応答した２相の位
置パルスを前記クロックパルスに同期して記憶する第１
記憶手段と、前記クロックパルスに同期して前記第１記
憶手段の出力を記憶する第２記憶手段と、前記第１記憶
手段及び前記第２記憶手段に記憶されたそれぞれの記憶
値のパターンに基づいて移動方向を判別し前記クロック
パルスに同期して記憶する方向記憶手段と、前記方向記
憶手段、前記第１記憶手段及び前記第２記憶手段に記憶
されたそれぞれの記憶値のパターンに基づいてカウント
アップ及びカウントダウンする計数手段とを具備するこ
とにより達成される。
ーボモータ等に用いられる位置パルス発生器のカウンタ
ー回路に関するものであり、本発明の上記目的は、位置
パルス発生器からのクロックパルスに応答した２相の位
置パルスを前記クロックパルスに同期して記憶する第１
記憶手段と、前記クロックパルスに同期して前記第１記
憶手段の出力を記憶する第２記憶手段と、前記第１記憶
手段及び前記第２記憶手段に記憶されたそれぞれの記憶
値のパターンに基づいて移動方向を判別し前記クロック
パルスに同期して記憶する方向記憶手段と、前記方向記
憶手段、前記第１記憶手段及び前記第２記憶手段に記憶
されたそれぞれの記憶値のパターンに基づいてカウント
アップ及びカウントダウンする計数手段とを具備するこ
とにより達成される。
【０００７】
【作用】本発明にあっては、レゾルバの励磁電圧と、レ
ゾルバの２相の検出信号を２値化した値を記憶するタイ
ミングを同期させ、記憶した値に基づいて移動方向を判
別し記憶するようにし、従来カウントアップ、カウント
ダウンの区別ができなかった回転数においても移動方向
を加味することによりカウントアップ、カウントダウン
できるようにしたので、より高い最高応答回転数が得ら
れる。
ゾルバの２相の検出信号を２値化した値を記憶するタイ
ミングを同期させ、記憶した値に基づいて移動方向を判
別し記憶するようにし、従来カウントアップ、カウント
ダウンの区別ができなかった回転数においても移動方向
を加味することによりカウントアップ、カウントダウン
できるようにしたので、より高い最高応答回転数が得ら
れる。
【０００８】
【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図１は本発明の位置パルス発生器の
カウンター回路の一実施例を第５図に対応させて示すブ
ロック図であり同一箇所は同符号を付して説明を省略す
る。また、図２は論理回路１５の真理表、図３は論理回
路１３の真理表、図４（ａ）〜（ｘ）はタイミングチャ
ートである。方向記憶部１８は、論理回路１３と記憶回
路１４から構成される。論理回路１３は、図４（ｐ）に
示されるように、移動方向を判別するために信号ＣＣ
Ｗ、Ａ１、Ａ０、Ｂ１、Ｂ０から図３の真理値表にした
がい論理演算し信号Ｆとする。記憶回路１４は、図４
（ｑ）に示されるように、信号Ｆが”Ｈ”のとき、クロ
ックパルスＣの立ち下がりエッヂで、記憶している移動
方向を示す信号ＣＣＷを反転し記憶する。
て詳細に説明する。図１は本発明の位置パルス発生器の
カウンター回路の一実施例を第５図に対応させて示すブ
ロック図であり同一箇所は同符号を付して説明を省略す
る。また、図２は論理回路１５の真理表、図３は論理回
路１３の真理表、図４（ａ）〜（ｘ）はタイミングチャ
ートである。方向記憶部１８は、論理回路１３と記憶回
路１４から構成される。論理回路１３は、図４（ｐ）に
示されるように、移動方向を判別するために信号ＣＣ
Ｗ、Ａ１、Ａ０、Ｂ１、Ｂ０から図３の真理値表にした
がい論理演算し信号Ｆとする。記憶回路１４は、図４
（ｑ）に示されるように、信号Ｆが”Ｈ”のとき、クロ
ックパルスＣの立ち下がりエッヂで、記憶している移動
方向を示す信号ＣＣＷを反転し記憶する。
【０００９】計数部１９は、論理回路９と論理回路１５
とＯＲ回路１６、１７と記憶回路１２とアップダウンカ
ウンター１０から構成される。論理回路１５は、図４
（ｒ），（ｓ）に示されるように、信号ＣＣＷ、Ａ１、
Ａ０、Ｂ１、Ｂ０から図２の真理値表にしたがい論理演
算し信号Ｇ、Ｈとする。記憶回路１２は、図４（ｔ）〜
（ｗ）に示されるように、ＯＲ回路１６により信号Ｇと
信号Ｕの論理和をとったものと、ＯＲ回路１７により信
号Ｈと信号Ｄの論理和をとったものと、信号Ｐ１、Ｐ０
を、クロックパルスの立ち下がりエッヂでラッチし、ア
ップダウンカウンター１０のカウントアップ信号ＵＰと
カウントダウン信号ＤＯＷＮと、信号Ｐ１’、Ｐ０’を
出力する。このような構成とすることにより、Ｐ０’を
0bit目としＰ１’を1bit目としカウント値ＣＮＴを2bit
目以降とする位置検出値を求めることができる。
とＯＲ回路１６、１７と記憶回路１２とアップダウンカ
ウンター１０から構成される。論理回路１５は、図４
（ｒ），（ｓ）に示されるように、信号ＣＣＷ、Ａ１、
Ａ０、Ｂ１、Ｂ０から図２の真理値表にしたがい論理演
算し信号Ｇ、Ｈとする。記憶回路１２は、図４（ｔ）〜
（ｗ）に示されるように、ＯＲ回路１６により信号Ｇと
信号Ｕの論理和をとったものと、ＯＲ回路１７により信
号Ｈと信号Ｄの論理和をとったものと、信号Ｐ１、Ｐ０
を、クロックパルスの立ち下がりエッヂでラッチし、ア
ップダウンカウンター１０のカウントアップ信号ＵＰと
カウントダウン信号ＤＯＷＮと、信号Ｐ１’、Ｐ０’を
出力する。このような構成とすることにより、Ｐ０’を
0bit目としＰ１’を1bit目としカウント値ＣＮＴを2bit
目以降とする位置検出値を求めることができる。
【００１０】方向記憶部の論理回路１３と記憶回路１４
により移動方向を判別し記憶するようにし、計数部の論
理回路１５により従来の最高応答回転数をこえる回転数
になったときのカウントアップ、カウントダウンの条件
を付け足しているので、より高い最高応答回転数が得ら
れる。図４の時点ｔ０〜ｔ２では領域が不連続だったた
め従来カウントミスを起こしていたが、この構成にする
ことによりカウントミスが起こらず正常に動作できる。
この構成で得られる最高応答回転数Ｒｍａｘ’は数２で
示される。
により移動方向を判別し記憶するようにし、計数部の論
理回路１５により従来の最高応答回転数をこえる回転数
になったときのカウントアップ、カウントダウンの条件
を付け足しているので、より高い最高応答回転数が得ら
れる。図４の時点ｔ０〜ｔ２では領域が不連続だったた
め従来カウントミスを起こしていたが、この構成にする
ことによりカウントミスが起こらず正常に動作できる。
この構成で得られる最高応答回転数Ｒｍａｘ’は数２で
示される。
【数２】Ｒｍａｘ’＜１／（２・Ｘ・Ｔ） つまり、数１と数２より本発明のよる最高応答回転数は
従来に比べ２倍速くなる。尚、このようなカウンター回
路は上述したレゾルバによる位置パルス発生器でなくて
も、光源の光量をクロックパルスにより点滅させ消費電
力を少なくしている光学式位置パルス発生器でも利用で
きる。
従来に比べ２倍速くなる。尚、このようなカウンター回
路は上述したレゾルバによる位置パルス発生器でなくて
も、光源の光量をクロックパルスにより点滅させ消費電
力を少なくしている光学式位置パルス発生器でも利用で
きる。
【００１１】
【発明の効果】以上のように本発明の位置パルス発生器
のカウンター回路によれば、高分解能のままで、より高
い最高応答回転数を得ることができるので、工作機械に
適用することで高精度の加工を高速に行なうことができ
る。
のカウンター回路によれば、高分解能のままで、より高
い最高応答回転数を得ることができるので、工作機械に
適用することで高精度の加工を高速に行なうことができ
る。
【図１】本発明の位置パルス発生器のカウンター回路の
一実施例を第５図に対応させて示すブロック図である。
一実施例を第５図に対応させて示すブロック図である。
【図２】本発明の位置パルス発生器のカウンター回路に
用いる論理回路の真理表の一例を示す図である。
用いる論理回路の真理表の一例を示す図である。
【図３】本発明の位置パルス発生器のカウンター回路に
用いる論理回路の真理表の一例を示す図である。
用いる論理回路の真理表の一例を示す図である。
【図４】本発明の位置パルス発生器のカウンター回路の
タイミングチャートである。
タイミングチャートである。
【図５】従来技術の位置パルス発生器のカウンター回路
の一例を示すブロック図である。
の一例を示すブロック図である。
【図６】従来技術の位置パルス発生器のカウンター回路
に用いる論理回路の真理表の一例を示す図である。
に用いる論理回路の真理表の一例を示す図である。
【図７】従来技術の位置パルス発生器のカウンター回路
に用いる論理回路の真理表の一例を示す図である。
に用いる論理回路の真理表の一例を示す図である。
【図８】従来技術の位置パルス発生器のカウンター回路
の信号の組み合わせと領域名の一例を示す図である。
の信号の組み合わせと領域名の一例を示す図である。
【図９】従来技術の位置パルス発生器のカウンター回路
のタイミングチャートである。
のタイミングチャートである。
１ クロックパルス発生器 ２ 励磁回路 ３ レゾルバ ４ 比較回路 ５ 比較回路 ６ 論理回路 ７ 記憶回路 ８ 記憶回路 ９ 論理回路 １０ アップダウンカウンター １２ 記憶回路 １３ 論理回路 １４ 記憶回路 １５ 論理回路 １６ ＯＲ回路 １７ ＯＲ回路 １８ 方向記憶部 １９ 計数部 ２０ 位置パルス発生器
Claims (3)
- 【請求項１】クロックパルスに応答した位置パルス発生
器からの２相の位置パルスを前記クロックパルスに同期
して記憶する第１記憶手段と、前記クロックパルスに同
期して前記第１記憶手段の出力を記憶する第２記憶手段
と、前記第１記憶手段及び前記第２記憶手段に記憶され
たそれぞれの記憶値のパターンに基づいて移動方向を判
別し前記クロックパルスに同期して記憶する方向記憶手
段と、前記方向記憶手段、前記第１記憶手段及び前記第
２記憶手段に記憶されたそれぞれの記憶値のパターンに
基づいてカウントアップ及びカウントダウンする計数手
段とを備えたことを特徴とする位置パルス発生器のカウ
ンター回路。 - 【請求項２】前記方向記憶手段は、移動方向を判別する
論理回路と、前記論理回路の出力を前記クロックパルス
に同期して記憶する記憶回路とで構成され、前記論理回
路が行なう判別は前記記憶回路、前記第１記憶手段及び
前記第２記憶手段に記憶されたそれぞれの記憶値のパタ
ーンに基づいて行なわれる請求項１に記載の位置パルス
発生器のカウンター回路。 - 【請求項３】前記計数手段は、前記方向記憶手段、前記
第１記憶手段及び前記第２記憶手段に記憶されたそれぞ
れの記憶値のパターンに基づいてカウントアップ及びカ
ウントダウンする条件を演算する論理回路と、前記論理
回路の出力を前記クロックパルスに同期して記憶する記
憶回路と、前記記憶回路の出力でカウントアップ及びカ
ウントダウンするアップダウンカウンターとで構成され
る請求項１に記載の位置パルス発生器のカウンター回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047293A JPH06213679A (ja) | 1993-01-13 | 1993-01-13 | 位置パルス発生器のカウンター回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2047293A JPH06213679A (ja) | 1993-01-13 | 1993-01-13 | 位置パルス発生器のカウンター回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06213679A true JPH06213679A (ja) | 1994-08-05 |
Family
ID=12028049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2047293A Pending JPH06213679A (ja) | 1993-01-13 | 1993-01-13 | 位置パルス発生器のカウンター回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06213679A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047173A (ja) * | 2004-08-06 | 2006-02-16 | Mitsutoyo Corp | ２軸測定信号の和差値出力装置 |
| JP2010014643A (ja) * | 2008-07-07 | 2010-01-21 | Japan Aviation Electronics Industry Ltd | Ａｂ相信号発生器、ｒｄコンバータ及び角度検出装置 |
-
1993
- 1993-01-13 JP JP2047293A patent/JPH06213679A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006047173A (ja) * | 2004-08-06 | 2006-02-16 | Mitsutoyo Corp | ２軸測定信号の和差値出力装置 |
| JP2010014643A (ja) * | 2008-07-07 | 2010-01-21 | Japan Aviation Electronics Industry Ltd | Ａｂ相信号発生器、ｒｄコンバータ及び角度検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4308500A (en) | Incremental encoder for measuring positions of objects such as rotating shafts | |
| JPS58172994A (ja) | ブラシレスモ−タ | |
| JPH0711538B2 (ja) | 交差コイル式計器の駆動回路 | |
| US4710770A (en) | Phase modulation type digital position detector | |
| KR900002511B1 (ko) | 속도 검출 방식 | |
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| JP2551680B2 (ja) | 位置検出装置 | |
| KR0153641B1 (ko) | 전동기 제어용 인크리멘탈엔코더에 의한 위치판별회로 | |
| JPS62290380A (ja) | アブソリユ−トエンコ−ダ | |
| JPH0214617A (ja) | カウンタ装置 | |
| JP2939028B2 (ja) | ロボットの絶対位置制御のためのカウンタ回路 | |
| JPS62257065A (ja) | エンコ−ダ | |
| JP2923970B2 (ja) | モータ制御回路 | |
| SU1607071A1 (ru) | Устройство дл управлени шаговым двигателем | |
| KR930005380Y1 (ko) | 전동기의 정/역회전 검출회로 | |
| KR0135925Y1 (ko) | 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로 | |
| JPS62293324A (ja) | 数値制御装置 | |
| JPH0278056A (ja) | 磁気ディスク装置 | |
| JPS6347370B2 (ja) | ||
| JPS644624B2 (ja) | ||
| JP3195801B2 (ja) | ディジタルカウンタ装置 | |
| JPH01231674A (ja) | モータ逆回転時のドライブ防止回路 | |
| JPS6161060A (ja) | 二相パルス方向性判別回路 | |
| JPS61214031A (ja) | マイクロコンピユ−タの割込み処理方法 | |
| JPS61215909A (ja) | 位置検出装置 |