JPH06213930A - シリコンウェハを利用したプローブカード - Google Patents
シリコンウェハを利用したプローブカードInfo
- Publication number
- JPH06213930A JPH06213930A JP679793A JP679793A JPH06213930A JP H06213930 A JPH06213930 A JP H06213930A JP 679793 A JP679793 A JP 679793A JP 679793 A JP679793 A JP 679793A JP H06213930 A JPH06213930 A JP H06213930A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- silicon wafer
- wafer
- metal
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路のウェハ状態での試験に利用
されるプローブカードのうち、シリコンウェハを利用し
て作成されるプローブカードにおいて、プローブカード
上の金属層と測定される集積回路上の電極用金属との接
触抵抗を低減する。 【構成】 プローブカードにおいて、シリコンウェハ１
が支持体となる。シリコンウェハ上に形成されたカンチ
レバー２はウェハ上の被測定素子（ＤＵＴ）の金属パッ
ドに押しあてられる金属層４を保持する役割を果たし、
測定に必要となるＤＵＴの上の金属パッドの数だけ用意
される。透明絶縁膜３は、シリコンウェハの上側から空
気圧を印加する際にもれを生じないように封止する役
割、ＤＵＴ上の金属パッドの位置をプローブカードの上
から見ることができるようにする役割、および、金属層
４とシリコンウェハとの導通を防止することによって金
属層４同士がシリコンを通して短絡することを防ぐ役割
をする。
されるプローブカードのうち、シリコンウェハを利用し
て作成されるプローブカードにおいて、プローブカード
上の金属層と測定される集積回路上の電極用金属との接
触抵抗を低減する。 【構成】 プローブカードにおいて、シリコンウェハ１
が支持体となる。シリコンウェハ上に形成されたカンチ
レバー２はウェハ上の被測定素子（ＤＵＴ）の金属パッ
ドに押しあてられる金属層４を保持する役割を果たし、
測定に必要となるＤＵＴの上の金属パッドの数だけ用意
される。透明絶縁膜３は、シリコンウェハの上側から空
気圧を印加する際にもれを生じないように封止する役
割、ＤＵＴ上の金属パッドの位置をプローブカードの上
から見ることができるようにする役割、および、金属層
４とシリコンウェハとの導通を防止することによって金
属層４同士がシリコンを通して短絡することを防ぐ役割
をする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の試験
に利用されるプローブカードの改良に関する。
に利用されるプローブカードの改良に関する。
【０００２】
【従来の技術】半導体集積回路の機能試験は、集積回路
が形成されたシリコン・チップを切り出してパッケージ
に搭載する前に、ウェハの状態で行われる。図２に示す
ように、ウェハ状態でのテストにおいて使用される主な
ハードウェアは、テスト・プログラムを実行するテスタ
ー５、ウェハの位置を機械的に調整するプローバー６、
プローバーに載せられたウェハ７上に位置する被テスト
素子（以下、本明細書においてはＤＵＴ（Device Under
Test の略）と表現する）８、および、ＤＵＴとテスタ
ーの間を電気的につなぐプローブカード９である。
が形成されたシリコン・チップを切り出してパッケージ
に搭載する前に、ウェハの状態で行われる。図２に示す
ように、ウェハ状態でのテストにおいて使用される主な
ハードウェアは、テスト・プログラムを実行するテスタ
ー５、ウェハの位置を機械的に調整するプローバー６、
プローバーに載せられたウェハ７上に位置する被テスト
素子（以下、本明細書においてはＤＵＴ（Device Under
Test の略）と表現する）８、および、ＤＵＴとテスタ
ーの間を電気的につなぐプローブカード９である。
【０００３】従来のプローブカードは、図３に示すよう
に、プリント基板１３上に微細なプローブ１２がはんだ
付けされた構造になっており、このプローブ１２の先端
は試験時にはＤＵＴ１５上の金属パッド１４に接触し、
もう一端はプリント基板上の金属層１１にはんだ付けさ
れて、コネクタなどを通してテスターに接続される。こ
のプローブカードでは、集積回路の高集積化と高速化に
ともなって２つの問題が発生してきた。１つは、プロー
ブカード上のプローブの数が２００以上になってくる
と、プローブ間の間隔や高さの公差を実用レベルに位置
することが困難になってきたという機械的な制約であ
る。もう１つは、プローブが１０ｎＨ程度のインダクタ
ンスを持つために、高速な信号を伝えられなかったり、
電源／接地ラインにノイズが生じたり、プローブ間にク
ロストークが生じて、集積回路で実際に使われる周波数
で試験できなくなってきたという電気的な制約である
（FaridMatta, Hewlett-Packard Journal, pp.75-85, J
une 1990 ）。
に、プリント基板１３上に微細なプローブ１２がはんだ
付けされた構造になっており、このプローブ１２の先端
は試験時にはＤＵＴ１５上の金属パッド１４に接触し、
もう一端はプリント基板上の金属層１１にはんだ付けさ
れて、コネクタなどを通してテスターに接続される。こ
のプローブカードでは、集積回路の高集積化と高速化に
ともなって２つの問題が発生してきた。１つは、プロー
ブカード上のプローブの数が２００以上になってくる
と、プローブ間の間隔や高さの公差を実用レベルに位置
することが困難になってきたという機械的な制約であ
る。もう１つは、プローブが１０ｎＨ程度のインダクタ
ンスを持つために、高速な信号を伝えられなかったり、
電源／接地ラインにノイズが生じたり、プローブ間にク
ロストークが生じて、集積回路で実際に使われる周波数
で試験できなくなってきたという電気的な制約である
（FaridMatta, Hewlett-Packard Journal, pp.75-85, J
une 1990 ）。
【０００４】こうした問題を解決するために、シリコン
ウェハ上に集積回路製造技術とマイクロマシーン技術を
利用してプローブカードを作成した例が発表され始め
た。シリコンウェハに作られたプローブカードを、本明
細書ではウェハ・プローブカードと呼ぶことにする。ウ
ェハ・プローブカードでは、１０μｍ以下の形状を持つ
微細なプローブが形成可能となり、その間隔もフォトリ
ソグラフィ技術によって精密に制御でき、かつ、短いプ
ローブの実現によって寄生インダクタンスを低減できる
ため、従来のプローブカードで生じていた機械的、電気
的な問題をクリアすることができる。また、シリコン基
板上にプローブとともにテスト用の集積回路を設けるこ
とによって、高速化の障害となる容量負荷を大幅に低減
できる。
ウェハ上に集積回路製造技術とマイクロマシーン技術を
利用してプローブカードを作成した例が発表され始め
た。シリコンウェハに作られたプローブカードを、本明
細書ではウェハ・プローブカードと呼ぶことにする。ウ
ェハ・プローブカードでは、１０μｍ以下の形状を持つ
微細なプローブが形成可能となり、その間隔もフォトリ
ソグラフィ技術によって精密に制御でき、かつ、短いプ
ローブの実現によって寄生インダクタンスを低減できる
ため、従来のプローブカードで生じていた機械的、電気
的な問題をクリアすることができる。また、シリコン基
板上にプローブとともにテスト用の集積回路を設けるこ
とによって、高速化の障害となる容量負荷を大幅に低減
できる。
【０００５】図４は、Beileyらによって発表されたウェ
ハ・プローブカードを示している。シリコンウェハ１６
上に透明絶縁膜１７を形成し、絶縁膜中に金属層１８を
通し、ＤＵＴ上の金属パッドと接する部分にはＷ（タン
グステン）の薄膜を盛り上げている（Ｗの盛り上った部
分をＷチップ１９と呼ぶ）。図３に示した従来のプロー
ブカードでは、プローバーを使用してウェハを持ち上げ
ることによって、プローブ１２とＤＵＴ上の金属パッド
１４との間の電気的なコンタクトをとっていた。この
時、プローブ１２がＤＵＴ上の金属パッド１４に対して
浅い角度を持っているために、プローブ１２が金属パッ
ド１４と接する際に、機械的に擦りあうことによって、
金属表面の自然酸化膜が除去されていた。ところが、Be
ileyらの示したウェハ・プローブカードでは、基板の裏
側から空気圧を印加し、かつ、プローブとなるＷチップ
１９と金属パッドの間に電気的なストレスを加えること
によって、自然酸化膜を破壊してＷチップ１９と金属パ
ッドの間のコンタクト抵抗を下げていた（Beileyら、Ｄ
ｉｇｅｓｔｓ ｏｆ Ｍｕｌｔｉｃｈｉｐ Ｍｏｄｕｌ
ｅ Ｃｏｎｆ．， ｐｐ．２８−３１， １９９２）。
ハ・プローブカードを示している。シリコンウェハ１６
上に透明絶縁膜１７を形成し、絶縁膜中に金属層１８を
通し、ＤＵＴ上の金属パッドと接する部分にはＷ（タン
グステン）の薄膜を盛り上げている（Ｗの盛り上った部
分をＷチップ１９と呼ぶ）。図３に示した従来のプロー
ブカードでは、プローバーを使用してウェハを持ち上げ
ることによって、プローブ１２とＤＵＴ上の金属パッド
１４との間の電気的なコンタクトをとっていた。この
時、プローブ１２がＤＵＴ上の金属パッド１４に対して
浅い角度を持っているために、プローブ１２が金属パッ
ド１４と接する際に、機械的に擦りあうことによって、
金属表面の自然酸化膜が除去されていた。ところが、Be
ileyらの示したウェハ・プローブカードでは、基板の裏
側から空気圧を印加し、かつ、プローブとなるＷチップ
１９と金属パッドの間に電気的なストレスを加えること
によって、自然酸化膜を破壊してＷチップ１９と金属パ
ッドの間のコンタクト抵抗を下げていた（Beileyら、Ｄ
ｉｇｅｓｔｓ ｏｆ Ｍｕｌｔｉｃｈｉｐ Ｍｏｄｕｌ
ｅ Ｃｏｎｆ．， ｐｐ．２８−３１， １９９２）。
【０００６】
【発明が解決しようとする課題】Ｂｅｉｌｅｙらの結果
によれば、プローブの大きさが６０μｍ×４０μｍの場
合には、電気的なストレスとして１００ｍＡの電流を流
しても、得られるコンタクト抵抗は１ｏｈｍ／ｃｍ2 程
度であり、より微細なプローブ・サイズ（９μｍ×６μ
ｍ）におけるコンタクト抵抗の５倍以上の大きさであっ
た。
によれば、プローブの大きさが６０μｍ×４０μｍの場
合には、電気的なストレスとして１００ｍＡの電流を流
しても、得られるコンタクト抵抗は１ｏｈｍ／ｃｍ2 程
度であり、より微細なプローブ・サイズ（９μｍ×６μ
ｍ）におけるコンタクト抵抗の５倍以上の大きさであっ
た。
【０００７】我々の発明は、ウェハ・プローブカードと
ＤＵＴ上の金属パッドの間に生じるコンタクト抵抗の低
減を第一の目的とする。
ＤＵＴ上の金属パッドの間に生じるコンタクト抵抗の低
減を第一の目的とする。
【０００８】
【課題を解決しようとするための手段】我々は、ウェハ
・プローブカードにおけるコンタクト抵抗を下げるため
に、図１に示すように、プローブの先端を尖った形に加
工した。この尖った先端部をＤＵＴ上のパッドに押しあ
てることによって、金属上の自然酸化膜の破壊を容易に
した。
・プローブカードにおけるコンタクト抵抗を下げるため
に、図１に示すように、プローブの先端を尖った形に加
工した。この尖った先端部をＤＵＴ上のパッドに押しあ
てることによって、金属上の自然酸化膜の破壊を容易に
した。
【０００９】
【作用】以下図１を用いて、本発明のウェハ・プローブ
カードを解説する。シリコンウェハ１は、ウェハ・プロ
ーブカードの支持体に当たる。シリコンウェハ１上に形
成されたカンチレバー２は、ＤＵＴに押しあてられる金
属層４を保持する役割を果たし、基本的には測定に必要
となるＤＵＴ上のパッドの数だけ用意される。この先端
の尖った形状は、シリコンの異方性エッチング技術を用
いて形成することができる。透明絶縁膜３は、シリコン
ウェハの上側から空気圧を印加する際にもれを生じない
ように封止する役割、ＤＵＴ上の金属パッドの位置をウ
ェハ・プローブカードの上から見ることができるように
する役割、および、金属層４とシリコンウェハとの導通
を防止することによって金属層４同士がシリコンを通し
て短絡することを防ぐ役割をしている。
カードを解説する。シリコンウェハ１は、ウェハ・プロ
ーブカードの支持体に当たる。シリコンウェハ１上に形
成されたカンチレバー２は、ＤＵＴに押しあてられる金
属層４を保持する役割を果たし、基本的には測定に必要
となるＤＵＴ上のパッドの数だけ用意される。この先端
の尖った形状は、シリコンの異方性エッチング技術を用
いて形成することができる。透明絶縁膜３は、シリコン
ウェハの上側から空気圧を印加する際にもれを生じない
ように封止する役割、ＤＵＴ上の金属パッドの位置をウ
ェハ・プローブカードの上から見ることができるように
する役割、および、金属層４とシリコンウェハとの導通
を防止することによって金属層４同士がシリコンを通し
て短絡することを防ぐ役割をしている。
【００１０】集積回路の試験時には、プローバーを用い
て金属層４をＤＵＴ上の金属パッドに押しあてる。金属
層４からテスターへの配線は、ウェハ上にコネクタをは
んだ付けするなど任意の手法を用いることができる。ま
た、従来の技術の項で述べたように、シリコンウェハ上
に測定用の集積回路を作成し、測定結果を外部に取り出
すことも可能である。
て金属層４をＤＵＴ上の金属パッドに押しあてる。金属
層４からテスターへの配線は、ウェハ上にコネクタをは
んだ付けするなど任意の手法を用いることができる。ま
た、従来の技術の項で述べたように、シリコンウェハ上
に測定用の集積回路を作成し、測定結果を外部に取り出
すことも可能である。
【００１１】
【実施例】以下、本発明の実施例を図５を用いて説明す
る。
る。
【００１２】最初に、図５（ａ）に示すように、ｐ型で
（１００）の結晶方位を持つシリコンウェハ２０にｎ型
のエピタキシャル層２１を形成する。このｎ型層は最終
のシリコン異方性エッチング工程においてエッチストッ
プ層としての役割を果たす。次に、（ｂ）に示すように
シリコン表面を酸化し、フォトリソグラフィによって、
カンチレバーや金属層の尖った部分を形成する位置に、
正方形のシリコン酸化膜２２を残す。この時、裏面の酸
化膜は保護膜として残しておく。この状態でＫＯＨのよ
うなシリコンの異方性エッチング液の中に浸漬すること
を使ってエッチングすると、（ｃ）に示したように表面
にピラミッド状に尖ったシリコン領域が形成される。こ
の後、表面と裏面の酸化膜を除去し、フォトリソグラフ
ィによってｎ型シリコン層のうちカンチレバーとそれを
支持する領域を除いた領域をｐ型基板に達するまでドラ
イエッチングする。ここまでの工程によって、（ｄ）に
示した構成が得られる。
（１００）の結晶方位を持つシリコンウェハ２０にｎ型
のエピタキシャル層２１を形成する。このｎ型層は最終
のシリコン異方性エッチング工程においてエッチストッ
プ層としての役割を果たす。次に、（ｂ）に示すように
シリコン表面を酸化し、フォトリソグラフィによって、
カンチレバーや金属層の尖った部分を形成する位置に、
正方形のシリコン酸化膜２２を残す。この時、裏面の酸
化膜は保護膜として残しておく。この状態でＫＯＨのよ
うなシリコンの異方性エッチング液の中に浸漬すること
を使ってエッチングすると、（ｃ）に示したように表面
にピラミッド状に尖ったシリコン領域が形成される。こ
の後、表面と裏面の酸化膜を除去し、フォトリソグラフ
ィによってｎ型シリコン層のうちカンチレバーとそれを
支持する領域を除いた領域をｐ型基板に達するまでドラ
イエッチングする。ここまでの工程によって、（ｄ）に
示した構成が得られる。
【００１３】続いて、（ｅ）に示すように、透明絶縁膜
を形成するために、ウェハ全体を酸化しシリコン酸化膜
２３を形成し、さらに、この上に金属膜を堆積し、フォ
トリソグラフィによって必要な形状に加工し、（ｆ）に
示した金属層２４を得る。さらに、裏面にエッチングの
保護膜を設け、フォトリソグラフィによってシリコンウ
ェハを薄膜化する領域の保護膜を除去する。最後に、ｎ
型エピタキシャル層をエッチストップ層として異方性エ
ッチングを行うと、（ｇ）に示すような構造が得られ
る。この構造は図１に示したウェハ・プローブカードの
構造と同等である。
を形成するために、ウェハ全体を酸化しシリコン酸化膜
２３を形成し、さらに、この上に金属膜を堆積し、フォ
トリソグラフィによって必要な形状に加工し、（ｆ）に
示した金属層２４を得る。さらに、裏面にエッチングの
保護膜を設け、フォトリソグラフィによってシリコンウ
ェハを薄膜化する領域の保護膜を除去する。最後に、ｎ
型エピタキシャル層をエッチストップ層として異方性エ
ッチングを行うと、（ｇ）に示すような構造が得られ
る。この構造は図１に示したウェハ・プローブカードの
構造と同等である。
【００１４】
【発明の効果】本発明によって、ウェハ・プローブカー
ド上の金属層とＤＵＴ上の金属パッド間のコンタクト抵
抗が低減でき、プローブカードの機械的精度の向上と、
ウェハ状態での集積回路の試験を高速化することができ
る。
ド上の金属層とＤＵＴ上の金属パッド間のコンタクト抵
抗が低減でき、プローブカードの機械的精度の向上と、
ウェハ状態での集積回路の試験を高速化することができ
る。
【図１】は、本発明のウェハ・プローブカードの構成を
示す概略断面図、
示す概略断面図、
【図２】は、ウェハ状態での集積回路の試験を示す模式
図、
図、
【図３】は、従来のプローブカードとＤＵＴ上の金属パ
ッドとの関係を示す図、
ッドとの関係を示す図、
【図４】は、Beileyらの報告したウェハ・プローブカー
ドの概略断面図、
ドの概略断面図、
【図５】（ａ）〜（ｇ）は、本発明の実施例を示す概略
工程断面図である。
工程断面図である。
１…シリコンウェハ、２…カンチレバー、３…透明絶縁
膜、４…金属層、５…テスター、６…プローバー、７…
ウェハ、８…ＤＵＴ、９…プローブカード、１０…接地
面、１１…金属層、１２…プローブ、１３…プリント基
板、１４…金属パッド、１５…ＤＵＴ、１６…シリコン
ウェハ、１７…透明絶縁膜、１８…金属層、１９…Ｗチ
ップ、２０…シリコンウェハ、２１…エピタキシャル
層、２２…酸化膜、２３…酸化膜、２４…金属層。
膜、４…金属層、５…テスター、６…プローバー、７…
ウェハ、８…ＤＵＴ、９…プローブカード、１０…接地
面、１１…金属層、１２…プローブ、１３…プリント基
板、１４…金属パッド、１５…ＤＵＴ、１６…シリコン
ウェハ、１７…透明絶縁膜、１８…金属層、１９…Ｗチ
ップ、２０…シリコンウェハ、２１…エピタキシャル
層、２２…酸化膜、２３…酸化膜、２４…金属層。
Claims (1)
- 【請求項１】 シリコンウェハに形成されたプローブカ
ードにおいて、先端が尖った金属層４と、それを保持す
るためにシリコンで形成されたカンチレバー２と、その
両者の間にはさまれた透明絶縁層３を持つことを特徴と
するプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP679793A JPH06213930A (ja) | 1993-01-19 | 1993-01-19 | シリコンウェハを利用したプローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP679793A JPH06213930A (ja) | 1993-01-19 | 1993-01-19 | シリコンウェハを利用したプローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06213930A true JPH06213930A (ja) | 1994-08-05 |
Family
ID=11648173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP679793A Withdrawn JPH06213930A (ja) | 1993-01-19 | 1993-01-19 | シリコンウェハを利用したプローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06213930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511857B1 (en) | 1998-03-19 | 2003-01-28 | Hitachi, Ltd. | Process for manufacturing semiconductor device |
-
1993
- 1993-01-19 JP JP679793A patent/JPH06213930A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511857B1 (en) | 1998-03-19 | 2003-01-28 | Hitachi, Ltd. | Process for manufacturing semiconductor device |
| US7119362B2 (en) | 1998-03-19 | 2006-10-10 | Renesas Technology Corp. | Method of manufacturing semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6912778B2 (en) | Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices | |
| US5221895A (en) | Probe with microstrip transmission lines | |
| US7161250B2 (en) | Projected contact structures for engaging bumped semiconductor devices and methods of making the same | |
| US7488899B2 (en) | Compliant contact pin assembly and card system | |
| KR100307082B1 (ko) | 집적회로의연결구조체및그제조방법 | |
| US6483328B1 (en) | Probe card for probing wafers with raised contact elements | |
| KR100733945B1 (ko) | 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법 | |
| US5843844A (en) | Probe sheet and method of manufacturing the same | |
| US6646458B2 (en) | Apparatus for forming coaxial silicon interconnects | |
| JPH0369131A (ja) | 半導体集積回路試験用プローブおよび該プローブを用いる試験工程を含む半導体装置の製造方法 | |
| JPWO2007029422A1 (ja) | 半導体装置の検査装置及び電源供給ユニット | |
| JPH11125646A (ja) | 垂直針型プローブカード、その製造方法およびその不良プローブ針の交換方法 | |
| US6100708A (en) | Probe card and wafer testing method using the same | |
| US5239260A (en) | Semiconductor probe and alignment system | |
| JPH06230030A (ja) | シリコンウェハを利用したプローブカード | |
| JPH06213930A (ja) | シリコンウェハを利用したプローブカード | |
| JP3784334B2 (ja) | 半導体素子検査装置 | |
| JPH0750325A (ja) | プローブ装置 | |
| CN118248667A (zh) | 半导体器件 | |
| JPH06310560A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |