JPH06216214A - Package test method, package alignment method, probe contact state determination device, and brazing device - Google Patents

Package test method, package alignment method, probe contact state determination device, and brazing device

Info

Publication number
JPH06216214A
JPH06216214A JP5003595A JP359593A JPH06216214A JP H06216214 A JPH06216214 A JP H06216214A JP 5003595 A JP5003595 A JP 5003595A JP 359593 A JP359593 A JP 359593A JP H06216214 A JPH06216214 A JP H06216214A
Authority
JP
Japan
Prior art keywords
package
wiring pattern
test
pin
prober
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5003595A
Other languages
Japanese (ja)
Inventor
Masahito Hirozawa
雅仁 廣澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Integrated Microtechnology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Integrated Microtechnology Ltd filed Critical Fujitsu Ltd
Priority to JP5003595A priority Critical patent/JPH06216214A/en
Publication of JPH06216214A publication Critical patent/JPH06216214A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To enable easy discrimination between defective and non-defective by recognizing positions of 4 vertexes of a testing package, by obtaining a length of 4 sides and a length of a diagonal by an operation and by comparing the result with a pre-set standard value. CONSTITUTION:(S1) A ceramic package is set in a first jig. (S2) An image is processed. (S3) Discrimination is made for the multi-pin prober whether a test is possible or impossible. (S4) When it is judged as impossible, the processing is finished. When it is judged as possible, discrimination is made for a pin of the multi-pin prober whether or not sure contact is possible. (S5) When it is possible, a wiring test is carried out. (S6) A brazing process is performed. When contact defective is generated, the processing is finished. In the brazing process, after a lead frame is set to a second jig, the second jig is moved to an optimum position by using the results of the image processing of (S2), and brazing of a lead frame is performed for a package.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、LSI等の半導体装置
を収納するパッケージの試験技術及びパッケージ組立技
術に係り、特にファインピッチを有するセラミックQF
P(Quad Flat Package )の試験技術及び組立技術に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test technology and a package assembly technology for a package that houses a semiconductor device such as an LSI, and more particularly to a ceramic QF having a fine pitch.
P (Quad Flat Package) test technology and assembly technology.

【0002】近年の半導体装置の高集積化技術の発展に
伴い、半導体装置を収納するパッケージについても、小
型化、多ピン化が望まれており、これに伴う高信頼性が
要求されている。
With the recent development of high integration technology of semiconductor devices, miniaturization and increase in the number of pins of a package for housing the semiconductor device are also desired, and high reliability is required accordingly.

【0003】[0003]

【従来の技術】従来、セラミックQFPにおいては、外
形ガイド若しくはキャビティガイドにより製品をセット
し、複数の試験用ピン(以下、プローブという。)を有
するプローバを配線パターン(パッド)に接触させ、短
絡、断線を検出するための布線試験を行ない、良品のみ
をロウ付け工程に移行させていた。
2. Description of the Related Art Conventionally, in a ceramic QFP, a product is set by an outer shape guide or a cavity guide, and a prober having a plurality of test pins (hereinafter referred to as probes) is brought into contact with a wiring pattern (pad) to short-circuit. A wiring test was performed to detect disconnection, and only good products were transferred to the brazing process.

【0004】ここで布線試験について説明する。布線試
験は、図10に示すセラミックQFP基板Q上の配線パ
ターンPTの両端に設けられたインナーパッドIPとア
ウターパッドOPとの間の導通試験であり、同時に複数
のパッドを試験することにより、ある配線パターンが隣
接する配線パターンと短絡していないか、あるいは、当
該配線パターンが断線していないかを調べ、良品、不良
品を判別する試験である。
Here, the wiring test will be described. The wiring test is a continuity test between the inner pad IP and the outer pad OP provided at both ends of the wiring pattern PT on the ceramic QFP substrate Q shown in FIG. 10. By simultaneously testing a plurality of pads, This is a test for checking whether a certain wiring pattern is short-circuited with an adjacent wiring pattern or whether the wiring pattern is not broken, and discriminating good products from defective products.

【0005】[0005]

【発明が解決しようとする課題】しかし多ピン化が進
み、セラミックQFPの各リードのピッチが狭くなる
(ファインピッチ化)に従い、セラミックの焼成時のシ
ュリンケージ(収縮)、変形等により後述するような問
題点が発生していた。 問題点1) プローバに設けられた試験用の複数のプロ
ーブ配置もピッチが狭くなっているため、セラミック焼
成後のパッケージ外形寸法が規格内でなければ試験でき
ないという問題点があった。
However, as the number of pins increases and the pitch of each lead of the ceramic QFP becomes narrower (fine pitch), shrinkage (shrinkage), deformation, etc. at the time of firing the ceramic will be described later. There was a problem. Problem 1) Since the pitch of the plurality of test probes provided on the prober is also narrow, there is a problem that the package outside dimension after firing the ceramic cannot be tested unless it is within the standard.

【0006】具体的には、従来ピッチのパッケージの場
合、図11(a)(i)に示すように、外形寸法が基準
値である場合に各プローブが各パッドの中心位置に当接
するように設定してあれば、セラミック焼成時の収縮率
の違いにより外形寸法が大きくなった場合(図11
(a)(ii)参照)であっても、プローブは各パッド
に当接することができ、試験を行なうことが可能であっ
た。
Specifically, in the case of a conventional pitch package, as shown in FIGS. 11 (a) and (i), each probe is brought into contact with the center position of each pad when the outer dimension is a reference value. If set, if the external dimensions become large due to the difference in shrinkage rate during ceramic firing (Fig. 11).
Even in the case of (a) (ii)), the probe was able to abut against each pad, and the test could be performed.

【0007】しかしながら、ファインピッチのパッケー
ジの場合、図11(b)(i)に示すように、外形寸法
が基準値である場合に各プローブが対応する各パッドの
中心位置に当接するように設定してあっても、セラミッ
ク焼成時の収縮率の違いにより外形寸法が大きくなると
(図11(b)(ii)参照)、プローブがパッド間に
当接することとなってしまい、試験を行なうことができ
なくなってしまっていた。 問題点2) 外形寸法が規格内であっても、セラミック
パッケージの変形により、例えば本来正方形であるべき
パッケージが、菱形、平行四辺形等となってしまった場
合にはパッド位置が正規の位置にはなく、プローブが正
常に当接することができず、試験を行なえないという問
題点があった。 問題点3) セラミックパッケージのファインピッチ化
に伴い、プローブ径が小さくなって、変形しやくすなる
ため、パッケージの表面の凹凸、反りにより接触不良を
起こしたり、メタライゼーション(導体材料:W、Mo
等)に反復接触することによりプローブが磨耗により変
形してプローブがパッドに接触することができない場合
があり、良品のパッケージを不良品と判別してしまうた
め、確実に試験を行なうためにはプローブの接触(コン
タクト)確認を行なう必要があるという問題点があっ
た。 問題点4) さらにパッケージの配線パターンがファイ
ンピッチ化されているため、配線パターンにリードフレ
ームをロウ付けする場合の位置合せが困難であるという
問題点があった。
However, in the case of a fine pitch package, as shown in FIGS. 11 (b) and (i), it is set so that each probe comes into contact with the center position of each corresponding pad when the external dimension is a reference value. Even so, if the outer dimensions increase due to the difference in shrinkage rate during ceramic firing (see FIGS. 11 (b) and (ii)), the probe abuts between the pads, and the test can be performed. I couldn't do it. Problem 2) Even if the external dimensions are within the standard, if the ceramic package is deformed and the originally square package becomes a rhombus, parallelogram, etc., the pad position becomes the normal position. However, there was a problem in that the probe could not normally abut and the test could not be performed. Problem 3) As the pitch of ceramic packages becomes finer, the probe diameter becomes smaller and becomes easier to deform, resulting in contact defects due to irregularities and warpage of the package surface, and metallization (conductor material: W, Mo
The probe may not be able to come into contact with the pad due to wear due to repeated contact with the probe etc.), and a good package may be identified as a defective product. There was a problem that it was necessary to confirm the contact of the. Problem 4) Further, since the wiring pattern of the package has a fine pitch, there is a problem that it is difficult to perform alignment when brazing the lead frame to the wiring pattern.

【0008】そこで本発明の目的は、セラミックパッケ
ージのパッド位置を試験前に自動的に確認してから試験
を行なうためのパッケージ試験装置及び配線パターンに
リードをロウ付けするための組立技術を提供することに
ある。
Therefore, an object of the present invention is to provide a package tester for automatically confirming the pad position of the ceramic package before the test and then an assembly technique for brazing the leads to the wiring pattern. Especially.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するた
め、第1の発明は、半導体装置の収納面の形状が略矩形
であるパッケージの良品、不良品を画像処理により判別
するパッケージ試験方法において、被試験パッケージの
前記矩形の4頂点の位置を認識する頂点認識工程と、認
識した前記4頂点の位置に基づいて、4辺長を求める辺
長演算工程と、認識した前記4頂点の位置に基づいて、
対角線長を求める対角線長演算工程と、演算により求め
た前記4辺長及び前記対角線長を予め設定した基準4辺
長及び基準対角線長と比較することにより当該被試験パ
ッケージの良品、不良品を判別する判別工程と、を備え
て構成する。
In order to solve the above-mentioned problems, a first invention is a package test method for discriminating a good product or a defective product of a package in which a shape of a storage surface of a semiconductor device is substantially rectangular by image processing. , A vertex recognition step of recognizing the positions of the four vertices of the rectangle of the package under test, an edge length calculation step of obtaining four side lengths based on the recognized positions of the four vertices, and a position of the recognized four vertices. On the basis of,
Diagonal line length calculation step for determining the diagonal line length and comparing the four side lengths and the diagonal line lengths obtained by the calculation with preset reference four side lengths and reference diagonal line lengths to determine whether the package under test is good or defective. And a discriminating step.

【0010】また、第2の発明は、半導体装置の収納面
の形状が略矩形であるパッケージの位置合せを画像処理
を用いて行なうパッケージ位置合せ方法において、前記
収納面に平行する基準面を想定し、前記基準面上に投影
された被試験パッケージの前記矩形の4頂点の位置を認
識する頂点認識工程と、認識した前記4頂点の位置に基
づいて、前記矩形の重心位置を求める重心位置演算工程
と、演算により求めた前記4頂点から、前記矩形を構成
する前記4辺を求めるとともに、当該被試験パッケージ
を前記基準面と平行に前記重心位置を中心として回転
し、前記矩形を構成する各辺毎に当該辺を含む直線を前
記基準面上に投影した直線と予め設定され当該辺にそれ
ぞれ対応する前記基準面上の基準直線との成す角を求め
る狭角演算工程と、前記狭角演算工程で求めた4つの狭
角の総和が最も最小となる位置に前記回転を制御する回
転制御工程と、を備えて構成する。
A second aspect of the present invention is a package alignment method for aligning a package in which the shape of the storage surface of the semiconductor device is substantially rectangular by using image processing, and a reference plane parallel to the storage surface is assumed. Then, the vertex recognition step of recognizing the positions of the four vertices of the rectangle of the package under test projected on the reference plane, and the center-of-gravity position calculation for obtaining the center-of-gravity position of the rectangle based on the recognized positions of the four vertices. Each of the four sides forming the rectangle is obtained from the step and the four vertices obtained by calculation, and the package under test is rotated about the center of gravity parallel to the reference plane to form the rectangle. A narrow-angle calculation step of obtaining an angle formed by a straight line including the side projected on the reference plane for each side and a reference straight line on the reference plane which is preset corresponding to the side, A rotation control step of serial sum of the four narrow-angle determined by the narrow angle calculation step for controlling the rotation in the most smallest position, configured with a.

【0011】さらに第3の発明は、試験用の複数のピン
を有する多ピンプローバのプローブ接触状態判別装置に
おいて、前記多ピンプローバが実際の使用状態と同様に
当接することにより、陥没し、その陥没状態を保持する
ように塑性変形する試験平面を有する試験補助体と、前
記試験補助体の前記試験平面の前記多ピンプローバの当
接後の状態を画像データとして取込み、前記画像データ
を予め記憶している基準状態に対応するデータと比較す
ることにより前記多ピンプローバの各プローブの接触状
態を判別する画像処理手段と、を備えて構成する。
A third aspect of the present invention is a probe contact state determination device for a multi-pin prober having a plurality of pins for testing, which is depressed as the multi-pin prober abuts in the same manner as in the actual use state, and the depressed state. A test auxiliary body having a test plane that plastically deforms so as to hold, and a state after contact of the multi-pin prober on the test plane of the test auxiliary body is captured as image data, and the image data is stored in advance. Image processing means for determining the contact state of each probe of the multi-pin prober by comparing with data corresponding to the reference state.

【0012】さらにまた、第4の発明は、半導体装置を
収納するパッケージの基板上に形成された配線パターン
を試験するために前記配線パターンに電気的に接触させ
る複数のピンを有する多ピンプローバのプローブ接触状
態判別装置において、前記試験すべきパッケージの配線
パターン面上に載置され、前記多ピンプローバが実際の
試験状態と同様に当接することにより、陥没し、その陥
没状態を保持するように塑性変形する試験補助シート
と、前記試験補助シートの前記多ピンプローバの当接後
に前記試験補助シートの変形状態を画像データとして取
込み、予め記憶している基準状態に対応するデータと比
較することにより前記多ピンプローバの各プローブの接
触状態を判別する画像処理手段と、を備えて構成する。
Still further, a fourth invention is a probe of a multi-pin prober having a plurality of pins for electrically contacting a wiring pattern formed on a substrate of a package housing a semiconductor device for testing the wiring pattern. In the contact state determination device, the multi-pin prober is placed on the wiring pattern surface of the package to be tested, and the multi-pin prober abuts in the same manner as in the actual test state, causing a depression and plastic deformation so as to maintain the depressed state. The test auxiliary sheet to be used and the multi-pin prober of the test auxiliary sheet are brought into contact with each other after the deformation state of the test auxiliary sheet is captured as image data, and the multi-pin prober is compared by comparing the data with the previously stored reference state. And image processing means for determining the contact state of each probe.

【0013】また、第5の発明は、半導体装置を収納す
るパッケージの基板上に形成された配線パターンを試験
するために前記配線パターンに電気的に接触させる複数
のピンを有する多ピンプローバの接触状態判別装置にお
いて、前記ピンは前記基板の側方から前記配線パターン
形成面側に延在され、その先端が前記配線パターンに電
気的に接触可能に形成されており、前記配線パターン面
に指向して当該パターン面を撮像し、画像データを出力
する撮像手段と、前記画像データ及び予め記憶していた
前記ピンの基準接触状態に対応する基準データを比較す
ることにより接触状態を判別する画像処理手段と、を備
えて構成する。
A fifth aspect of the present invention is a contact state of a multi-pin prober having a plurality of pins for electrically contacting a wiring pattern formed on a substrate of a package housing a semiconductor device, for testing the wiring pattern. In the discriminating device, the pin extends from the side of the substrate to the wiring pattern forming surface side, and the tip thereof is formed so as to be electrically contactable with the wiring pattern, and is oriented toward the wiring pattern surface. Image pickup means for picking up the image of the pattern surface and outputting image data; and image processing means for judging the contact state by comparing the image data and reference data corresponding to the reference contact state of the pin stored in advance. , And are configured.

【0014】さらに、第6の発明は、半導体装置を収納
するパッケージの基板上に形成された配線パターンを試
験するために前記配線パターンに電気的に接触させる複
数のピンを有する多ピンプローバの接触状態判別装置に
おいて、前記ピンは電気的に分離された2本の副ピンよ
り成り、各副ピンの先端が前記配線パターンに電気的に
接触可能に形成されており、前記ピンを構成する2本の
副ピンが前記配線パターンに接触していることを確認す
るために、前記副ピン間の導通試験を行なう導通試験手
段を備えて構成する。
Further, a sixth aspect of the present invention is a contact state of a multi-pin prober having a plurality of pins for electrically contacting a wiring pattern formed on a substrate of a package housing a semiconductor device for testing. In the discriminating device, the pin is composed of two electrically isolated sub-pins, and the tip of each sub-pin is formed so as to be able to make electrical contact with the wiring pattern. In order to confirm that the sub pins are in contact with the wiring pattern, a continuity test means for conducting a continuity test between the sub pins is provided.

【0015】さらにまた、第7の発明は、半導体装置を
収納するパッケージの基板上に形成された配線パターン
にリードフレームをロウ付けするためのロウ付け装置に
おいて、前記パッケージの基板を保持する第1保持手段
と、前記リードフレームを保持する第2保持手段と、前
記配線パターン面に指向して当該配線パターン面を撮像
し、画像データを出力する撮像手段と、前記画像データ
及び予め記憶していた前記配線パターン位置の基準位置
に対応する基準データを比較することにより、前記第1
保持手段と前記第2保持手段の相対位置を変更し、前記
配線パターンと前記リードフレームの位置ずれが最小と
なる位置へ駆動する駆動手段と、を備えて構成する。
Furthermore, a seventh invention is a brazing device for brazing a lead frame to a wiring pattern formed on a substrate of a package which houses a semiconductor device, wherein the first substrate holds the substrate of the package. A holding means, a second holding means for holding the lead frame, an image pickup means for pointing the wiring pattern surface to pick up the wiring pattern surface, and outputting image data, and the image data and previously stored. By comparing reference data corresponding to the reference position of the wiring pattern position, the first data
Drive means for changing the relative position of the holding means and the second holding means to drive the wiring pattern and the lead frame to a position where the positional deviation between them is minimized.

【0016】[0016]

【作用】第1の発明によれば、頂点認識工程は、被試験
パッケージの前記矩形の4頂点の位置を認識する。
According to the first invention, the vertex recognition step recognizes the positions of the four vertices of the rectangle of the package under test.

【0017】これにより辺長演算工程は、この認識した
4頂点の位置に基づいて、4辺長を求め、対角線長演算
工程は、この認識した前記4頂点の位置に基づいて、対
角線長を求める。
Thus, the side length calculating step obtains the four side lengths based on the recognized positions of the four vertices, and the diagonal length calculating step obtains the diagonal length based on the recognized positions of the four vertices. .

【0018】この結果、判別工程は、演算により求めた
4辺長及び対角線長を予め設定した基準4辺長及び基準
対角線長と比較することにより当該被試験パッケージの
良品、不良品を判別する。
As a result, the discriminating step discriminates the non-defective product or defective product of the package under test by comparing the four side lengths and the diagonal line lengths obtained by the calculation with the preset reference four side lengths and the reference diagonal line lengths.

【0019】従って、画像処理によりパッケージ外形寸
法を認識して容易かつ迅速にパッケージの良品、不良品
の判別が行なえる。第2の発明によれば、頂点認識工程
は、半導体装置の収納面に平行する基準面を想定し、基
準面上に投影された被試験パッケージの矩形の4頂点の
位置を認識する。
Therefore, it is possible to easily and quickly discriminate between the good product and the defective product by recognizing the package outer dimension by the image processing. According to the second aspect of the invention, the vertex recognition step assumes the reference plane parallel to the storage surface of the semiconductor device and recognizes the positions of the four vertices of the rectangle of the package under test projected on the reference plane.

【0020】これにより重心位置認識工程は、認識した
4頂点の位置に基づいて、矩形の重心位置を求める。ま
た、狭角演算工程は、演算により求めた4頂点から、矩
形を構成する前記4辺を求めるとともに、当該被試験パ
ッケージを基準面と平行に重心位置を中心として回転
し、矩形を構成する各辺毎に当該辺を含む直線を基準面
上に投影した直線と予め設定され当該辺にそれぞれ対応
する基準面上の基準直線との成す角を求める。
Thus, the center-of-gravity position recognizing step obtains the center-of-gravity position of the rectangle based on the recognized positions of the four vertices. Further, in the narrow angle calculation step, the four sides forming the rectangle are obtained from the four vertices obtained by the calculation, and the package under test is rotated about the center of gravity parallel to the reference plane to form each rectangle. For each side, an angle between a straight line obtained by projecting a straight line including the side on the reference plane and a reference straight line on the reference plane which is set in advance and corresponds to the side is obtained.

【0021】この結果、回転制御工程は、狭角演算工程
で求めた4つの狭角の総和が最も最小となる位置に回転
を制御する。従って、パッケージの位置合せを容易、迅
速かつ正確に行なうことができる。
As a result, the rotation control step controls the rotation to a position where the sum of the four narrow angles obtained in the narrow angle calculation step is the smallest. Therefore, the package can be aligned easily, quickly and accurately.

【0022】第3の発明によれば、試験補助体は、多ピ
ンプローバが実際の使用状態と同様に当接することによ
り、その試験平面が陥没し、その陥没状態を保持するよ
うに塑性変形する。
According to the third aspect of the present invention, the test auxiliary body is plastically deformed so that the test plane is depressed by the contact of the multi-pin prober in the same manner as in the actual use state, and the depressed state is maintained.

【0023】これにより画像処理手段は、試験平面の多
ピンプローバの当接後の状態を画像データとして取込
み、画像データを予め記憶している基準状態に対応する
データと比較することにより多ピンプローバの各プロー
ブの接触状態を判別する。
Thus, the image processing means captures the state of the test plane after the abutment of the multi-pin prober as image data, and compares the image data with the data corresponding to the reference state stored in advance to determine each of the multi-pin probers. Determine the contact state of the probe.

【0024】従って、多ピンプローバの複数の試験用ピ
ンの接触状態を容易に判別して、多ピンプローバの不良
に基づく被試験対象物の不要なリジェクト等を防止する
ことができる。
Therefore, it is possible to easily discriminate the contact state of the plurality of test pins of the multi-pin prober and prevent unnecessary rejection of the object to be tested due to the defect of the multi-pin prober.

【0025】第4の発明によれば、試験補助シートは試
験すべきパッケージの配線パターン面上に載置され、多
ピンプローバが実際の試験状態と同様に当接することに
より、陥没し、その陥没状態を保持するように塑性変形
する。
According to the fourth aspect of the present invention, the test auxiliary sheet is placed on the wiring pattern surface of the package to be tested, and the multi-pin prober abuts in the same manner as in the actual test state, causing a depression and a depression. Plastically deforms to hold.

【0026】これにより、画像処理手段は、試験補助シ
ートの多ピンプローバの当接後に試験補助シートの変形
状態を画像データとして取込み、予め記憶している基準
状態に対応するデータと比較することにより多ピンプロ
ーバの各プローブの接触状態を判別する。
Accordingly, the image processing means takes in the deformation state of the test auxiliary sheet as image data after the contact of the multi-pin prober of the test auxiliary sheet, and compares it with the data corresponding to the reference state stored in advance. Determine the contact status of each probe on the pin prober.

【0027】従って、多ピンプローバの実際の試験状態
における被試験パッケージへの接触状態を試験前に判別
することができ、確実な試験を行なうことができる。第
5の発明によれば、試験用のピンは基板の側方から配線
パターン形成面側に延在され、その先端が配線パターン
に電気的に接触する。
Therefore, the contact state of the multi-pin prober with the package under test in the actual test state can be determined before the test, and a reliable test can be performed. According to the fifth aspect, the test pin extends from the side of the substrate toward the wiring pattern formation surface side, and the tip thereof electrically contacts the wiring pattern.

【0028】この時、撮像手段は、配線パターン面に指
向して当該パターン面を撮像し、画像データを出力す
る。これにより画像処理手段は、画像データ及び予め記
憶していたピンの基準接触状態に対応する基準データを
比較することにより接触状態を判別する。
At this time, the image pickup means points the wiring pattern surface, picks up the image of the pattern surface, and outputs image data. Thereby, the image processing means determines the contact state by comparing the image data and the reference data corresponding to the reference contact state of the pin stored in advance.

【0029】従って、多ピンプローバの接触状態をリア
ルタイムで判別することができ、確実な試験を行なうこ
とができる。第6の発明によれば、試験用のピンは電気
的に分離された2本の副ピンより成り、各副ピンの先端
が配線パターンに電気的に接触する。
Therefore, the contact state of the multi-pin prober can be determined in real time, and a reliable test can be performed. According to the sixth aspect of the invention, the test pin is composed of two electrically isolated sub-pins, and the tip of each sub-pin electrically contacts the wiring pattern.

【0030】これにより、導通試験手段は、実際の試験
に先立ち、ピンを構成する2本の副ピンが配線パターン
に接触していることを確認するために、副ピン間の導通
試験を行なう。
As a result, the continuity test means conducts a continuity test between the sub-pins in order to confirm that the two sub-pins forming the pin are in contact with the wiring pattern prior to the actual test.

【0031】この結果、両副ピン間を電流が流れれば、
当該ピンは確実に配線パターンに接触していることを確
認することができ確実な試験を行なうことが可能とな
る。第7の発明によれば、第1保持手段は、パッケージ
の基板を保持し、第2保持手段はリードフレームを保持
する。
As a result, if a current flows between both sub-pins,
It can be confirmed that the pin is surely in contact with the wiring pattern, and a reliable test can be performed. According to the seventh invention, the first holding means holds the substrate of the package, and the second holding means holds the lead frame.

【0032】さらに撮像手段は、配線パターン面に指向
して当該配線パターン面を撮像し、画像データを出力す
る。これにより駆動手段は、画像データ及び予め記憶し
ていた配線パターン位置の基準位置に対応する基準デー
タを比較することにより、第1保持手段と第2保持手段
の相対位置を変更し、配線パターンとリードフレームの
位置ずれが最小となる位置へ駆動する。
Further, the image pickup means is directed to the wiring pattern surface, picks up the wiring pattern surface, and outputs image data. Accordingly, the driving unit changes the relative position of the first holding unit and the second holding unit by comparing the image data and the reference data corresponding to the previously stored reference position of the wiring pattern position, and the wiring pattern The lead frame is driven to a position where the positional deviation is minimized.

【0033】従って、容易かつ迅速に配線パターンとリ
ードフレームの位置合せを行なうことができ、確実にロ
ウ付けを行なうことができる。
Therefore, the wiring pattern and the lead frame can be easily and quickly aligned, and the brazing can be reliably performed.

【0034】[0034]

【実施例】次に図面を参照して本発明の好適な実施例を
説明する。まず、図1を参照してパッケージ試験並びに
リードフレームのロウ付け工程の概略処理を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will now be described with reference to the drawings. First, a schematic process of a package test and a lead frame brazing process will be described with reference to FIG.

【0035】まず、セラミックパッケージを第1治具
(図2参照)にセットする(ステップS1)。これによ
り、パッケージ試験装置は、画像処理を行なう(ステッ
プS2)。
First, the ceramic package is set on the first jig (see FIG. 2) (step S1). As a result, the package test apparatus performs image processing (step S2).

【0036】より具体的には、パターン認識を行なっ
て、パッケージの配線パターン面からみたパッケージの
外形寸法、変形の度合い等をチェックし、多ピンプロー
バを接触させるための位置合せ位置を算出する。
More specifically, pattern recognition is performed to check the external dimensions of the package as viewed from the wiring pattern surface of the package, the degree of deformation, etc., and the alignment position for contacting the multi-pin prober is calculated.

【0037】次にステップS2の画像処理の結果、多ピ
ンプローバ試験が可能か否かを判別し(ステップS
3)、多ピンプローバ試験が行なえないと判断した場合
には処理を終了する。
Next, as a result of the image processing in step S2, it is determined whether or not a multi-pin prober test is possible (step S2).
3) If the multi-pin prober test cannot be performed, the process is terminated.

【0038】ステップS3の判別において多ピンプロー
バ試験が行なえると判別した場合には、多ピンプローバ
のピンが確実にコンタクト可能か否かを判別する(ステ
ップS4)。
If it is determined in step S3 that the multi-pin prober test can be performed, it is determined whether or not the pins of the multi-pin prober can be reliably contacted (step S4).

【0039】ステップS4の判別において、多ピンプロ
ーバのピンが確実にコンタクト可能な場合には布線試験
を行ない(ステップS5)、ロウ付け工程に移行する。
ステップS4の判別において多ピンプローバのプローブ
のコンタクト不良が発生している場合には、処理を終了
する。
If it is determined in step S4 that the pins of the multi-pin prober can be reliably contacted, a wiring test is performed (step S5), and the brazing process is started.
When the contact failure of the probe of the multi-pin prober occurs in the determination in step S4, the process ends.

【0040】ロウ付け工程においては、第2治具(図9
参照)にリードフレームをセット後、ステップS2の画
像処理の結果を用いて、最適位置に第2治具を移動し、
パッケージにリードフレームのロウ付けする(ステップ
S6)。
In the brazing process, the second jig (see FIG.
After setting the lead frame to (see), using the result of the image processing in step S2, move the second jig to the optimum position,
The lead frame is brazed to the package (step S6).

【0041】次に、各処理についてより詳細に説明す
る。 a)パターン認識による外形寸法、形状の認識処理…ス
テップS2 まず、図2に示す画像処理装置1は、カメラ2を介して
図3に示す位置合せ可能領域AR1 〜AR4 のパターン
を取込み、エッジ部A〜Dの座標、すなわち、A=(x
0 、y0 )、B=(x1 、y1 )、C=(x2
2 )、D=(x3 、y3 )を求める。
Next, each process will be described in more detail. a) External dimension / shape recognition processing by pattern recognition ... Step S2 First, the image processing apparatus 1 shown in FIG. 2 takes in the patterns of the alignable areas AR 1 to AR 4 shown in FIG. The coordinates of the edge portions A to D, that is, A = (x
0 , y 0 ), B = (x 1 , y 1 ), C = (x 2 ,
y 2 ), D = (x 3 , y 3 ).

【0042】次に、辺AB、辺BC、辺CD、辺DAの
長さであるLAB〜LDA及び対角線AC、対角線BDの長
さであるLAC、LBDを求める。 さらに求めた長さLAB〜LDA及び長さLAC、LBDをそれ
ぞれ予め設定した基準値範囲に含まれるか否かを判別
し、全ての長さが基準値範囲に含まれる場合には良品と
して次の工程に移行する。
Next, the lengths L AB to L DA of the sides AB, BC, CD, and DA and the lengths of the diagonal line AC and the diagonal line L AC and L BD are obtained. Further, it is determined whether or not the obtained lengths L AB to L DA and the lengths L AC and L BD are included in preset reference value ranges, and if all the lengths are included in the reference value range, Move to the next process as a non-defective product.

【0043】いずれかの長さが基準値範囲に含まれない
場合には不良品としてリジェクト(排除)する。次に、
矩形ABCDの重心位置を算出し、位置合せ処理を行な
う。
If any length is not included in the reference value range, it is rejected (rejected) as a defective product. next,
The position of the center of gravity of the rectangle ABCD is calculated, and alignment processing is performed.

【0044】位置合せ処理は、図3に示すように、求め
たエッジ部A〜Dの座標、すなわち、A=(x0
0 )、B=(x1 、y1 )、C=(x2 、y2 )、D
=(x3、y3 )を用いて行なう。この場合において、
l:各測定点間の基準ピッチ、a:位置合わせ可能領域
範囲値とし、各位置合せ可能領域AR1 、AR2 、AR
3 、AR4のそれぞれの中心座標は、(a/2,a/
2),(a/2+l,a/2),(a/2,a/2+
l),(a/2+l,a/2+l)とする。
As shown in FIG. 3, the alignment processing is performed by the obtained coordinates of the edge portions A to D, that is, A = (x 0 ,
y 0 ), B = (x 1 , y 1 ), C = (x 2 , y 2 ), D
= (X 3 , y 3 ). In this case,
l: reference pitch between each measurement point, a: position range of alignable area, each alignable area AR 1 , AR 2 , AR
The center coordinates of AR 3 and AR 4 are (a / 2, a /
2), (a / 2 + 1, a / 2), (a / 2, a / 2 +
l) and (a / 2 + 1, a / 2 + 1).

【0045】次に、エッジ部Aの座標をA=(x0 ,y
0 )からA=(x00,y00)〔=初期値(0,0)〕と
移動し、エッジ部Bの座標をB=(x1 ,y1 )からB
=(x11,y11)〔=初期値(x11,0)〕に設定し、
この座標からスタートして反時計回りに一定角度(dθ
0 )回転させる(図4参照)。
Next, the coordinates of the edge portion A are A = (x 0 , y
0 ) to A = (x 00 , y 00 ) [= initial value (0, 0)], and the coordinates of the edge portion B are changed from B = (x 1 , y 1 ) to B.
= (X 11 , y 11 ) [= initial value (x 11 , 0)],
Starting from this coordinate, turn counterclockwise at a constant angle (dθ
0 ) Rotate (see Fig. 4).

【0046】この時の具体的な座標は、 x00=0 y00=0The specific coordinates at this time are: x 00 = 0 y 00 = 0

【0047】[0047]

【数1】 [Equation 1]

【0048】となる。同様にして、一定の回転角をdθ
とし、θ0011まで回転した各座標は、
It becomes Similarly, a constant rotation angle is dθ
And each coordinate rotated to θ 0011 is

【0049】[0049]

【数2】 [Equation 2]

【0050】となる。次にエッジ部Aの座標A=
(x00,y00)をx方向及びy方向に予め設定した一定
量移動し、上述の処理を繰り返す。
It becomes Next, the coordinate A of the edge portion A =
(X 00, y 00) a certain amount of movement has been preset in the x direction and y direction, and the above processing is repeated.

【0051】さらに上記処理により移動した各エッジ部
A〜Dの座標について、各エッジ部A〜Dが存在する位
置合せ可能領域AR1 、AR2 、AR3 、AR4 の中心
座標からの距離(L)計算を行う。
Further, with respect to the coordinates of the respective edge portions A to D moved by the above processing, the distances from the center coordinates of the alignable areas AR 1 , AR 2 , AR 3 , AR 4 in which the respective edge portions A to D exist ( L) Calculate.

【0052】[0052]

【数3】 [Equation 3]

【0053】この場合において、各エッジ部A〜Dの座
標が対応する位置合わせ可能領域AR1 、AR2 、AR
3 、AR4 内に存在するか否かを次式によりチェック
し、
In this case, the position alignable areas AR 1 , AR 2 , AR corresponding to the coordinates of the respective edge portions A to D are arranged.
3 , check whether it exists in AR 4 by the following equation,

【0054】[0054]

【数4】 [Equation 4]

【0055】これらの式の条件を満たすものについて距
離の計算を行う。 c)プローバのピンのコンタクト位置確認処理(ステッ
プS4の前処理) 布線試験を行なうに際し、確実に多ピンプローバのプロ
ーブがパッケージのパッド部分に接触できるか否かを判
別するため、多ピンプローバ5のプローブのコンタクト
位置を事前に調べる必要がある。
Distances are calculated for those satisfying the conditions of these expressions. c) Prober pin contact position confirmation processing (pre-processing of step S4) When performing a wiring test, in order to reliably determine whether the probe of the multi-pin prober can contact the pad portion of the package, the multi-pin prober 5 It is necessary to check the contact position of the probe in advance.

【0056】C―1) この場合において、図5に示す
ように、プローブ4Aを試験するパッケージの側方から
配線パターン面側に延在し、その先端が配線パターンに
電気的に接触可能に形成した場合には、プローバの各プ
ローブ4Aの基準位置ARRE F (公差を含む。)を示し
た基準板(あるいは基準パッケージの配線パターン面)
10に、プローブ4Aを当接し、基準板10に指向する
方向よりカメラ2により撮影を行ない、各プローブ4A
の当接位置を画像データとして取込む。
C-1) In this case, as shown in FIG. 5, the probe 4A extends from the side of the package to be tested to the side of the wiring pattern surface, and its tip is formed so as to be able to electrically contact the wiring pattern. when the reference position AR RE F of each probe 4A of a prober reference plate shown (including tolerances.) (or the wiring pattern surface of the reference package)
10, the probe 4A is brought into contact with the probe 10, and an image is taken by the camera 2 from the direction pointing to the reference plate 10.
The contact position of is captured as image data.

【0057】次に画像処理装置1は予め記憶しておいた
基準当接位置に相当する基準データと比較し、どの位当
接位置がずれているか(位置ずれ)を確認し、全てのプ
ローブ4Aの当接位置が基準位置(基準範囲)内にある
場合には、当該多ピンプローバ5は良品であるとする。 c―2) 上記(c―1)の処理においては、プローブ
4Aがパッケージ基板の側方から配線パターン面に延在
する場合のものであったが、図6に示すようにプローバ
4Bがいわゆるポゴピン方式(プローブ4Bが試験面に
垂直方向に出没自在に形成された方式)においては、配
線パターン面に指向するようにカメラ2を設けても、撮
影をすることは困難である。
Next, the image processing apparatus 1 compares it with the reference data corresponding to the reference contact position stored in advance, and confirms how much the contact position is displaced (positional displacement). If the contact position of is within the reference position (reference range), the multi-pin prober 5 is considered to be a good product. c-2) In the process of (c-1) above, the probe 4A extends from the side of the package substrate to the wiring pattern surface, but as shown in FIG. 6, the prober 4B is a so-called pogo pin. In the method (the method in which the probe 4B is formed so as to be able to freely project and retract in the vertical direction on the test surface), it is difficult to take a picture even if the camera 2 is provided so as to be directed to the wiring pattern surface.

【0058】このため、このような多ピンプローバのプ
ローブ4Bのコンタクト位置を確認するためには、図7
の断面図に示すように、例えば、試験面(表面)16が
アルミ箔、中間層17が両面粘着テープ、基板18がア
ルミ板で形成される試験補助体15を形成し、この試験
面16上に多ピンプローバ5のプローブを試験時と同様
に当接させ、試験面を陥没させて、この陥没痕をカメラ
2により撮影し、画像処理装置1は陥没痕の位置を画像
データとして取込み、これを予め設定した基準データと
比較すればよい。
Therefore, in order to confirm the contact position of the probe 4B of such a multi-pin prober, FIG.
As shown in the cross-sectional view of FIG. 1, for example, the test surface (front surface) 16 is an aluminum foil, the intermediate layer 17 is a double-sided adhesive tape, and the substrate 18 is an aluminum plate. The probe of the multi-pin prober 5 is brought into contact with the same as in the test, the test surface is depressed, and the depression mark is photographed by the camera 2. The image processing apparatus 1 captures the position of the depression mark as image data and It may be compared with preset reference data.

【0059】これにより、プローブ4Bの位置ずれを容
易に検出できる。また、パッケージの配線パターン面に
透明なレジストをコーティングしたものや、トリアセテ
ート等の透明なフィルムを載置し、多ピンプローバを当
接させて、その陥没痕を顕微鏡または上述の画像処理装
置1により確認することも可能である。 d)他のプローバのプローブのパッケージに対するコン
タクト確認処理 次に他の構成の他ピンプローバのプローブのコンタクト
確認処理を説明する。
As a result, the displacement of the probe 4B can be easily detected. In addition, the package wiring pattern surface coated with a transparent resist or a transparent film such as triacetate is placed, and a multi-pin prober is brought into contact with the package, and the depression mark is confirmed by a microscope or the image processing apparatus 1 described above. It is also possible to do so. d) Contact Confirmation Process for Other Prober Probe Packages Next, a contact confirmation process for another pin prober probe of another configuration will be described.

【0060】多ピンプローバ5の各プローブ4Cは、図
8に示すように2本の副プローブa、a’から構成され
ており、2本の副プローブa、a’がパッケージの配線
パターンのアウターパッドOPに双方とも接触したこと
を導通試験を行なうことにより、第1の副プローブa→
アウターパッド→第2の副プローブa’と電流が流れる
ことにより確認する。
Each probe 4C of the multi-pin prober 5 is composed of two subprobes a and a'as shown in FIG. 8, and the two subprobes a and a'are outer pads of the wiring pattern of the package. By conducting a continuity test that both of them are in contact with the OP, the first sub-probe a →
Confirm that the current flows from the outer pad to the second sub-probe a '.

【0061】すなわち、第1の副プローブa―第2の副
プローブa’間を電流が流れれば、プローブがアウター
パッドに確実に接触していると判断するのである。これ
により、接触不良による良品パッケージの誤ったリジェ
クトを容易に防止することができ、この後に行なう布線
試験を正確に実施することができる。 e)布線試験データを用いたロウ付け工程における位置
合せ(ステップS6) まず、図9に示すようにセラミックパッケージ7Aを第
1治具8にセットし、リードフレーム20を第2治具2
1にセットする。
That is, if a current flows between the first sub-probe a and the second sub-probe a ', it is judged that the probe is surely in contact with the outer pad. As a result, it is possible to easily prevent an erroneous reject of a non-defective package due to poor contact, and it is possible to accurately carry out a wiring test performed thereafter. e) Positioning in Brazing Process Using Wiring Test Data (Step S6) First, as shown in FIG. 9, the ceramic package 7A is set on the first jig 8 and the lead frame 20 is set on the second jig 2.
Set to 1.

【0062】この時、当該セラミックパッケージ7Aの
パッド位置は、すでに上述した(a)の処理により分っ
ているので、第2治具21を、ステップモータ等の駆動
装置22により移動、回転させ最適ロウ付け位置にリー
ドフレーム20を移動し、ロウ付けする。
At this time, since the pad position of the ceramic package 7A is already known by the process (a) described above, the second jig 21 is optimally moved and rotated by the driving device 22 such as a step motor. The lead frame 20 is moved to the brazing position and brazing is performed.

【0063】これにより、確実にロウ付けを行なえる。
また、第2治具21を固定し、第1治具8をステップモ
ータ等の駆動装置3により移動、回転させるように構成
することも可能である。
This ensures brazing.
It is also possible to fix the second jig 21 and move and rotate the first jig 8 by the driving device 3 such as a step motor.

【0064】[0064]

【発明の効果】第1の発明によれば、被試験パッケージ
の被試験面の4頂点の位置を認識し、4辺長及び対角線
長を演算により求め、これを予め設定した基準4辺長及
び基準対角線長と比較することにより、パッケージ外形
寸法を認識して容易かつ迅速にパッケージの良品、不良
品の判別が行なえる。
According to the first aspect of the invention, the positions of the four vertices of the surface under test of the package under test are recognized, the four side lengths and the diagonal line lengths are calculated, and the four side lengths and the predetermined four side lengths are set. By comparing with the reference diagonal length, it is possible to easily and quickly discriminate between a good package and a defective package by recognizing the package outer dimension.

【0065】第2の発明によれば、パッケージの変形等
を容易に検出し、最も位置ずれが少ない位置にパッケー
ジを回転駆動することができるため、パッケージの位置
合せを容易、迅速かつ正確に行なうことができる。
According to the second aspect of the invention, the deformation of the package and the like can be easily detected and the package can be rotationally driven to the position with the least displacement, so that the package can be aligned easily, quickly and accurately. be able to.

【0066】第3の発明によれば、試験補助体は、多ピ
ンプローバが実際の使用状態と同様に当接することによ
り、その試験平面が陥没し、その陥没状態を保持するよ
うに塑性変形し、この陥没状態を画像処理手段により取
込んで、多ピンプローバの各プローブの接触状態を判別
するので、多ピンプローバの複数の試験用ピンの接触状
態を容易に判別して、多ピンプローバの不良に基づく被
試験対象物の不要なリジェクト等を防止することができ
る。
According to the third aspect of the present invention, the test auxiliary body is deformed so that its test plane is depressed by the contact of the multi-pin prober in the same manner as in the actual use state, and the depressed state is maintained. The depressed state is captured by the image processing means and the contact state of each probe of the multi-pin prober is determined, so that the contact state of the plurality of test pins of the multi-pin prober can be easily determined and the defective state of the multi-pin prober can be detected. It is possible to prevent unnecessary rejection of the test object.

【0067】第4の発明によれば、試験補助シートは試
験すべきパッケージの配線パターン面上に載置され、多
ピンプローバが実際の試験状態と同様に当接することに
より、陥没し、その陥没状態を保持するように塑性変形
し、この陥没状態を画像処理手段により取込んで、多ピ
ンプローバの各プローブの接触状態を判別するので、多
ピンプローバの実際の試験状態における被試験パッケー
ジへの接触状態を試験前に判別することができ、確実な
試験を行なうことができる。
According to the fourth aspect of the invention, the test auxiliary sheet is placed on the wiring pattern surface of the package to be tested, and the multi-pin prober abuts in the same manner as in the actual test state to cause the depression and the depression state. Plastic deformation so as to hold, and the depressed state is captured by the image processing means to determine the contact state of each probe of the multi-pin prober, so the contact state of the multi-pin prober to the package under test in the actual test state It can be discriminated before the test, and a reliable test can be performed.

【0068】第5の発明によれば、試験用のピンは基板
の側方から配線パターン形成面側に延在され、その先端
が配線パターンに電気的に接触し、この接触状態を撮像
手段により撮像し、出力される画像データを画像処理手
段が取込んで接触状態を判別するので、多ピンプローバ
の接触状態をリアルタイムで判別することができ、確実
な試験を行なうことができる。
According to the fifth aspect of the invention, the test pin extends from the side of the substrate to the side of the wiring pattern forming surface, and its tip electrically contacts the wiring pattern. Since the image processing means captures image data that is picked up and output and determines the contact state, the contact state of the multi-pin prober can be determined in real time, and a reliable test can be performed.

【0069】第6の発明によれば、試験用のピンは電気
的に分離された2本の副ピンより成り、各副ピンの先端
が配線パターンに電気的に接触し、導通試験手段は、実
際の試験に先立ち、ピンを構成する2本の副ピンが配線
パターンに接触していることを確認するために、副ピン
間の導通試験を行なうので、両副ピン間を電流が流れれ
ば、当該ピンは確実に配線パターンに接触していること
を確認することができ確実な試験を行なうことが可能と
なる。
According to the sixth aspect of the invention, the test pin is composed of two electrically isolated sub-pins, the tip of each sub-pin electrically contacts the wiring pattern, and the continuity test means is Prior to the actual test, a continuity test between the sub pins is performed in order to confirm that the two sub pins forming the pin are in contact with the wiring pattern. As a result, it can be confirmed that the pin is surely in contact with the wiring pattern, and a reliable test can be performed.

【0070】第7の発明によれば、第1保持手段は、パ
ッケージの基板を保持し、第2保持手段はリードフレー
ムを保持し、撮像手段は、配線パターン面に指向して当
該配線パターン面を撮像し、出力された画像データに基
づいて駆動手段は、第1保持手段と第2保持手段の相対
位置を変更し、配線パターンとリードフレームの位置ず
れが最小となる位置へ駆動するので、容易かつ迅速に配
線パターンとリードフレームの位置合せを行なうことが
でき、確実にロウ付けを行なうことができる。
According to the seventh invention, the first holding means holds the substrate of the package, the second holding means holds the lead frame, and the image pickup means is oriented toward the wiring pattern surface. The driving means changes the relative positions of the first holding means and the second holding means based on the output image data, and drives the wiring pattern and the lead frame to a position where the positional deviation is minimum, The wiring pattern and the lead frame can be easily and quickly aligned, and brazing can be reliably performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】概要動作を示す処理フローチャートである。FIG. 1 is a processing flowchart showing a schematic operation.

【図2】試験装置全体の概要構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a schematic configuration of the entire test apparatus.

【図3】位置合せ処理の説明図(1)である。FIG. 3 is an explanatory diagram (1) of the alignment processing.

【図4】位置合せ処理の説明図(2)である。FIG. 4 is an explanatory diagram (2) of the alignment processing.

【図5】多ピンプローバのコンタクト位置確認方法の説
明図(1)である。
FIG. 5 is an explanatory diagram (1) of the contact position confirmation method of the multi-pin prober.

【図6】多ピンプローバのコンタクト位置確認方法の説
明図(2)である。
FIG. 6 is an explanatory view (2) of the contact position confirmation method of the multi-pin prober.

【図7】試験補助体の構成例を示す図である。FIG. 7 is a diagram showing a configuration example of a test auxiliary body.

【図8】多ピンプローバのコンタクト位置確認方法の説
明図(3)である。
FIG. 8 is an explanatory view (3) of the contact position confirmation method of the multi-pin prober.

【図9】ロウ付け工程における位置合せの説明図であ
る。
FIG. 9 is an explanatory diagram of alignment in a brazing process.

【図10】セラミックQFPの基板の配線パターンを説
明する図である。
FIG. 10 is a diagram illustrating a wiring pattern of a ceramic QFP substrate.

【図11】従来の問題点の説明図である。FIG. 11 is an explanatory diagram of a conventional problem.

【符号の説明】[Explanation of symbols]

1…画像処理装置 2…カメラ 3…駆動装置 4、4A、4B、4C…プローブ 5…多ピンプローバ 6…試験装置 7…パッケージ 8…第1治具 10…基準板 15…試験補助体 16…試験面(アルミ箔) 17…中間層(両面粘着テープ) 18…基板(アルミ板) 20…リードフレーム 21…第2治具 a、a’…副プローブ DESCRIPTION OF SYMBOLS 1 ... Image processing device 2 ... Camera 3 ... Driving device 4, 4A, 4B, 4C ... Probe 5 ... Multi-pin prober 6 ... Testing device 7 ... Package 8 ... First jig 10 ... Reference plate 15 ... Test auxiliary body 16 ... Test Surface (aluminum foil) 17 ... Intermediate layer (double-sided adhesive tape) 18 ... Substrate (aluminum plate) 20 ... Lead frame 21 ... Second jig a, a '... Sub probe

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の収納面の形状が略矩形であ
るパッケージの良品、不良品を画像処理により判別する
パッケージ試験方法において、 被試験パッケージの前記矩形の4頂点の位置を認識する
頂点認識工程と、 認識した前記4頂点の位置に基づいて、4辺長を求める
辺長演算工程と、 認識した前記4頂点の位置に基づいて、対角線長を求め
る対角線長演算工程と、 演算により求めた前記4辺長及び前記対角線長を予め設
定した基準4辺長及び基準対角線長と比較することによ
り当該被試験パッケージの良品、不良品を判別する判別
工程と、 を備えたことを特徴とするパッケージ試験方法。
1. In a package test method for discriminating a good product or a defective product of a package in which a shape of a storage surface of a semiconductor device is substantially rectangular by image processing, vertex recognition for recognizing positions of four vertices of the rectangle of a package under test. And a step of calculating a side length based on the recognized positions of the four vertices, and a step of calculating a diagonal length based on the recognized positions of the four vertices. A package for determining whether the package under test is a good product or a defective product by comparing the four side lengths and the diagonal line length with preset reference four side lengths and reference diagonal line lengths. Test method.
【請求項2】 半導体装置の収納面の形状が略矩形であ
るパッケージの位置合せを画像処理を用いて行なうパッ
ケージ位置合せ方法において、 前記収納面に平行する基準面を想定し、前記基準面上に
投影された被試験パッケージの前記矩形の4頂点の位置
を認識する頂点認識工程と、 認識した前記4頂点の位置に基づいて、前記矩形の重心
位置を求める重心位置演算工程と、 演算により求めた前記4頂点から、前記矩形を構成する
前記4辺を求めるとともに、当該被試験パッケージを前
記基準面と平行に前記重心位置を中心として回転し、前
記矩形を構成する各辺毎に当該辺を含む直線を前記基準
面上に投影した直線と予め設定され当該辺にそれぞれ対
応する前記基準面上の基準直線との成す角を求める狭角
演算工程と、 前記狭角演算工程で求めた4つの狭角の総和が最も最小
となる位置に前記回転を制御する回転制御工程と、 を備えたことを特徴とするパッケージ位置合せ方法。
2. A package alignment method for aligning a package in which the shape of a storage surface of a semiconductor device is substantially rectangular by using image processing, wherein a reference plane parallel to the storage surface is assumed and A vertex recognition step of recognizing the positions of the four vertices of the rectangle of the package under test projected onto the package, a center of gravity position calculation step of obtaining the center of gravity position of the rectangle based on the recognized positions of the four vertices, The four sides forming the rectangle are obtained from the four vertices, and the package under test is rotated about the center of gravity in parallel with the reference plane, and the sides are formed for each side forming the rectangle. A narrow angle calculation step of obtaining an angle formed by a straight line obtained by projecting a straight line including the straight line onto the reference surface and a reference straight line on the reference surface which is preset and respectively corresponding to the sides; Package alignment method a rotation control step of sum total of four narrow angle determined to control the rotation in the most smallest position, comprising the to.
【請求項3】 試験用の複数のピンを有する多ピンプロ
ーバのプローブ接触状態判別装置において、 前記多ピンプローバが実際の使用状態と同様に当接する
ことにより、陥没し、その陥没状態を保持するように塑
性変形する試験平面を有する試験補助体と、 前記試験補助体の前記試験平面の前記多ピンプローバの
当接後の状態を画像データとして取込み、前記画像デー
タを予め記憶している基準状態に対応するデータと比較
することにより前記多ピンプローバの各プローブの接触
状態を判別する画像処理手段と、 を備えたことを特徴とする多ピンプローバのプローブ接
触状態判別装置。
3. A probe contact state determination device for a multi-pin prober having a plurality of pins for testing, wherein the multi-pin prober abuts in the same manner as in the actual use state so as to be depressed and maintain the depressed state. A test auxiliary body having a test plane that plastically deforms, and a state after the contact of the multi-pin prober on the test plane of the test auxiliary body is captured as image data, and the image data corresponds to a reference state that is stored in advance. An image processing unit that determines the contact state of each probe of the multi-pin prober by comparing with data, and a probe contact state determination device of the multi-pin prober.
【請求項4】 半導体装置を収納するパッケージの基板
上に形成された配線パターンを試験するために前記配線
パターンに電気的に接触させる複数のピンを有する多ピ
ンプローバのプローブ接触状態判別装置において、 前記試験すべきパッケージの配線パターン面上に載置さ
れ、前記多ピンプローバが実際の試験状態と同様に当接
することにより、陥没し、その陥没状態を保持するよう
に塑性変形する試験補助シートと、 前記試験補助シートの前記多ピンプローバの当接後に前
記試験補助シートの変形状態を画像データとして取込
み、予め記憶している基準状態に対応するデータと比較
することにより前記多ピンプローバの各プローブの接触
状態を判別する画像処理手段と、 を備えたことを特徴とする多ピンプローバのプローブ接
触状態判別装置。
4. A probe contact state determination device for a multi-pin prober having a plurality of pins for making electrical contact with a wiring pattern for testing the wiring pattern formed on a substrate of a package housing a semiconductor device, Placed on the wiring pattern surface of the package to be tested, by contacting the multi-pin prober in the same manner as in the actual test state, it is depressed, and a test auxiliary sheet that plastically deforms so as to maintain the depressed state, After the contact of the multi-pin prober of the test auxiliary sheet, the deformation state of the test auxiliary sheet is captured as image data, and the contact state of each probe of the multi-pin prober is compared by comparing with the data corresponding to the reference state stored in advance. A multi-pin prober probe contact state determination, comprising: an image processing unit for determining apparatus.
【請求項5】 半導体装置を収納するパッケージの基板
上に形成された配線パターンを試験するために前記配線
パターンに電気的に接触させる複数のピンを有する多ピ
ンプローバの接触状態判別装置において、 前記ピンは前記基板の側方から前記配線パターン形成面
側に延在され、その先端が前記配線パターンに電気的に
接触可能に形成されており、 前記配線パターン面に指向して当該パターン面を撮像
し、画像データを出力する撮像手段と、 前記画像データ及び予め記憶していた前記ピンの基準接
触状態に対応する基準データを比較することにより接触
状態を判別する画像処理手段と、 を備えたことを特徴とする多ピンプローバの接触状態判
別装置。
5. A contact state determination device for a multi-pin prober having a plurality of pins for electrically contacting a wiring pattern formed on a substrate of a package housing a semiconductor device in order to test the wiring pattern. Is extended from the side of the substrate to the wiring pattern forming surface side, the tip of which is formed so as to be capable of electrically contacting the wiring pattern, and is directed to the wiring pattern surface to image the pattern surface. An image processing unit that outputs image data, and an image processing unit that determines the contact state by comparing the image data and reference data corresponding to the reference contact state of the pin stored in advance. Characteristic multi-pin prober contact state determination device.
【請求項6】 半導体装置を収納するパッケージの基板
上に形成された配線パターンを試験するために前記配線
パターンに電気的に接触させる複数のピンを有する多ピ
ンプローバの接触状態判別装置において、 前記ピンは電気的に分離された2本の副ピンより成り、
各副ピンの先端が前記配線パターンに電気的に接触可能
に形成されており、 前記ピンを構成する2本の副ピンが前記配線パターンに
接触していることを確認するために、前記副ピン間の導
通試験を行なう導通試験手段を備えたことを特徴とする
多ピンプローバの接触状態判別装置。
6. A contact state determination device for a multi-pin prober having a plurality of pins for making electrical contact with a wiring pattern for testing a wiring pattern formed on a substrate of a package housing a semiconductor device, Consists of two auxiliary pins that are electrically separated,
The tip of each sub-pin is formed so as to be able to electrically contact the wiring pattern, and in order to confirm that the two sub-pins forming the pin are in contact with the wiring pattern, the sub-pin A contact state determination device for a multi-pin prober, comprising a continuity test means for conducting a continuity test between the two.
【請求項7】 半導体装置を収納するパッケージの基板
上に形成された配線パターンにリードフレームをロウ付
けするためのロウ付け装置において、 前記パッケージの基板を保持する第1保持手段と、 前記リードフレームを保持する第2保持手段と、 前記配線パターン面に指向して当該配線パターン面を撮
像し、画像データを出力する撮像手段と、 前記画像データ及び予め記憶していた前記配線パターン
位置の基準位置に対応する基準データを比較することに
より、前記第1保持手段と前記第2保持手段の相対位置
を変更し、前記配線パターンと前記リードフレームの位
置ずれが最小となる位置へ駆動する駆動手段と、 を備えたことを特徴とするロウ付け装置。
7. A brazing device for brazing a lead frame to a wiring pattern formed on a substrate of a package housing a semiconductor device, comprising: first holding means for holding the substrate of the package; and the lead frame. A second holding means for holding the wiring pattern surface, an imaging means for imaging the wiring pattern surface directed to the wiring pattern surface, and outputting image data; and a reference position of the image data and the wiring pattern position stored in advance. Drive means for changing the relative position of the first holding means and the second holding means by comparing the reference data corresponding to, and driving to a position where the positional deviation between the wiring pattern and the lead frame is minimized. A brazing device comprising:
JP5003595A 1993-01-12 1993-01-12 Package test method, package alignment method, probe contact state determination device, and brazing device Withdrawn JPH06216214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5003595A JPH06216214A (en) 1993-01-12 1993-01-12 Package test method, package alignment method, probe contact state determination device, and brazing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5003595A JPH06216214A (en) 1993-01-12 1993-01-12 Package test method, package alignment method, probe contact state determination device, and brazing device

Publications (1)

Publication Number Publication Date
JPH06216214A true JPH06216214A (en) 1994-08-05

Family

ID=11561833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5003595A Withdrawn JPH06216214A (en) 1993-01-12 1993-01-12 Package test method, package alignment method, probe contact state determination device, and brazing device

Country Status (1)

Country Link
JP (1) JPH06216214A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665834A (en) * 2016-07-29 2018-02-06 创新服务股份有限公司 Precision assembling machine
CN112462234A (en) * 2020-11-27 2021-03-09 日月光半导体(昆山)有限公司 Integrated circuit testing method, computer readable medium and integrated circuit testing apparatus
CN113284815A (en) * 2020-02-19 2021-08-20 华邦电子股份有限公司 Semiconductor device and method for detecting pin mark offset

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665834A (en) * 2016-07-29 2018-02-06 创新服务股份有限公司 Precision assembling machine
CN107665834B (en) * 2016-07-29 2023-01-06 创新服务股份有限公司 Precision Assembly Machine
CN113284815A (en) * 2020-02-19 2021-08-20 华邦电子股份有限公司 Semiconductor device and method for detecting pin mark offset
CN112462234A (en) * 2020-11-27 2021-03-09 日月光半导体(昆山)有限公司 Integrated circuit testing method, computer readable medium and integrated circuit testing apparatus

Similar Documents

Publication Publication Date Title
JPH0828402B2 (en) System and method for inspection and alignment of semiconductor chips and conductor lead frames
JP5018183B2 (en) PROBE DEVICE, PROBING METHOD, AND STORAGE MEDIUM
JP2928331B2 (en) Prober alignment device and method
CN100483660C (en) Semiconductor device and method for testing the same
CN111386595A (en) Method for adjusting position of probe tip and inspection device
US8860456B2 (en) Non-destructive tilt data measurement to detect defective bumps
JP2720688B2 (en) Circuit board inspection method
JP3028095B2 (en) Probing apparatus and method
JPH10242219A (en) Bump inspection method
US5124931A (en) Method of inspecting electric characteristics of wafers and apparatus therefor
US20120043983A1 (en) Inspection device of semiconductor integrated circuit, inspection method of semiconductor integrated circuit, and control program of inspection device of semiconductor integrated circuit
KR20230157543A (en) Defect inspertor system using 3d measuring machine
US5642432A (en) Probe device
JP2661540B2 (en) Semiconductor chip, TAB tape, inner lead bonder, and method of manufacturing semiconductor device
JPH08213436A (en) Optical height detection device and probe device
JP3225067B2 (en) Lead measurement method
JP2979917B2 (en) IC chip positioning method
JPH065690B2 (en) Semiconductor wafer probe method
CN116168996B (en) Electron microscope and working method thereof
JP3332001B2 (en) Recognition method of the tip of the contact probe
JPH02253110A (en) Shape checking device for linear object
JP3056943B2 (en) Inspection method of wiring pattern of ceramic substrate
JPH09246332A (en) Measuring method of semiconductor chip
JP5614621B2 (en) Substrate inspection apparatus and substrate inspection method
JP3437467B2 (en) Inspection method for semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000404