JPH06216214A - パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置 - Google Patents
パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置Info
- Publication number
- JPH06216214A JPH06216214A JP5003595A JP359593A JPH06216214A JP H06216214 A JPH06216214 A JP H06216214A JP 5003595 A JP5003595 A JP 5003595A JP 359593 A JP359593 A JP 359593A JP H06216214 A JPH06216214 A JP H06216214A
- Authority
- JP
- Japan
- Prior art keywords
- package
- wiring pattern
- test
- pin
- prober
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 セラミックパッケージのパッド位置を試験前
に自動的に確認してから試験を行なうためのパッケージ
試験装置及び配線パターンにリードをロウ付けするため
の組立技術を提供する。 【構成】 ファインピッチ化された半導体を収納するパ
ッケージの配線パターンを画像処理装置により取込み、
試験時に正しい位置にパッケージを位置合せする。ま
た、多ピンプローバのコンタクト不良を防止するため、
試験前に多ピンプローバを試験平面を有する試験補助体
あるいは試験補助シートに当接させ、その陥没痕を画像
処理することにより、多ピンプローバを構成するプロー
ブのコンタクト位置を確認し、その後、試験を行なう。
さらに、画像処理装置に取込んだ配線パターンに基づい
て、ロウ付け工程における位置合せを行なう。
に自動的に確認してから試験を行なうためのパッケージ
試験装置及び配線パターンにリードをロウ付けするため
の組立技術を提供する。 【構成】 ファインピッチ化された半導体を収納するパ
ッケージの配線パターンを画像処理装置により取込み、
試験時に正しい位置にパッケージを位置合せする。ま
た、多ピンプローバのコンタクト不良を防止するため、
試験前に多ピンプローバを試験平面を有する試験補助体
あるいは試験補助シートに当接させ、その陥没痕を画像
処理することにより、多ピンプローバを構成するプロー
ブのコンタクト位置を確認し、その後、試験を行なう。
さらに、画像処理装置に取込んだ配線パターンに基づい
て、ロウ付け工程における位置合せを行なう。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の半導体装置
を収納するパッケージの試験技術及びパッケージ組立技
術に係り、特にファインピッチを有するセラミックＱＦ
Ｐ（Quad Flat Package ）の試験技術及び組立技術に関
する。
を収納するパッケージの試験技術及びパッケージ組立技
術に係り、特にファインピッチを有するセラミックＱＦ
Ｐ（Quad Flat Package ）の試験技術及び組立技術に関
する。
【０００２】近年の半導体装置の高集積化技術の発展に
伴い、半導体装置を収納するパッケージについても、小
型化、多ピン化が望まれており、これに伴う高信頼性が
要求されている。
伴い、半導体装置を収納するパッケージについても、小
型化、多ピン化が望まれており、これに伴う高信頼性が
要求されている。
【０００３】
【従来の技術】従来、セラミックＱＦＰにおいては、外
形ガイド若しくはキャビティガイドにより製品をセット
し、複数の試験用ピン（以下、プローブという。）を有
するプローバを配線パターン（パッド）に接触させ、短
絡、断線を検出するための布線試験を行ない、良品のみ
をロウ付け工程に移行させていた。
形ガイド若しくはキャビティガイドにより製品をセット
し、複数の試験用ピン（以下、プローブという。）を有
するプローバを配線パターン（パッド）に接触させ、短
絡、断線を検出するための布線試験を行ない、良品のみ
をロウ付け工程に移行させていた。
【０００４】ここで布線試験について説明する。布線試
験は、図１０に示すセラミックＱＦＰ基板Ｑ上の配線パ
ターンＰＴの両端に設けられたインナーパッドＩＰとア
ウターパッドＯＰとの間の導通試験であり、同時に複数
のパッドを試験することにより、ある配線パターンが隣
接する配線パターンと短絡していないか、あるいは、当
該配線パターンが断線していないかを調べ、良品、不良
品を判別する試験である。
験は、図１０に示すセラミックＱＦＰ基板Ｑ上の配線パ
ターンＰＴの両端に設けられたインナーパッドＩＰとア
ウターパッドＯＰとの間の導通試験であり、同時に複数
のパッドを試験することにより、ある配線パターンが隣
接する配線パターンと短絡していないか、あるいは、当
該配線パターンが断線していないかを調べ、良品、不良
品を判別する試験である。
【０００５】
【発明が解決しようとする課題】しかし多ピン化が進
み、セラミックＱＦＰの各リードのピッチが狭くなる
（ファインピッチ化）に従い、セラミックの焼成時のシ
ュリンケージ（収縮）、変形等により後述するような問
題点が発生していた。 問題点１） プローバに設けられた試験用の複数のプロ
ーブ配置もピッチが狭くなっているため、セラミック焼
成後のパッケージ外形寸法が規格内でなければ試験でき
ないという問題点があった。
み、セラミックＱＦＰの各リードのピッチが狭くなる
（ファインピッチ化）に従い、セラミックの焼成時のシ
ュリンケージ（収縮）、変形等により後述するような問
題点が発生していた。 問題点１） プローバに設けられた試験用の複数のプロ
ーブ配置もピッチが狭くなっているため、セラミック焼
成後のパッケージ外形寸法が規格内でなければ試験でき
ないという問題点があった。
【０００６】具体的には、従来ピッチのパッケージの場
合、図１１（ａ）（ｉ）に示すように、外形寸法が基準
値である場合に各プローブが各パッドの中心位置に当接
するように設定してあれば、セラミック焼成時の収縮率
の違いにより外形寸法が大きくなった場合（図１１
（ａ）（ｉｉ）参照）であっても、プローブは各パッド
に当接することができ、試験を行なうことが可能であっ
た。
合、図１１（ａ）（ｉ）に示すように、外形寸法が基準
値である場合に各プローブが各パッドの中心位置に当接
するように設定してあれば、セラミック焼成時の収縮率
の違いにより外形寸法が大きくなった場合（図１１
（ａ）（ｉｉ）参照）であっても、プローブは各パッド
に当接することができ、試験を行なうことが可能であっ
た。
【０００７】しかしながら、ファインピッチのパッケー
ジの場合、図１１（ｂ）（ｉ）に示すように、外形寸法
が基準値である場合に各プローブが対応する各パッドの
中心位置に当接するように設定してあっても、セラミッ
ク焼成時の収縮率の違いにより外形寸法が大きくなると
（図１１（ｂ）（ｉｉ）参照）、プローブがパッド間に
当接することとなってしまい、試験を行なうことができ
なくなってしまっていた。 問題点２） 外形寸法が規格内であっても、セラミック
パッケージの変形により、例えば本来正方形であるべき
パッケージが、菱形、平行四辺形等となってしまった場
合にはパッド位置が正規の位置にはなく、プローブが正
常に当接することができず、試験を行なえないという問
題点があった。 問題点３） セラミックパッケージのファインピッチ化
に伴い、プローブ径が小さくなって、変形しやくすなる
ため、パッケージの表面の凹凸、反りにより接触不良を
起こしたり、メタライゼーション（導体材料：Ｗ、Ｍｏ
等）に反復接触することによりプローブが磨耗により変
形してプローブがパッドに接触することができない場合
があり、良品のパッケージを不良品と判別してしまうた
め、確実に試験を行なうためにはプローブの接触（コン
タクト）確認を行なう必要があるという問題点があっ
た。 問題点４） さらにパッケージの配線パターンがファイ
ンピッチ化されているため、配線パターンにリードフレ
ームをロウ付けする場合の位置合せが困難であるという
問題点があった。
ジの場合、図１１（ｂ）（ｉ）に示すように、外形寸法
が基準値である場合に各プローブが対応する各パッドの
中心位置に当接するように設定してあっても、セラミッ
ク焼成時の収縮率の違いにより外形寸法が大きくなると
（図１１（ｂ）（ｉｉ）参照）、プローブがパッド間に
当接することとなってしまい、試験を行なうことができ
なくなってしまっていた。 問題点２） 外形寸法が規格内であっても、セラミック
パッケージの変形により、例えば本来正方形であるべき
パッケージが、菱形、平行四辺形等となってしまった場
合にはパッド位置が正規の位置にはなく、プローブが正
常に当接することができず、試験を行なえないという問
題点があった。 問題点３） セラミックパッケージのファインピッチ化
に伴い、プローブ径が小さくなって、変形しやくすなる
ため、パッケージの表面の凹凸、反りにより接触不良を
起こしたり、メタライゼーション（導体材料：Ｗ、Ｍｏ
等）に反復接触することによりプローブが磨耗により変
形してプローブがパッドに接触することができない場合
があり、良品のパッケージを不良品と判別してしまうた
め、確実に試験を行なうためにはプローブの接触（コン
タクト）確認を行なう必要があるという問題点があっ
た。 問題点４） さらにパッケージの配線パターンがファイ
ンピッチ化されているため、配線パターンにリードフレ
ームをロウ付けする場合の位置合せが困難であるという
問題点があった。
【０００８】そこで本発明の目的は、セラミックパッケ
ージのパッド位置を試験前に自動的に確認してから試験
を行なうためのパッケージ試験装置及び配線パターンに
リードをロウ付けするための組立技術を提供することに
ある。
ージのパッド位置を試験前に自動的に確認してから試験
を行なうためのパッケージ試験装置及び配線パターンに
リードをロウ付けするための組立技術を提供することに
ある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、第１の発明は、半導体装置の収納面の形状が略矩形
であるパッケージの良品、不良品を画像処理により判別
するパッケージ試験方法において、被試験パッケージの
前記矩形の４頂点の位置を認識する頂点認識工程と、認
識した前記４頂点の位置に基づいて、４辺長を求める辺
長演算工程と、認識した前記４頂点の位置に基づいて、
対角線長を求める対角線長演算工程と、演算により求め
た前記４辺長及び前記対角線長を予め設定した基準４辺
長及び基準対角線長と比較することにより当該被試験パ
ッケージの良品、不良品を判別する判別工程と、を備え
て構成する。
め、第１の発明は、半導体装置の収納面の形状が略矩形
であるパッケージの良品、不良品を画像処理により判別
するパッケージ試験方法において、被試験パッケージの
前記矩形の４頂点の位置を認識する頂点認識工程と、認
識した前記４頂点の位置に基づいて、４辺長を求める辺
長演算工程と、認識した前記４頂点の位置に基づいて、
対角線長を求める対角線長演算工程と、演算により求め
た前記４辺長及び前記対角線長を予め設定した基準４辺
長及び基準対角線長と比較することにより当該被試験パ
ッケージの良品、不良品を判別する判別工程と、を備え
て構成する。
【００１０】また、第２の発明は、半導体装置の収納面
の形状が略矩形であるパッケージの位置合せを画像処理
を用いて行なうパッケージ位置合せ方法において、前記
収納面に平行する基準面を想定し、前記基準面上に投影
された被試験パッケージの前記矩形の４頂点の位置を認
識する頂点認識工程と、認識した前記４頂点の位置に基
づいて、前記矩形の重心位置を求める重心位置演算工程
と、演算により求めた前記４頂点から、前記矩形を構成
する前記４辺を求めるとともに、当該被試験パッケージ
を前記基準面と平行に前記重心位置を中心として回転
し、前記矩形を構成する各辺毎に当該辺を含む直線を前
記基準面上に投影した直線と予め設定され当該辺にそれ
ぞれ対応する前記基準面上の基準直線との成す角を求め
る狭角演算工程と、前記狭角演算工程で求めた４つの狭
角の総和が最も最小となる位置に前記回転を制御する回
転制御工程と、を備えて構成する。
の形状が略矩形であるパッケージの位置合せを画像処理
を用いて行なうパッケージ位置合せ方法において、前記
収納面に平行する基準面を想定し、前記基準面上に投影
された被試験パッケージの前記矩形の４頂点の位置を認
識する頂点認識工程と、認識した前記４頂点の位置に基
づいて、前記矩形の重心位置を求める重心位置演算工程
と、演算により求めた前記４頂点から、前記矩形を構成
する前記４辺を求めるとともに、当該被試験パッケージ
を前記基準面と平行に前記重心位置を中心として回転
し、前記矩形を構成する各辺毎に当該辺を含む直線を前
記基準面上に投影した直線と予め設定され当該辺にそれ
ぞれ対応する前記基準面上の基準直線との成す角を求め
る狭角演算工程と、前記狭角演算工程で求めた４つの狭
角の総和が最も最小となる位置に前記回転を制御する回
転制御工程と、を備えて構成する。
【００１１】さらに第３の発明は、試験用の複数のピン
を有する多ピンプローバのプローブ接触状態判別装置に
おいて、前記多ピンプローバが実際の使用状態と同様に
当接することにより、陥没し、その陥没状態を保持する
ように塑性変形する試験平面を有する試験補助体と、前
記試験補助体の前記試験平面の前記多ピンプローバの当
接後の状態を画像データとして取込み、前記画像データ
を予め記憶している基準状態に対応するデータと比較す
ることにより前記多ピンプローバの各プローブの接触状
態を判別する画像処理手段と、を備えて構成する。
を有する多ピンプローバのプローブ接触状態判別装置に
おいて、前記多ピンプローバが実際の使用状態と同様に
当接することにより、陥没し、その陥没状態を保持する
ように塑性変形する試験平面を有する試験補助体と、前
記試験補助体の前記試験平面の前記多ピンプローバの当
接後の状態を画像データとして取込み、前記画像データ
を予め記憶している基準状態に対応するデータと比較す
ることにより前記多ピンプローバの各プローブの接触状
態を判別する画像処理手段と、を備えて構成する。
【００１２】さらにまた、第４の発明は、半導体装置を
収納するパッケージの基板上に形成された配線パターン
を試験するために前記配線パターンに電気的に接触させ
る複数のピンを有する多ピンプローバのプローブ接触状
態判別装置において、前記試験すべきパッケージの配線
パターン面上に載置され、前記多ピンプローバが実際の
試験状態と同様に当接することにより、陥没し、その陥
没状態を保持するように塑性変形する試験補助シート
と、前記試験補助シートの前記多ピンプローバの当接後
に前記試験補助シートの変形状態を画像データとして取
込み、予め記憶している基準状態に対応するデータと比
較することにより前記多ピンプローバの各プローブの接
触状態を判別する画像処理手段と、を備えて構成する。
収納するパッケージの基板上に形成された配線パターン
を試験するために前記配線パターンに電気的に接触させ
る複数のピンを有する多ピンプローバのプローブ接触状
態判別装置において、前記試験すべきパッケージの配線
パターン面上に載置され、前記多ピンプローバが実際の
試験状態と同様に当接することにより、陥没し、その陥
没状態を保持するように塑性変形する試験補助シート
と、前記試験補助シートの前記多ピンプローバの当接後
に前記試験補助シートの変形状態を画像データとして取
込み、予め記憶している基準状態に対応するデータと比
較することにより前記多ピンプローバの各プローブの接
触状態を判別する画像処理手段と、を備えて構成する。
【００１３】また、第５の発明は、半導体装置を収納す
るパッケージの基板上に形成された配線パターンを試験
するために前記配線パターンに電気的に接触させる複数
のピンを有する多ピンプローバの接触状態判別装置にお
いて、前記ピンは前記基板の側方から前記配線パターン
形成面側に延在され、その先端が前記配線パターンに電
気的に接触可能に形成されており、前記配線パターン面
に指向して当該パターン面を撮像し、画像データを出力
する撮像手段と、前記画像データ及び予め記憶していた
前記ピンの基準接触状態に対応する基準データを比較す
ることにより接触状態を判別する画像処理手段と、を備
えて構成する。
るパッケージの基板上に形成された配線パターンを試験
するために前記配線パターンに電気的に接触させる複数
のピンを有する多ピンプローバの接触状態判別装置にお
いて、前記ピンは前記基板の側方から前記配線パターン
形成面側に延在され、その先端が前記配線パターンに電
気的に接触可能に形成されており、前記配線パターン面
に指向して当該パターン面を撮像し、画像データを出力
する撮像手段と、前記画像データ及び予め記憶していた
前記ピンの基準接触状態に対応する基準データを比較す
ることにより接触状態を判別する画像処理手段と、を備
えて構成する。
【００１４】さらに、第６の発明は、半導体装置を収納
するパッケージの基板上に形成された配線パターンを試
験するために前記配線パターンに電気的に接触させる複
数のピンを有する多ピンプローバの接触状態判別装置に
おいて、前記ピンは電気的に分離された２本の副ピンよ
り成り、各副ピンの先端が前記配線パターンに電気的に
接触可能に形成されており、前記ピンを構成する２本の
副ピンが前記配線パターンに接触していることを確認す
るために、前記副ピン間の導通試験を行なう導通試験手
段を備えて構成する。
するパッケージの基板上に形成された配線パターンを試
験するために前記配線パターンに電気的に接触させる複
数のピンを有する多ピンプローバの接触状態判別装置に
おいて、前記ピンは電気的に分離された２本の副ピンよ
り成り、各副ピンの先端が前記配線パターンに電気的に
接触可能に形成されており、前記ピンを構成する２本の
副ピンが前記配線パターンに接触していることを確認す
るために、前記副ピン間の導通試験を行なう導通試験手
段を備えて構成する。
【００１５】さらにまた、第７の発明は、半導体装置を
収納するパッケージの基板上に形成された配線パターン
にリードフレームをロウ付けするためのロウ付け装置に
おいて、前記パッケージの基板を保持する第１保持手段
と、前記リードフレームを保持する第２保持手段と、前
記配線パターン面に指向して当該配線パターン面を撮像
し、画像データを出力する撮像手段と、前記画像データ
及び予め記憶していた前記配線パターン位置の基準位置
に対応する基準データを比較することにより、前記第１
保持手段と前記第２保持手段の相対位置を変更し、前記
配線パターンと前記リードフレームの位置ずれが最小と
なる位置へ駆動する駆動手段と、を備えて構成する。
収納するパッケージの基板上に形成された配線パターン
にリードフレームをロウ付けするためのロウ付け装置に
おいて、前記パッケージの基板を保持する第１保持手段
と、前記リードフレームを保持する第２保持手段と、前
記配線パターン面に指向して当該配線パターン面を撮像
し、画像データを出力する撮像手段と、前記画像データ
及び予め記憶していた前記配線パターン位置の基準位置
に対応する基準データを比較することにより、前記第１
保持手段と前記第２保持手段の相対位置を変更し、前記
配線パターンと前記リードフレームの位置ずれが最小と
なる位置へ駆動する駆動手段と、を備えて構成する。
【００１６】
【作用】第１の発明によれば、頂点認識工程は、被試験
パッケージの前記矩形の４頂点の位置を認識する。
パッケージの前記矩形の４頂点の位置を認識する。
【００１７】これにより辺長演算工程は、この認識した
４頂点の位置に基づいて、４辺長を求め、対角線長演算
工程は、この認識した前記４頂点の位置に基づいて、対
角線長を求める。
４頂点の位置に基づいて、４辺長を求め、対角線長演算
工程は、この認識した前記４頂点の位置に基づいて、対
角線長を求める。
【００１８】この結果、判別工程は、演算により求めた
４辺長及び対角線長を予め設定した基準４辺長及び基準
対角線長と比較することにより当該被試験パッケージの
良品、不良品を判別する。
４辺長及び対角線長を予め設定した基準４辺長及び基準
対角線長と比較することにより当該被試験パッケージの
良品、不良品を判別する。
【００１９】従って、画像処理によりパッケージ外形寸
法を認識して容易かつ迅速にパッケージの良品、不良品
の判別が行なえる。第２の発明によれば、頂点認識工程
は、半導体装置の収納面に平行する基準面を想定し、基
準面上に投影された被試験パッケージの矩形の４頂点の
位置を認識する。
法を認識して容易かつ迅速にパッケージの良品、不良品
の判別が行なえる。第２の発明によれば、頂点認識工程
は、半導体装置の収納面に平行する基準面を想定し、基
準面上に投影された被試験パッケージの矩形の４頂点の
位置を認識する。
【００２０】これにより重心位置認識工程は、認識した
４頂点の位置に基づいて、矩形の重心位置を求める。ま
た、狭角演算工程は、演算により求めた４頂点から、矩
形を構成する前記４辺を求めるとともに、当該被試験パ
ッケージを基準面と平行に重心位置を中心として回転
し、矩形を構成する各辺毎に当該辺を含む直線を基準面
上に投影した直線と予め設定され当該辺にそれぞれ対応
する基準面上の基準直線との成す角を求める。
４頂点の位置に基づいて、矩形の重心位置を求める。ま
た、狭角演算工程は、演算により求めた４頂点から、矩
形を構成する前記４辺を求めるとともに、当該被試験パ
ッケージを基準面と平行に重心位置を中心として回転
し、矩形を構成する各辺毎に当該辺を含む直線を基準面
上に投影した直線と予め設定され当該辺にそれぞれ対応
する基準面上の基準直線との成す角を求める。
【００２１】この結果、回転制御工程は、狭角演算工程
で求めた４つの狭角の総和が最も最小となる位置に回転
を制御する。従って、パッケージの位置合せを容易、迅
速かつ正確に行なうことができる。
で求めた４つの狭角の総和が最も最小となる位置に回転
を制御する。従って、パッケージの位置合せを容易、迅
速かつ正確に行なうことができる。
【００２２】第３の発明によれば、試験補助体は、多ピ
ンプローバが実際の使用状態と同様に当接することによ
り、その試験平面が陥没し、その陥没状態を保持するよ
うに塑性変形する。
ンプローバが実際の使用状態と同様に当接することによ
り、その試験平面が陥没し、その陥没状態を保持するよ
うに塑性変形する。
【００２３】これにより画像処理手段は、試験平面の多
ピンプローバの当接後の状態を画像データとして取込
み、画像データを予め記憶している基準状態に対応する
データと比較することにより多ピンプローバの各プロー
ブの接触状態を判別する。
ピンプローバの当接後の状態を画像データとして取込
み、画像データを予め記憶している基準状態に対応する
データと比較することにより多ピンプローバの各プロー
ブの接触状態を判別する。
【００２４】従って、多ピンプローバの複数の試験用ピ
ンの接触状態を容易に判別して、多ピンプローバの不良
に基づく被試験対象物の不要なリジェクト等を防止する
ことができる。
ンの接触状態を容易に判別して、多ピンプローバの不良
に基づく被試験対象物の不要なリジェクト等を防止する
ことができる。
【００２５】第４の発明によれば、試験補助シートは試
験すべきパッケージの配線パターン面上に載置され、多
ピンプローバが実際の試験状態と同様に当接することに
より、陥没し、その陥没状態を保持するように塑性変形
する。
験すべきパッケージの配線パターン面上に載置され、多
ピンプローバが実際の試験状態と同様に当接することに
より、陥没し、その陥没状態を保持するように塑性変形
する。
【００２６】これにより、画像処理手段は、試験補助シ
ートの多ピンプローバの当接後に試験補助シートの変形
状態を画像データとして取込み、予め記憶している基準
状態に対応するデータと比較することにより多ピンプロ
ーバの各プローブの接触状態を判別する。
ートの多ピンプローバの当接後に試験補助シートの変形
状態を画像データとして取込み、予め記憶している基準
状態に対応するデータと比較することにより多ピンプロ
ーバの各プローブの接触状態を判別する。
【００２７】従って、多ピンプローバの実際の試験状態
における被試験パッケージへの接触状態を試験前に判別
することができ、確実な試験を行なうことができる。第
５の発明によれば、試験用のピンは基板の側方から配線
パターン形成面側に延在され、その先端が配線パターン
に電気的に接触する。
における被試験パッケージへの接触状態を試験前に判別
することができ、確実な試験を行なうことができる。第
５の発明によれば、試験用のピンは基板の側方から配線
パターン形成面側に延在され、その先端が配線パターン
に電気的に接触する。
【００２８】この時、撮像手段は、配線パターン面に指
向して当該パターン面を撮像し、画像データを出力す
る。これにより画像処理手段は、画像データ及び予め記
憶していたピンの基準接触状態に対応する基準データを
比較することにより接触状態を判別する。
向して当該パターン面を撮像し、画像データを出力す
る。これにより画像処理手段は、画像データ及び予め記
憶していたピンの基準接触状態に対応する基準データを
比較することにより接触状態を判別する。
【００２９】従って、多ピンプローバの接触状態をリア
ルタイムで判別することができ、確実な試験を行なうこ
とができる。第６の発明によれば、試験用のピンは電気
的に分離された２本の副ピンより成り、各副ピンの先端
が配線パターンに電気的に接触する。
ルタイムで判別することができ、確実な試験を行なうこ
とができる。第６の発明によれば、試験用のピンは電気
的に分離された２本の副ピンより成り、各副ピンの先端
が配線パターンに電気的に接触する。
【００３０】これにより、導通試験手段は、実際の試験
に先立ち、ピンを構成する２本の副ピンが配線パターン
に接触していることを確認するために、副ピン間の導通
試験を行なう。
に先立ち、ピンを構成する２本の副ピンが配線パターン
に接触していることを確認するために、副ピン間の導通
試験を行なう。
【００３１】この結果、両副ピン間を電流が流れれば、
当該ピンは確実に配線パターンに接触していることを確
認することができ確実な試験を行なうことが可能とな
る。第７の発明によれば、第１保持手段は、パッケージ
の基板を保持し、第２保持手段はリードフレームを保持
する。
当該ピンは確実に配線パターンに接触していることを確
認することができ確実な試験を行なうことが可能とな
る。第７の発明によれば、第１保持手段は、パッケージ
の基板を保持し、第２保持手段はリードフレームを保持
する。
【００３２】さらに撮像手段は、配線パターン面に指向
して当該配線パターン面を撮像し、画像データを出力す
る。これにより駆動手段は、画像データ及び予め記憶し
ていた配線パターン位置の基準位置に対応する基準デー
タを比較することにより、第１保持手段と第２保持手段
の相対位置を変更し、配線パターンとリードフレームの
位置ずれが最小となる位置へ駆動する。
して当該配線パターン面を撮像し、画像データを出力す
る。これにより駆動手段は、画像データ及び予め記憶し
ていた配線パターン位置の基準位置に対応する基準デー
タを比較することにより、第１保持手段と第２保持手段
の相対位置を変更し、配線パターンとリードフレームの
位置ずれが最小となる位置へ駆動する。
【００３３】従って、容易かつ迅速に配線パターンとリ
ードフレームの位置合せを行なうことができ、確実にロ
ウ付けを行なうことができる。
ードフレームの位置合せを行なうことができ、確実にロ
ウ付けを行なうことができる。
【００３４】
【実施例】次に図面を参照して本発明の好適な実施例を
説明する。まず、図１を参照してパッケージ試験並びに
リードフレームのロウ付け工程の概略処理を説明する。
説明する。まず、図１を参照してパッケージ試験並びに
リードフレームのロウ付け工程の概略処理を説明する。
【００３５】まず、セラミックパッケージを第１治具
（図２参照）にセットする（ステップＳ１）。これによ
り、パッケージ試験装置は、画像処理を行なう（ステッ
プＳ２）。
（図２参照）にセットする（ステップＳ１）。これによ
り、パッケージ試験装置は、画像処理を行なう（ステッ
プＳ２）。
【００３６】より具体的には、パターン認識を行なっ
て、パッケージの配線パターン面からみたパッケージの
外形寸法、変形の度合い等をチェックし、多ピンプロー
バを接触させるための位置合せ位置を算出する。
て、パッケージの配線パターン面からみたパッケージの
外形寸法、変形の度合い等をチェックし、多ピンプロー
バを接触させるための位置合せ位置を算出する。
【００３７】次にステップＳ２の画像処理の結果、多ピ
ンプローバ試験が可能か否かを判別し（ステップＳ
３）、多ピンプローバ試験が行なえないと判断した場合
には処理を終了する。
ンプローバ試験が可能か否かを判別し（ステップＳ
３）、多ピンプローバ試験が行なえないと判断した場合
には処理を終了する。
【００３８】ステップＳ３の判別において多ピンプロー
バ試験が行なえると判別した場合には、多ピンプローバ
のピンが確実にコンタクト可能か否かを判別する（ステ
ップＳ４）。
バ試験が行なえると判別した場合には、多ピンプローバ
のピンが確実にコンタクト可能か否かを判別する（ステ
ップＳ４）。
【００３９】ステップＳ４の判別において、多ピンプロ
ーバのピンが確実にコンタクト可能な場合には布線試験
を行ない（ステップＳ５）、ロウ付け工程に移行する。
ステップＳ４の判別において多ピンプローバのプローブ
のコンタクト不良が発生している場合には、処理を終了
する。
ーバのピンが確実にコンタクト可能な場合には布線試験
を行ない（ステップＳ５）、ロウ付け工程に移行する。
ステップＳ４の判別において多ピンプローバのプローブ
のコンタクト不良が発生している場合には、処理を終了
する。
【００４０】ロウ付け工程においては、第２治具（図９
参照）にリードフレームをセット後、ステップＳ２の画
像処理の結果を用いて、最適位置に第２治具を移動し、
パッケージにリードフレームのロウ付けする（ステップ
Ｓ６）。
参照）にリードフレームをセット後、ステップＳ２の画
像処理の結果を用いて、最適位置に第２治具を移動し、
パッケージにリードフレームのロウ付けする（ステップ
Ｓ６）。
【００４１】次に、各処理についてより詳細に説明す
る。 ａ）パターン認識による外形寸法、形状の認識処理…ス
テップＳ２ まず、図２に示す画像処理装置１は、カメラ２を介して
図３に示す位置合せ可能領域ＡＲ1 〜ＡＲ4 のパターン
を取込み、エッジ部Ａ〜Ｄの座標、すなわち、Ａ＝（ｘ
0 、ｙ0 ）、Ｂ＝（ｘ1 、ｙ1 ）、Ｃ＝（ｘ2 、
ｙ2 ）、Ｄ＝（ｘ3 、ｙ3 ）を求める。
る。 ａ）パターン認識による外形寸法、形状の認識処理…ス
テップＳ２ まず、図２に示す画像処理装置１は、カメラ２を介して
図３に示す位置合せ可能領域ＡＲ1 〜ＡＲ4 のパターン
を取込み、エッジ部Ａ〜Ｄの座標、すなわち、Ａ＝（ｘ
0 、ｙ0 ）、Ｂ＝（ｘ1 、ｙ1 ）、Ｃ＝（ｘ2 、
ｙ2 ）、Ｄ＝（ｘ3 、ｙ3 ）を求める。
【００４２】次に、辺ＡＢ、辺ＢＣ、辺ＣＤ、辺ＤＡの
長さであるＬAB〜ＬDA及び対角線ＡＣ、対角線ＢＤの長
さであるＬAC、ＬBDを求める。 さらに求めた長さＬAB〜ＬDA及び長さＬAC、ＬBDをそれ
ぞれ予め設定した基準値範囲に含まれるか否かを判別
し、全ての長さが基準値範囲に含まれる場合には良品と
して次の工程に移行する。
長さであるＬAB〜ＬDA及び対角線ＡＣ、対角線ＢＤの長
さであるＬAC、ＬBDを求める。 さらに求めた長さＬAB〜ＬDA及び長さＬAC、ＬBDをそれ
ぞれ予め設定した基準値範囲に含まれるか否かを判別
し、全ての長さが基準値範囲に含まれる場合には良品と
して次の工程に移行する。
【００４３】いずれかの長さが基準値範囲に含まれない
場合には不良品としてリジェクト（排除）する。次に、
矩形ＡＢＣＤの重心位置を算出し、位置合せ処理を行な
う。
場合には不良品としてリジェクト（排除）する。次に、
矩形ＡＢＣＤの重心位置を算出し、位置合せ処理を行な
う。
【００４４】位置合せ処理は、図３に示すように、求め
たエッジ部Ａ〜Ｄの座標、すなわち、Ａ＝（ｘ0 、
ｙ0 ）、Ｂ＝（ｘ1 、ｙ1 ）、Ｃ＝（ｘ2 、ｙ2 ）、Ｄ
＝（ｘ3、ｙ3 ）を用いて行なう。この場合において、
ｌ：各測定点間の基準ピッチ、ａ：位置合わせ可能領域
範囲値とし、各位置合せ可能領域ＡＲ1 、ＡＲ2 、ＡＲ
3 、ＡＲ4のそれぞれの中心座標は、（ａ／２，ａ／
２），（ａ／２＋ｌ，ａ／２），（ａ／２，ａ／２＋
ｌ），（ａ／２＋ｌ，ａ／２＋ｌ）とする。
たエッジ部Ａ〜Ｄの座標、すなわち、Ａ＝（ｘ0 、
ｙ0 ）、Ｂ＝（ｘ1 、ｙ1 ）、Ｃ＝（ｘ2 、ｙ2 ）、Ｄ
＝（ｘ3、ｙ3 ）を用いて行なう。この場合において、
ｌ：各測定点間の基準ピッチ、ａ：位置合わせ可能領域
範囲値とし、各位置合せ可能領域ＡＲ1 、ＡＲ2 、ＡＲ
3 、ＡＲ4のそれぞれの中心座標は、（ａ／２，ａ／
２），（ａ／２＋ｌ，ａ／２），（ａ／２，ａ／２＋
ｌ），（ａ／２＋ｌ，ａ／２＋ｌ）とする。
【００４５】次に、エッジ部Ａの座標をＡ＝（ｘ0 ，ｙ
0 ）からＡ＝（ｘ00，ｙ00）〔＝初期値（０，０）〕と
移動し、エッジ部Ｂの座標をＢ＝（ｘ1 ，ｙ1 ）からＢ
＝（ｘ11，ｙ11）〔＝初期値（ｘ11，０）〕に設定し、
この座標からスタートして反時計回りに一定角度（ｄθ
0 ）回転させる（図４参照）。
0 ）からＡ＝（ｘ00，ｙ00）〔＝初期値（０，０）〕と
移動し、エッジ部Ｂの座標をＢ＝（ｘ1 ，ｙ1 ）からＢ
＝（ｘ11，ｙ11）〔＝初期値（ｘ11，０）〕に設定し、
この座標からスタートして反時計回りに一定角度（ｄθ
0 ）回転させる（図４参照）。
【００４６】この時の具体的な座標は、 ｘ00＝０ ｙ00＝０
【００４７】
【数１】
【００４８】となる。同様にして、一定の回転角をｄθ
とし、θ0011まで回転した各座標は、
とし、θ0011まで回転した各座標は、
【００４９】
【数２】
【００５０】となる。次にエッジ部Ａの座標Ａ＝
（ｘ00，ｙ00）をｘ方向及びｙ方向に予め設定した一定
量移動し、上述の処理を繰り返す。
（ｘ00，ｙ00）をｘ方向及びｙ方向に予め設定した一定
量移動し、上述の処理を繰り返す。
【００５１】さらに上記処理により移動した各エッジ部
Ａ〜Ｄの座標について、各エッジ部Ａ〜Ｄが存在する位
置合せ可能領域ＡＲ1 、ＡＲ2 、ＡＲ3 、ＡＲ4 の中心
座標からの距離（Ｌ）計算を行う。
Ａ〜Ｄの座標について、各エッジ部Ａ〜Ｄが存在する位
置合せ可能領域ＡＲ1 、ＡＲ2 、ＡＲ3 、ＡＲ4 の中心
座標からの距離（Ｌ）計算を行う。
【００５２】
【数３】
【００５３】この場合において、各エッジ部Ａ〜Ｄの座
標が対応する位置合わせ可能領域ＡＲ1 、ＡＲ2 、ＡＲ
3 、ＡＲ4 内に存在するか否かを次式によりチェック
し、
標が対応する位置合わせ可能領域ＡＲ1 、ＡＲ2 、ＡＲ
3 、ＡＲ4 内に存在するか否かを次式によりチェック
し、
【００５４】
【数４】
【００５５】これらの式の条件を満たすものについて距
離の計算を行う。 ｃ）プローバのピンのコンタクト位置確認処理（ステッ
プＳ４の前処理） 布線試験を行なうに際し、確実に多ピンプローバのプロ
ーブがパッケージのパッド部分に接触できるか否かを判
別するため、多ピンプローバ５のプローブのコンタクト
位置を事前に調べる必要がある。
離の計算を行う。 ｃ）プローバのピンのコンタクト位置確認処理（ステッ
プＳ４の前処理） 布線試験を行なうに際し、確実に多ピンプローバのプロ
ーブがパッケージのパッド部分に接触できるか否かを判
別するため、多ピンプローバ５のプローブのコンタクト
位置を事前に調べる必要がある。
【００５６】Ｃ―１） この場合において、図５に示す
ように、プローブ４Ａを試験するパッケージの側方から
配線パターン面側に延在し、その先端が配線パターンに
電気的に接触可能に形成した場合には、プローバの各プ
ローブ４Ａの基準位置ＡＲRE F （公差を含む。）を示し
た基準板（あるいは基準パッケージの配線パターン面）
１０に、プローブ４Ａを当接し、基準板１０に指向する
方向よりカメラ２により撮影を行ない、各プローブ４Ａ
の当接位置を画像データとして取込む。
ように、プローブ４Ａを試験するパッケージの側方から
配線パターン面側に延在し、その先端が配線パターンに
電気的に接触可能に形成した場合には、プローバの各プ
ローブ４Ａの基準位置ＡＲRE F （公差を含む。）を示し
た基準板（あるいは基準パッケージの配線パターン面）
１０に、プローブ４Ａを当接し、基準板１０に指向する
方向よりカメラ２により撮影を行ない、各プローブ４Ａ
の当接位置を画像データとして取込む。
【００５７】次に画像処理装置１は予め記憶しておいた
基準当接位置に相当する基準データと比較し、どの位当
接位置がずれているか（位置ずれ）を確認し、全てのプ
ローブ４Ａの当接位置が基準位置（基準範囲）内にある
場合には、当該多ピンプローバ５は良品であるとする。 ｃ―２） 上記（ｃ―１）の処理においては、プローブ
４Ａがパッケージ基板の側方から配線パターン面に延在
する場合のものであったが、図６に示すようにプローバ
４Ｂがいわゆるポゴピン方式（プローブ４Ｂが試験面に
垂直方向に出没自在に形成された方式）においては、配
線パターン面に指向するようにカメラ２を設けても、撮
影をすることは困難である。
基準当接位置に相当する基準データと比較し、どの位当
接位置がずれているか（位置ずれ）を確認し、全てのプ
ローブ４Ａの当接位置が基準位置（基準範囲）内にある
場合には、当該多ピンプローバ５は良品であるとする。 ｃ―２） 上記（ｃ―１）の処理においては、プローブ
４Ａがパッケージ基板の側方から配線パターン面に延在
する場合のものであったが、図６に示すようにプローバ
４Ｂがいわゆるポゴピン方式（プローブ４Ｂが試験面に
垂直方向に出没自在に形成された方式）においては、配
線パターン面に指向するようにカメラ２を設けても、撮
影をすることは困難である。
【００５８】このため、このような多ピンプローバのプ
ローブ４Ｂのコンタクト位置を確認するためには、図７
の断面図に示すように、例えば、試験面（表面）１６が
アルミ箔、中間層１７が両面粘着テープ、基板１８がア
ルミ板で形成される試験補助体１５を形成し、この試験
面１６上に多ピンプローバ５のプローブを試験時と同様
に当接させ、試験面を陥没させて、この陥没痕をカメラ
２により撮影し、画像処理装置１は陥没痕の位置を画像
データとして取込み、これを予め設定した基準データと
比較すればよい。
ローブ４Ｂのコンタクト位置を確認するためには、図７
の断面図に示すように、例えば、試験面（表面）１６が
アルミ箔、中間層１７が両面粘着テープ、基板１８がア
ルミ板で形成される試験補助体１５を形成し、この試験
面１６上に多ピンプローバ５のプローブを試験時と同様
に当接させ、試験面を陥没させて、この陥没痕をカメラ
２により撮影し、画像処理装置１は陥没痕の位置を画像
データとして取込み、これを予め設定した基準データと
比較すればよい。
【００５９】これにより、プローブ４Ｂの位置ずれを容
易に検出できる。また、パッケージの配線パターン面に
透明なレジストをコーティングしたものや、トリアセテ
ート等の透明なフィルムを載置し、多ピンプローバを当
接させて、その陥没痕を顕微鏡または上述の画像処理装
置１により確認することも可能である。 ｄ）他のプローバのプローブのパッケージに対するコン
タクト確認処理 次に他の構成の他ピンプローバのプローブのコンタクト
確認処理を説明する。
易に検出できる。また、パッケージの配線パターン面に
透明なレジストをコーティングしたものや、トリアセテ
ート等の透明なフィルムを載置し、多ピンプローバを当
接させて、その陥没痕を顕微鏡または上述の画像処理装
置１により確認することも可能である。 ｄ）他のプローバのプローブのパッケージに対するコン
タクト確認処理 次に他の構成の他ピンプローバのプローブのコンタクト
確認処理を説明する。
【００６０】多ピンプローバ５の各プローブ４Ｃは、図
８に示すように２本の副プローブａ、ａ’から構成され
ており、２本の副プローブａ、ａ’がパッケージの配線
パターンのアウターパッドＯＰに双方とも接触したこと
を導通試験を行なうことにより、第１の副プローブａ→
アウターパッド→第２の副プローブａ’と電流が流れる
ことにより確認する。
８に示すように２本の副プローブａ、ａ’から構成され
ており、２本の副プローブａ、ａ’がパッケージの配線
パターンのアウターパッドＯＰに双方とも接触したこと
を導通試験を行なうことにより、第１の副プローブａ→
アウターパッド→第２の副プローブａ’と電流が流れる
ことにより確認する。
【００６１】すなわち、第１の副プローブａ―第２の副
プローブａ’間を電流が流れれば、プローブがアウター
パッドに確実に接触していると判断するのである。これ
により、接触不良による良品パッケージの誤ったリジェ
クトを容易に防止することができ、この後に行なう布線
試験を正確に実施することができる。 ｅ）布線試験データを用いたロウ付け工程における位置
合せ（ステップＳ６） まず、図９に示すようにセラミックパッケージ７Ａを第
１治具８にセットし、リードフレーム２０を第２治具２
１にセットする。
プローブａ’間を電流が流れれば、プローブがアウター
パッドに確実に接触していると判断するのである。これ
により、接触不良による良品パッケージの誤ったリジェ
クトを容易に防止することができ、この後に行なう布線
試験を正確に実施することができる。 ｅ）布線試験データを用いたロウ付け工程における位置
合せ（ステップＳ６） まず、図９に示すようにセラミックパッケージ７Ａを第
１治具８にセットし、リードフレーム２０を第２治具２
１にセットする。
【００６２】この時、当該セラミックパッケージ７Ａの
パッド位置は、すでに上述した（ａ）の処理により分っ
ているので、第２治具２１を、ステップモータ等の駆動
装置２２により移動、回転させ最適ロウ付け位置にリー
ドフレーム２０を移動し、ロウ付けする。
パッド位置は、すでに上述した（ａ）の処理により分っ
ているので、第２治具２１を、ステップモータ等の駆動
装置２２により移動、回転させ最適ロウ付け位置にリー
ドフレーム２０を移動し、ロウ付けする。
【００６３】これにより、確実にロウ付けを行なえる。
また、第２治具２１を固定し、第１治具８をステップモ
ータ等の駆動装置３により移動、回転させるように構成
することも可能である。
また、第２治具２１を固定し、第１治具８をステップモ
ータ等の駆動装置３により移動、回転させるように構成
することも可能である。
【００６４】
【発明の効果】第１の発明によれば、被試験パッケージ
の被試験面の４頂点の位置を認識し、４辺長及び対角線
長を演算により求め、これを予め設定した基準４辺長及
び基準対角線長と比較することにより、パッケージ外形
寸法を認識して容易かつ迅速にパッケージの良品、不良
品の判別が行なえる。
の被試験面の４頂点の位置を認識し、４辺長及び対角線
長を演算により求め、これを予め設定した基準４辺長及
び基準対角線長と比較することにより、パッケージ外形
寸法を認識して容易かつ迅速にパッケージの良品、不良
品の判別が行なえる。
【００６５】第２の発明によれば、パッケージの変形等
を容易に検出し、最も位置ずれが少ない位置にパッケー
ジを回転駆動することができるため、パッケージの位置
合せを容易、迅速かつ正確に行なうことができる。
を容易に検出し、最も位置ずれが少ない位置にパッケー
ジを回転駆動することができるため、パッケージの位置
合せを容易、迅速かつ正確に行なうことができる。
【００６６】第３の発明によれば、試験補助体は、多ピ
ンプローバが実際の使用状態と同様に当接することによ
り、その試験平面が陥没し、その陥没状態を保持するよ
うに塑性変形し、この陥没状態を画像処理手段により取
込んで、多ピンプローバの各プローブの接触状態を判別
するので、多ピンプローバの複数の試験用ピンの接触状
態を容易に判別して、多ピンプローバの不良に基づく被
試験対象物の不要なリジェクト等を防止することができ
る。
ンプローバが実際の使用状態と同様に当接することによ
り、その試験平面が陥没し、その陥没状態を保持するよ
うに塑性変形し、この陥没状態を画像処理手段により取
込んで、多ピンプローバの各プローブの接触状態を判別
するので、多ピンプローバの複数の試験用ピンの接触状
態を容易に判別して、多ピンプローバの不良に基づく被
試験対象物の不要なリジェクト等を防止することができ
る。
【００６７】第４の発明によれば、試験補助シートは試
験すべきパッケージの配線パターン面上に載置され、多
ピンプローバが実際の試験状態と同様に当接することに
より、陥没し、その陥没状態を保持するように塑性変形
し、この陥没状態を画像処理手段により取込んで、多ピ
ンプローバの各プローブの接触状態を判別するので、多
ピンプローバの実際の試験状態における被試験パッケー
ジへの接触状態を試験前に判別することができ、確実な
試験を行なうことができる。
験すべきパッケージの配線パターン面上に載置され、多
ピンプローバが実際の試験状態と同様に当接することに
より、陥没し、その陥没状態を保持するように塑性変形
し、この陥没状態を画像処理手段により取込んで、多ピ
ンプローバの各プローブの接触状態を判別するので、多
ピンプローバの実際の試験状態における被試験パッケー
ジへの接触状態を試験前に判別することができ、確実な
試験を行なうことができる。
【００６８】第５の発明によれば、試験用のピンは基板
の側方から配線パターン形成面側に延在され、その先端
が配線パターンに電気的に接触し、この接触状態を撮像
手段により撮像し、出力される画像データを画像処理手
段が取込んで接触状態を判別するので、多ピンプローバ
の接触状態をリアルタイムで判別することができ、確実
な試験を行なうことができる。
の側方から配線パターン形成面側に延在され、その先端
が配線パターンに電気的に接触し、この接触状態を撮像
手段により撮像し、出力される画像データを画像処理手
段が取込んで接触状態を判別するので、多ピンプローバ
の接触状態をリアルタイムで判別することができ、確実
な試験を行なうことができる。
【００６９】第６の発明によれば、試験用のピンは電気
的に分離された２本の副ピンより成り、各副ピンの先端
が配線パターンに電気的に接触し、導通試験手段は、実
際の試験に先立ち、ピンを構成する２本の副ピンが配線
パターンに接触していることを確認するために、副ピン
間の導通試験を行なうので、両副ピン間を電流が流れれ
ば、当該ピンは確実に配線パターンに接触していること
を確認することができ確実な試験を行なうことが可能と
なる。
的に分離された２本の副ピンより成り、各副ピンの先端
が配線パターンに電気的に接触し、導通試験手段は、実
際の試験に先立ち、ピンを構成する２本の副ピンが配線
パターンに接触していることを確認するために、副ピン
間の導通試験を行なうので、両副ピン間を電流が流れれ
ば、当該ピンは確実に配線パターンに接触していること
を確認することができ確実な試験を行なうことが可能と
なる。
【００７０】第７の発明によれば、第１保持手段は、パ
ッケージの基板を保持し、第２保持手段はリードフレー
ムを保持し、撮像手段は、配線パターン面に指向して当
該配線パターン面を撮像し、出力された画像データに基
づいて駆動手段は、第１保持手段と第２保持手段の相対
位置を変更し、配線パターンとリードフレームの位置ず
れが最小となる位置へ駆動するので、容易かつ迅速に配
線パターンとリードフレームの位置合せを行なうことが
でき、確実にロウ付けを行なうことができる。
ッケージの基板を保持し、第２保持手段はリードフレー
ムを保持し、撮像手段は、配線パターン面に指向して当
該配線パターン面を撮像し、出力された画像データに基
づいて駆動手段は、第１保持手段と第２保持手段の相対
位置を変更し、配線パターンとリードフレームの位置ず
れが最小となる位置へ駆動するので、容易かつ迅速に配
線パターンとリードフレームの位置合せを行なうことが
でき、確実にロウ付けを行なうことができる。
【図１】概要動作を示す処理フローチャートである。
【図２】試験装置全体の概要構成を示すブロック図であ
る。
る。
【図３】位置合せ処理の説明図（１）である。
【図４】位置合せ処理の説明図（２）である。
【図５】多ピンプローバのコンタクト位置確認方法の説
明図（１）である。
明図（１）である。
【図６】多ピンプローバのコンタクト位置確認方法の説
明図（２）である。
明図（２）である。
【図７】試験補助体の構成例を示す図である。
【図８】多ピンプローバのコンタクト位置確認方法の説
明図（３）である。
明図（３）である。
【図９】ロウ付け工程における位置合せの説明図であ
る。
る。
【図１０】セラミックＱＦＰの基板の配線パターンを説
明する図である。
明する図である。
【図１１】従来の問題点の説明図である。
１…画像処理装置 ２…カメラ ３…駆動装置 ４、４Ａ、４Ｂ、４Ｃ…プローブ ５…多ピンプローバ ６…試験装置 ７…パッケージ ８…第１治具 １０…基準板 １５…試験補助体 １６…試験面（アルミ箔） １７…中間層（両面粘着テープ） １８…基板（アルミ板） ２０…リードフレーム ２１…第２治具 ａ、ａ’…副プローブ
Claims (7)
- 【請求項１】 半導体装置の収納面の形状が略矩形であ
るパッケージの良品、不良品を画像処理により判別する
パッケージ試験方法において、 被試験パッケージの前記矩形の４頂点の位置を認識する
頂点認識工程と、 認識した前記４頂点の位置に基づいて、４辺長を求める
辺長演算工程と、 認識した前記４頂点の位置に基づいて、対角線長を求め
る対角線長演算工程と、 演算により求めた前記４辺長及び前記対角線長を予め設
定した基準４辺長及び基準対角線長と比較することによ
り当該被試験パッケージの良品、不良品を判別する判別
工程と、 を備えたことを特徴とするパッケージ試験方法。 - 【請求項２】 半導体装置の収納面の形状が略矩形であ
るパッケージの位置合せを画像処理を用いて行なうパッ
ケージ位置合せ方法において、 前記収納面に平行する基準面を想定し、前記基準面上に
投影された被試験パッケージの前記矩形の４頂点の位置
を認識する頂点認識工程と、 認識した前記４頂点の位置に基づいて、前記矩形の重心
位置を求める重心位置演算工程と、 演算により求めた前記４頂点から、前記矩形を構成する
前記４辺を求めるとともに、当該被試験パッケージを前
記基準面と平行に前記重心位置を中心として回転し、前
記矩形を構成する各辺毎に当該辺を含む直線を前記基準
面上に投影した直線と予め設定され当該辺にそれぞれ対
応する前記基準面上の基準直線との成す角を求める狭角
演算工程と、 前記狭角演算工程で求めた４つの狭角の総和が最も最小
となる位置に前記回転を制御する回転制御工程と、 を備えたことを特徴とするパッケージ位置合せ方法。 - 【請求項３】 試験用の複数のピンを有する多ピンプロ
ーバのプローブ接触状態判別装置において、 前記多ピンプローバが実際の使用状態と同様に当接する
ことにより、陥没し、その陥没状態を保持するように塑
性変形する試験平面を有する試験補助体と、 前記試験補助体の前記試験平面の前記多ピンプローバの
当接後の状態を画像データとして取込み、前記画像デー
タを予め記憶している基準状態に対応するデータと比較
することにより前記多ピンプローバの各プローブの接触
状態を判別する画像処理手段と、 を備えたことを特徴とする多ピンプローバのプローブ接
触状態判別装置。 - 【請求項４】 半導体装置を収納するパッケージの基板
上に形成された配線パターンを試験するために前記配線
パターンに電気的に接触させる複数のピンを有する多ピ
ンプローバのプローブ接触状態判別装置において、 前記試験すべきパッケージの配線パターン面上に載置さ
れ、前記多ピンプローバが実際の試験状態と同様に当接
することにより、陥没し、その陥没状態を保持するよう
に塑性変形する試験補助シートと、 前記試験補助シートの前記多ピンプローバの当接後に前
記試験補助シートの変形状態を画像データとして取込
み、予め記憶している基準状態に対応するデータと比較
することにより前記多ピンプローバの各プローブの接触
状態を判別する画像処理手段と、 を備えたことを特徴とする多ピンプローバのプローブ接
触状態判別装置。 - 【請求項５】 半導体装置を収納するパッケージの基板
上に形成された配線パターンを試験するために前記配線
パターンに電気的に接触させる複数のピンを有する多ピ
ンプローバの接触状態判別装置において、 前記ピンは前記基板の側方から前記配線パターン形成面
側に延在され、その先端が前記配線パターンに電気的に
接触可能に形成されており、 前記配線パターン面に指向して当該パターン面を撮像
し、画像データを出力する撮像手段と、 前記画像データ及び予め記憶していた前記ピンの基準接
触状態に対応する基準データを比較することにより接触
状態を判別する画像処理手段と、 を備えたことを特徴とする多ピンプローバの接触状態判
別装置。 - 【請求項６】 半導体装置を収納するパッケージの基板
上に形成された配線パターンを試験するために前記配線
パターンに電気的に接触させる複数のピンを有する多ピ
ンプローバの接触状態判別装置において、 前記ピンは電気的に分離された２本の副ピンより成り、
各副ピンの先端が前記配線パターンに電気的に接触可能
に形成されており、 前記ピンを構成する２本の副ピンが前記配線パターンに
接触していることを確認するために、前記副ピン間の導
通試験を行なう導通試験手段を備えたことを特徴とする
多ピンプローバの接触状態判別装置。 - 【請求項７】 半導体装置を収納するパッケージの基板
上に形成された配線パターンにリードフレームをロウ付
けするためのロウ付け装置において、 前記パッケージの基板を保持する第１保持手段と、 前記リードフレームを保持する第２保持手段と、 前記配線パターン面に指向して当該配線パターン面を撮
像し、画像データを出力する撮像手段と、 前記画像データ及び予め記憶していた前記配線パターン
位置の基準位置に対応する基準データを比較することに
より、前記第１保持手段と前記第２保持手段の相対位置
を変更し、前記配線パターンと前記リードフレームの位
置ずれが最小となる位置へ駆動する駆動手段と、 を備えたことを特徴とするロウ付け装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5003595A JPH06216214A (ja) | 1993-01-12 | 1993-01-12 | パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5003595A JPH06216214A (ja) | 1993-01-12 | 1993-01-12 | パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216214A true JPH06216214A (ja) | 1994-08-05 |
Family
ID=11561833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5003595A Withdrawn JPH06216214A (ja) | 1993-01-12 | 1993-01-12 | パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107665834A (zh) * | 2016-07-29 | 2018-02-06 | 创新服务股份有限公司 | 精密组装机 |
| CN112462234A (zh) * | 2020-11-27 | 2021-03-09 | 日月光半导体（昆山）有限公司 | 集成电路测试方法、计算机可读介质以及集成电路测试装置 |
| CN113284815A (zh) * | 2020-02-19 | 2021-08-20 | 华邦电子股份有限公司 | 半导体装置及针痕偏移检测方法 |
-
1993
- 1993-01-12 JP JP5003595A patent/JPH06216214A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107665834A (zh) * | 2016-07-29 | 2018-02-06 | 创新服务股份有限公司 | 精密组装机 |
| CN107665834B (zh) * | 2016-07-29 | 2023-01-06 | 创新服务股份有限公司 | 精密组装机 |
| CN113284815A (zh) * | 2020-02-19 | 2021-08-20 | 华邦电子股份有限公司 | 半导体装置及针痕偏移检测方法 |
| CN112462234A (zh) * | 2020-11-27 | 2021-03-09 | 日月光半导体（昆山）有限公司 | 集成电路测试方法、计算机可读介质以及集成电路测试装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828402B2 (ja) | 半導体チップと導体リード・フレームの検査及び位置合せのためのシステム及び方法 | |
| JP5018183B2 (ja) | プローブ装置、プロービング方法及び記憶媒体 | |
| JP2928331B2 (ja) | プローバのアライメント装置及び方法 | |
| CN100483660C (zh) | 半导体器件及其测试方法 | |
| CN111386595A (zh) | 探针的针头位置调节方法和检查装置 | |
| US8860456B2 (en) | Non-destructive tilt data measurement to detect defective bumps | |
| JP2720688B2 (ja) | 回路基板の検査方法 | |
| JP3028095B2 (ja) | プロービング装置および方法 | |
| JPH10242219A (ja) | バンプ検査方法 | |
| US5124931A (en) | Method of inspecting electric characteristics of wafers and apparatus therefor | |
| US20120043983A1 (en) | Inspection device of semiconductor integrated circuit, inspection method of semiconductor integrated circuit, and control program of inspection device of semiconductor integrated circuit | |
| JPH06216214A (ja) | パッケージ試験方法、パッケージ位置合せ方法、プローブ接触状態判別装置及びロウ付け装置 | |
| KR20230157543A (ko) | 3d 측정기를 이용한 양불 검사 시스템 | |
| JP2587998B2 (ja) | 外観検査装置 | |
| US5642432A (en) | Probe device | |
| JP2661540B2 (ja) | 半導体チップ、ｔａｂテープ及びインナーリードボンダー並びに半導体装置の製造方法 | |
| JPH08213436A (ja) | 光学的高さ検出装置及びプローブ装置 | |
| JP3225067B2 (ja) | リード測定方法 | |
| JP2979917B2 (ja) | Ｉｃチップの位置決め方法 | |
| JPH065690B2 (ja) | 半導体ウエハプローブ方法 | |
| CN116168996B (zh) | 一种电子显微镜及其工作方法 | |
| JP3332001B2 (ja) | コンタクトプローブの針先認識方法 | |
| JPH02253110A (ja) | 線状物体の形状検査装置 | |
| JP3056943B2 (ja) | セラミック基板の配線パターン検査方法 | |
| JPH09246332A (ja) | 半導体チップの測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |