JPH0621655A - セラミック回路基板の製造方法 - Google Patents
セラミック回路基板の製造方法Info
- Publication number
- JPH0621655A JPH0621655A JP17400292A JP17400292A JPH0621655A JP H0621655 A JPH0621655 A JP H0621655A JP 17400292 A JP17400292 A JP 17400292A JP 17400292 A JP17400292 A JP 17400292A JP H0621655 A JPH0621655 A JP H0621655A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- circuit board
- ceramic circuit
- during firing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 セラミック回路基板、特に、コンピュータ等
の電子機器に用いる多層セラミック回路基板の製造方法
に関し、導電性粉末を液相焼結することによって層間導
体路の充填密度を向上させ、層間導体路の電気抵抗を低
減し、あるいは、後工程における化学溶剤等の浸透を妨
げて層間導体路の腐食を防止する。 【構成】 セラミック粉末に可塑剤、溶剤等を添加して
形成したグリーンシート１にバイアホール２を穿設し、
このバイアホール２に導電性粉末を充填して焼成するセ
ラミック回路基板の製造方法において、このバイアホー
ル２に充填する導電性粉末に焼成中に溶融する金属粉末
を一種以上混合して、この導電性粉末３を液相焼結す
る。この場合焼成中に溶融する金属粉末の少なくとも一
部を合金粉末、ガラス粉末によって置き換えることがで
きる。
の電子機器に用いる多層セラミック回路基板の製造方法
に関し、導電性粉末を液相焼結することによって層間導
体路の充填密度を向上させ、層間導体路の電気抵抗を低
減し、あるいは、後工程における化学溶剤等の浸透を妨
げて層間導体路の腐食を防止する。 【構成】 セラミック粉末に可塑剤、溶剤等を添加して
形成したグリーンシート１にバイアホール２を穿設し、
このバイアホール２に導電性粉末を充填して焼成するセ
ラミック回路基板の製造方法において、このバイアホー
ル２に充填する導電性粉末に焼成中に溶融する金属粉末
を一種以上混合して、この導電性粉末３を液相焼結す
る。この場合焼成中に溶融する金属粉末の少なくとも一
部を合金粉末、ガラス粉末によって置き換えることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、セラミック回路基板、
特に、コンピュータ等の電子機器に用いられる多層セラ
ミック回路基板の製造方法に関する。
特に、コンピュータ等の電子機器に用いられる多層セラ
ミック回路基板の製造方法に関する。
【０００２】
【従来の技術】最近、コンピュータ等の電子機器の動作
が高速化されるに伴い、これらの回路を構成するセラミ
ック回路基板のバイアホール中に充填され、このセラミ
ック回路基板の表面に形成される配線層間を接続する層
間導体路を低抵抗化することが望まれている。
が高速化されるに伴い、これらの回路を構成するセラミ
ック回路基板のバイアホール中に充填され、このセラミ
ック回路基板の表面に形成される配線層間を接続する層
間導体路を低抵抗化することが望まれている。
【０００３】従来から、低抵抗材料としては銅が多用さ
れており、セラミック回路基板のバイアホール中に充填
した銅粉末を焼結することによって一体化して、セラミ
ック回路基板の表面に形成された配線層の層間導体路を
形成している。従来の方法では、銅粉末の粒径あるいは
形状を変えて、銅粉末同士の接触面積を増大させること
によって、充填密度を向上させて層間導体路の低抵抗化
を図っていた。
れており、セラミック回路基板のバイアホール中に充填
した銅粉末を焼結することによって一体化して、セラミ
ック回路基板の表面に形成された配線層の層間導体路を
形成している。従来の方法では、銅粉末の粒径あるいは
形状を変えて、銅粉末同士の接触面積を増大させること
によって、充填密度を向上させて層間導体路の低抵抗化
を図っていた。
【０００４】
【発明が解決しようとする課題】ところが、この従来の
方法では粉末の焼結が固相焼結であるため、充填密度の
向上には限界があり、焼結後の層間導体路内に空隙が残
り、低抵抗化できないという問題があった。
方法では粉末の焼結が固相焼結であるため、充填密度の
向上には限界があり、焼結後の層間導体路内に空隙が残
り、低抵抗化できないという問題があった。
【０００５】また、この層間導体路内の空隙に、後の工
程、例えば、セラミック回路基板表面を研磨する工程で
使用する化学溶剤等が浸透し易くなり、導体が経時的に
腐食して電気抵抗を増大したり、さらには断線するとい
った問題も生じていた。
程、例えば、セラミック回路基板表面を研磨する工程で
使用する化学溶剤等が浸透し易くなり、導体が経時的に
腐食して電気抵抗を増大したり、さらには断線するとい
った問題も生じていた。
【０００６】本発明においては、導電性粉末を液相焼結
することによって、層間導体路の充填密度を向上させ、
層間導体路の電気抵抗を低減し、あるいは、後工程にお
ける化学溶剤等の浸透を妨げて層間導体路の腐食を防止
することを目的とする。
することによって、層間導体路の充填密度を向上させ、
層間導体路の電気抵抗を低減し、あるいは、後工程にお
ける化学溶剤等の浸透を妨げて層間導体路の腐食を防止
することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかるセラミッ
ク回路基板の製造方法においては、上記の問題を解決す
るために、セラミック粉末に可塑剤、溶剤等を添加して
形成したグリーンシートにバイアホールを穿設し、該バ
イアホールに導電性粉末を充填して焼成するセラミック
回路基板の製造方法において、該バイアホールに充填す
る導電性粉末に焼成中に溶融する金属粉末を一種以上混
合して該導電性粉末を液相焼結する工程を採用した。
ク回路基板の製造方法においては、上記の問題を解決す
るために、セラミック粉末に可塑剤、溶剤等を添加して
形成したグリーンシートにバイアホールを穿設し、該バ
イアホールに導電性粉末を充填して焼成するセラミック
回路基板の製造方法において、該バイアホールに充填す
る導電性粉末に焼成中に溶融する金属粉末を一種以上混
合して該導電性粉末を液相焼結する工程を採用した。
【０００８】この場合、焼成中に溶融する金属粉末の少
なくとも一部を、焼成中に溶融する金属合金粉末に置き
換えることができる。
なくとも一部を、焼成中に溶融する金属合金粉末に置き
換えることができる。
【０００９】この場合、焼成中に溶融する金属粉末の少
なくとも一部を、焼成中に溶融する一種以上のガラス粉
末に置き換えることができる。
なくとも一部を、焼成中に溶融する一種以上のガラス粉
末に置き換えることができる。
【００１０】これらの場合、バイアホールに導電性粉末
を充填し、その表面に配線層を形成したグリーンシート
を複数層積層した後に焼成して、多層回路基板を形成す
ることができる。
を充填し、その表面に配線層を形成したグリーンシート
を複数層積層した後に焼成して、多層回路基板を形成す
ることができる。
【００１１】これらの場合、導電性粉末に混合する、焼
成中に溶融する金属粉末あるいはガラス粉末の混合割合
を２４Ｖｏｌ％以下に抑えることが望ましい。
成中に溶融する金属粉末あるいはガラス粉末の混合割合
を２４Ｖｏｌ％以下に抑えることが望ましい。
【００１２】
【作用】本発明により、導電性粉末、例えば銅粉末に焼
成中に溶融する金属粉末またはガラス粉末を混合するこ
とによって、導電性粉末の焼結を液相焼結にして、層間
導体路の充填密度の向上を図ることができる。
成中に溶融する金属粉末またはガラス粉末を混合するこ
とによって、導電性粉末の焼結を液相焼結にして、層間
導体路の充填密度の向上を図ることができる。
【００１３】液相焼結とは、焼結過程で一部分液相が存
在する状態で焼結を行うことであり、この場合、残留固
相粒子の間隙に液相が浸透する過程で著しい収縮が起こ
り、また固相の溶解、析出等も起こるため極めて緻密な
焼結体が得られる。
在する状態で焼結を行うことであり、この場合、残留固
相粒子の間隙に液相が浸透する過程で著しい収縮が起こ
り、また固相の溶解、析出等も起こるため極めて緻密な
焼結体が得られる。
【００１４】導電性粉末に低融点金属、ガラス等を混合
していない従来技術によると、銅粉末の焼成後の空隙率
は２４％であった。したがって、２４％以上の、焼成中
に溶融する金属粉末、あるいは、ガラス粉末を混合する
と、本来導電体として機能する銅粉末の一部が低融点金
属あるいはガラスによって置換されることになるから、
層間導電路の電気抵抗が増大することになる。
していない従来技術によると、銅粉末の焼成後の空隙率
は２４％であった。したがって、２４％以上の、焼成中
に溶融する金属粉末、あるいは、ガラス粉末を混合する
と、本来導電体として機能する銅粉末の一部が低融点金
属あるいはガラスによって置換されることになるから、
層間導電路の電気抵抗が増大することになる。
【００１５】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図１（Ａ）〜（Ｅ）は、第１実施例のセ
ラミック回路基板の製造工程説明図である。この図にお
いて、１はグリーンシート、２はバイアホール、３は銅
ビスマス混合粉末、４は配線パターン、５は積層体、６
は多層セラミック回路基板、７は層間導体路である。こ
の実施例によるセラミック回路基板の製造工程を説明す
る。
ラミック回路基板の製造工程説明図である。この図にお
いて、１はグリーンシート、２はバイアホール、３は銅
ビスマス混合粉末、４は配線パターン、５は積層体、６
は多層セラミック回路基板、７は層間導体路である。こ
の実施例によるセラミック回路基板の製造工程を説明す
る。
【００１６】第１工程（図１（Ａ）参照） アルミナ２３０ｇ、ホウケイ酸ガラス２３０ｇ、シリカ
ガラス２３０ｇ、可塑剤、バインダを加えて混練してス
ラリー状にする。このスラリーを脱泡処理した後、ドク
ターブレード法によって成形して厚さ３００μｍのグリ
ーンシート１を形成する。
ガラス２３０ｇ、可塑剤、バインダを加えて混練してス
ラリー状にする。このスラリーを脱泡処理した後、ドク
ターブレード法によって成形して厚さ３００μｍのグリ
ーンシート１を形成する。
【００１７】第２工程（図１（Ｂ）参照） 第１工程によって形成したグリーンシート１にバイアホ
ール２を形成し、このバイアホール２に、銅粉末９０Ｖ
ｏｌ％、ビスマス粉末１０Ｖｏｌ％を含む混合粉末３を
充填する。
ール２を形成し、このバイアホール２に、銅粉末９０Ｖ
ｏｌ％、ビスマス粉末１０Ｖｏｌ％を含む混合粉末３を
充填する。
【００１８】第３工程（図１（Ｃ）参照） このグリーンシートの表面に、銅ペーストによって、必
要な形状の配線パターン４をスクリーン印刷する。
要な形状の配線パターン４をスクリーン印刷する。
【００１９】第４工程（図１（Ｄ）参照） 第３工程によって形成されたグリーンシート１，１を複
数層積層し、プレスすることによって積層体５を形成す
る。
数層積層し、プレスすることによって積層体５を形成す
る。
【００２０】第５工程（図１（Ｅ）参照） 第４工程によって形成された積層体５を窒素中で焼成し
て多層セラミック回路基板６にする。この焼成によっ
て、銅粉末が液相焼結され、その空隙にビスマスが充填
された高密度の層間導体路７が形成される。
て多層セラミック回路基板６にする。この焼成によっ
て、銅粉末が液相焼結され、その空隙にビスマスが充填
された高密度の層間導体路７が形成される。
【００２１】このように、従来技術によると空隙であっ
た部分にビスマスが充填されるため、後の工程による化
学溶剤等の浸透を防ぐことができる。上記の説明におい
ては、ビスマス粉末を用いたが、Ｉｎ，Ｐｂ，Ｓｎ等他
の低融点の金属を用いることができる。
た部分にビスマスが充填されるため、後の工程による化
学溶剤等の浸透を防ぐことができる。上記の説明におい
ては、ビスマス粉末を用いたが、Ｉｎ，Ｐｂ，Ｓｎ等他
の低融点の金属を用いることができる。
【００２２】（第２実施例）この実施例によるセラミッ
ク回路基板の製造工程を説明する。
ク回路基板の製造工程を説明する。
【００２３】第１工程 アルミナ２３０ｇ、ホウケイ酸ガラス２３０ｇ、シリカ
ガラス２３０ｇ、可塑剤、バインダを加えて混練してス
ラリー状にする。このスラリーを脱泡処理した後、ドク
ターブレード法によって成形して厚さ３００μｍのグリ
ーンシートを形成する。
ガラス２３０ｇ、可塑剤、バインダを加えて混練してス
ラリー状にする。このスラリーを脱泡処理した後、ドク
ターブレード法によって成形して厚さ３００μｍのグリ
ーンシートを形成する。
【００２４】第２工程 第１工程によって形成したグリーンシートにバイアホー
ルを形成し、このバイアホールに、銅粉末９０Ｖｏｌ
％、スズ（Ｓｎ）３８％鉛（Ｐｂ）合金（はんだ）粉末
１０Ｖｏｌ％を含む混合粉末を充填する。
ルを形成し、このバイアホールに、銅粉末９０Ｖｏｌ
％、スズ（Ｓｎ）３８％鉛（Ｐｂ）合金（はんだ）粉末
１０Ｖｏｌ％を含む混合粉末を充填する。
【００２５】第３工程 このグリーンシートの表面に、銅ペーストによって配線
パターンをスクリーン印刷する。
パターンをスクリーン印刷する。
【００２６】第４工程 第３工程によって形成されたグリーンシートを複数層積
層し、プレスして積層体を形成する。
層し、プレスして積層体を形成する。
【００２７】第５工程 第４工程によって形成された積層体を窒素中で焼成して
多層基板とする。この焼成によって、銅粉末が低融点の
Ｓｎ−Ｐｂ合金の存在の下で液相焼結されるため、高密
度で空隙の少ない層間導体路が形成される。
多層基板とする。この焼成によって、銅粉末が低融点の
Ｓｎ−Ｐｂ合金の存在の下で液相焼結されるため、高密
度で空隙の少ない層間導体路が形成される。
【００２８】このように、従来技術によると空隙であっ
た部分にＳｎ−Ｐｂ合金が充填されるため、後の工程に
よる化学溶剤等の浸透を防ぐことができ、かつ、空隙を
合金で埋める分だけ電気抵抗を低減することができる。
なお、前記のＳｎ−Ｐｂ合金の他に、Ｓｎ−Ａｕ，Ｓｎ
−Ａｇ，Ｓｎ−Ｓｂ，Ａｕ−Ｓｉ，Ａｕ−Ｇｅ等を用い
ることができる。
た部分にＳｎ−Ｐｂ合金が充填されるため、後の工程に
よる化学溶剤等の浸透を防ぐことができ、かつ、空隙を
合金で埋める分だけ電気抵抗を低減することができる。
なお、前記のＳｎ−Ｐｂ合金の他に、Ｓｎ−Ａｕ，Ｓｎ
−Ａｇ，Ｓｎ−Ｓｂ，Ａｕ−Ｓｉ，Ａｕ−Ｇｅ等を用い
ることができる。
【００２９】（第３実施例）この実施例によるセラミッ
ク回路基板の製造工程を説明する。
ク回路基板の製造工程を説明する。
【００３０】第１工程 アルミナ２３０ｇ、ホウケイ酸ガラス２３０ｇ、シリカ
ガラス２３０ｇ、可塑剤、バインダを加えて混練してス
ラリー状にし、脱泡処理した後、ドクターブレード法に
よって成形して厚さ３００μｍのグリーンシートを形成
する。
ガラス２３０ｇ、可塑剤、バインダを加えて混練してス
ラリー状にし、脱泡処理した後、ドクターブレード法に
よって成形して厚さ３００μｍのグリーンシートを形成
する。
【００３１】第２工程 第１工程によって形成したグリーンシートにバイアホー
ルを形成し、このバイアホールに、銅粉末９０Ｖｏｌ
％、ガラス粉末１０Ｖｏｌ％を含む混合粉末を充填す
る。
ルを形成し、このバイアホールに、銅粉末９０Ｖｏｌ
％、ガラス粉末１０Ｖｏｌ％を含む混合粉末を充填す
る。
【００３２】第３工程 第２工程によって形成したグリーンシートの表面に、銅
ペーストによって必要な配線パターンを形成する。
ペーストによって必要な配線パターンを形成する。
【００３３】第４工程 第３工程によって形成されたグリーンシートを複数層積
層し、プレスして積層体を形成する。
層し、プレスして積層体を形成する。
【００３４】第５工程 第４工程によって形成された積層体を窒素中で焼成して
多層基板とする。この焼成によって、銅粉末が焼結さ
れ、従来技術によると空隙であった部分にガラスが充填
されるため、後の工程による化学溶剤等の浸透を防ぎ、
層間導電路の劣化を防ぐことができる。
多層基板とする。この焼成によって、銅粉末が焼結さ
れ、従来技術によると空隙であった部分にガラスが充填
されるため、後の工程による化学溶剤等の浸透を防ぎ、
層間導電路の劣化を防ぐことができる。
【００３５】
【発明の効果】以上説明したように、本発明によると、
銅粉末等の導電性粉末の焼成時に溶融する金属粉末を一
種類以上混合することにより、焼結を液相焼結とし、高
密度で空隙のより少ない導体を形成することが可能にな
る。
銅粉末等の導電性粉末の焼成時に溶融する金属粉末を一
種類以上混合することにより、焼結を液相焼結とし、高
密度で空隙のより少ない導体を形成することが可能にな
る。
【００３６】この導電性粉末に混合する焼成中に溶融す
る金属粉末の一部を、焼成中に溶融する合金粉末あるい
は焼成中に溶融するガラス粉末に置き換えても、ほぼ同
様の効果が得られる。したがって、セラミック回路基
板、特に、多層セラミック回路基板の信頼性向上に寄与
するところが大きい。
る金属粉末の一部を、焼成中に溶融する合金粉末あるい
は焼成中に溶融するガラス粉末に置き換えても、ほぼ同
様の効果が得られる。したがって、セラミック回路基
板、特に、多層セラミック回路基板の信頼性向上に寄与
するところが大きい。
【図１】（Ａ）〜（Ｅ）は第１実施例のセラミック回路
基板の製造工程説明図である。
基板の製造工程説明図である。
【符号の説明】 １ グリーンシート ２ バイアホール ３ 銅ビスマス混合粉末 ４ 配線パターン ５ 積層体 ６ 多層セラミック回路基板 ７ 層間導体路
Claims (5)
- 【請求項１】 セラミック粉末に可塑剤、溶剤等を添加
して形成したグリーンシートにバイアホールを穿設し、
該バイアホールに導電性粉末を充填して焼成するセラミ
ック回路基板の製造方法において、該バイアホールに充
填する導電性粉末に焼成中に溶融する金属粉末を一種以
上混合して該導電性粉末を液相焼結することを特徴とす
るセラミック回路基板の製造方法。 - 【請求項２】 焼成中に溶融する金属粉末の少なくとも
一部を、焼成中に溶融する金属合金粉末に置き換えるこ
とを特徴とする請求項１に記載されたセラミック回路基
板の製造方法。 - 【請求項３】 焼成中に溶融する金属粉末の少なくとも
一部を、焼成中に溶融する一種以上のガラス粉末に置き
換えることを特徴とする請求項１に記載されたセラミッ
ク回路基板の製造方法。 - 【請求項４】 バイアホールに導電性粉末を充填し、そ
の表面に配線層を形成したグリーンシートを複数層積層
した後に焼成することを特徴とする請求項１ないし請求
項３のいずれか１項に記載されたセラミック回路基板の
製造方法。 - 【請求項５】 導電性粉末に混合する、焼成中に溶融す
る金属粉末あるいはガラス粉末の混合割合が２４Ｖｏｌ
％以下であることを特徴とする請求項１ないし請求項４
のいずれか１項に記載されたセラミック回路基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17400292A JPH0621655A (ja) | 1992-07-01 | 1992-07-01 | セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17400292A JPH0621655A (ja) | 1992-07-01 | 1992-07-01 | セラミック回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621655A true JPH0621655A (ja) | 1994-01-28 |
Family
ID=15970934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17400292A Withdrawn JPH0621655A (ja) | 1992-07-01 | 1992-07-01 | セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621655A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046877A3 (en) * | 1999-02-04 | 2002-06-13 | Gul Technologies Singapore Ltd | Printed circuit boards with solid interconnect and method of producing the same |
| WO2020160343A1 (en) * | 2019-01-31 | 2020-08-06 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| US11107702B2 (en) | 2015-04-02 | 2021-08-31 | Samtec, Inc. | Method for creating through-connected vias and conductors on a substrate |
| US11646246B2 (en) | 2016-11-18 | 2023-05-09 | Samtec, Inc. | Method of fabricating a glass substrate with a plurality of vias |
| US12009225B2 (en) | 2018-03-30 | 2024-06-11 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| US12100647B2 (en) | 2019-09-30 | 2024-09-24 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| USD1103940S1 (en) | 2018-01-08 | 2025-12-02 | Samtec, Inc. | Electrical cable connector |
-
1992
- 1992-07-01 JP JP17400292A patent/JPH0621655A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046877A3 (en) * | 1999-02-04 | 2002-06-13 | Gul Technologies Singapore Ltd | Printed circuit boards with solid interconnect and method of producing the same |
| US11107702B2 (en) | 2015-04-02 | 2021-08-31 | Samtec, Inc. | Method for creating through-connected vias and conductors on a substrate |
| US11646246B2 (en) | 2016-11-18 | 2023-05-09 | Samtec, Inc. | Method of fabricating a glass substrate with a plurality of vias |
| USD1103940S1 (en) | 2018-01-08 | 2025-12-02 | Samtec, Inc. | Electrical cable connector |
| US12009225B2 (en) | 2018-03-30 | 2024-06-11 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| US12476117B2 (en) | 2018-03-30 | 2025-11-18 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| WO2020160343A1 (en) * | 2019-01-31 | 2020-08-06 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
| US12100647B2 (en) | 2019-09-30 | 2024-09-24 | Samtec, Inc. | Electrically conductive vias and methods for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642468B2 (en) | Multilayer wiring board and fabricating method of the same | |
| US6187418B1 (en) | Multilayer ceramic substrate with anchored pad | |
| KR101300384B1 (ko) | 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치 | |
| JPH04169002A (ja) | 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法 | |
| JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
| US9307649B2 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
| JPH11312417A (ja) | 多層セラミック基板形成用導電性ペ―スト | |
| KR0128679B1 (ko) | 비아 충진 조성물 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| JPS61108192A (ja) | 低温焼結多層セラミツク基板 | |
| JPH0155594B2 (ja) | ||
| JPH03272197A (ja) | 多層ガラスセラミック回路基板の製造方法 | |
| JP2000323806A (ja) | バンプ付セラミック回路基板及びその製造方法 | |
| JP2712930B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
| JP4261953B2 (ja) | 多層配線基板 | |
| JPS60176296A (ja) | グレ−ズ抵抗素子一体型多層基板の製造方法 | |
| JP2738600B2 (ja) | 回路基板 | |
| JPH11186680A (ja) | 配線基板 | |
| JP4261954B2 (ja) | 多層配線基板 | |
| CN119156894A (zh) | 层叠基板 | |
| JPS60169194A (ja) | ハイブリツド集積回路用基板 | |
| JP2003101180A (ja) | セラミック配線基板 | |
| JPH043496A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH0719971B2 (ja) | セラミック基板のビア充填材 | |
| JPH043494A (ja) | 多層セラミック基板のバイヤ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |