JPH06217524A - 静電誘導サイリスタの駆動回路 - Google Patents
静電誘導サイリスタの駆動回路Info
- Publication number
- JPH06217524A JPH06217524A JP5004317A JP431793A JPH06217524A JP H06217524 A JPH06217524 A JP H06217524A JP 5004317 A JP5004317 A JP 5004317A JP 431793 A JP431793 A JP 431793A JP H06217524 A JPH06217524 A JP H06217524A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- induction thyristor
- voltage
- electrostatic induction
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 ターンオンを制御信号波形から遅らせること
なく、ターンオン時の立ち上がりをなだらかにするとと
もに、ゲート・カソード間に侵入するノイズ電圧を除去
し、駆動電力も低減する。 【構成】 静電誘導サイリスタ１の駆動回路において、
静電誘導サイリスタ１のターンオン時に、静電誘導サイ
リスタ１のゲート・カソード間電圧をソフトにするため
にゲートとグランド間に介在したコンデンサ２に、ツェ
ナーダイオード３を直列接続したことを特徴とするもの
である。
なく、ターンオン時の立ち上がりをなだらかにするとと
もに、ゲート・カソード間に侵入するノイズ電圧を除去
し、駆動電力も低減する。 【構成】 静電誘導サイリスタ１の駆動回路において、
静電誘導サイリスタ１のターンオン時に、静電誘導サイ
リスタ１のゲート・カソード間電圧をソフトにするため
にゲートとグランド間に介在したコンデンサ２に、ツェ
ナーダイオード３を直列接続したことを特徴とするもの
である。
Description
【０００１】
【産業上の利用分野】本発明は、静電誘導サイリスタの
駆動回路に関するものである。
駆動回路に関するものである。
【０００２】
【従来の技術】静電誘導サイリスタは、高耐圧、大電流
容量、低オン電圧、高速スイッチングを特徴とするスイ
ッチングデバイスであり、パワー回路への応用がますま
す期待されている。産業分野では、低損失・高速動作が
求められる動力用インバータへの応用が注目されてい
る。
容量、低オン電圧、高速スイッチングを特徴とするスイ
ッチングデバイスであり、パワー回路への応用がますま
す期待されている。産業分野では、低損失・高速動作が
求められる動力用インバータへの応用が注目されてい
る。
【０００３】図４は従来のこの種の静電誘導サイリスタ
の駆動回路を示すもので、第１の直流電源２６と、第１
の直流電源２６の正極端子にコレクタ端子が接続された
ＮＰＮトランジスタ２２と、ＮＰＮトランジスタ２２の
エミッタ端子に一方の端子が接続された抵抗２４と、抵
抗２４の他方の端子にエミッタ端子が接続されたＰＮＰ
トランジスタ２３と、ＰＮＰトランジスタ２３のエミッ
タ端子に一方の端子が接続されたコンデンサ２１と、第
１の直流電源２６の負極端子に負極端子が接続された第
２の直流電源２５と、ＰＮＰトランジスタ２３のコレク
タ端子とコンデンサ２１の他方の端子とがそれぞれ第１
の直流電源２６の負極端子に接続された回路３０におい
て、ＰＮＰトランジスタ２３のエミッタ端子２８が静電
誘導サイリスタ２０のゲート端子に接続され、第２の直
流電源２５の正極端子２９が静電誘導サイリスタ２０の
カソード端子に接続されている。
の駆動回路を示すもので、第１の直流電源２６と、第１
の直流電源２６の正極端子にコレクタ端子が接続された
ＮＰＮトランジスタ２２と、ＮＰＮトランジスタ２２の
エミッタ端子に一方の端子が接続された抵抗２４と、抵
抗２４の他方の端子にエミッタ端子が接続されたＰＮＰ
トランジスタ２３と、ＰＮＰトランジスタ２３のエミッ
タ端子に一方の端子が接続されたコンデンサ２１と、第
１の直流電源２６の負極端子に負極端子が接続された第
２の直流電源２５と、ＰＮＰトランジスタ２３のコレク
タ端子とコンデンサ２１の他方の端子とがそれぞれ第１
の直流電源２６の負極端子に接続された回路３０におい
て、ＰＮＰトランジスタ２３のエミッタ端子２８が静電
誘導サイリスタ２０のゲート端子に接続され、第２の直
流電源２５の正極端子２９が静電誘導サイリスタ２０の
カソード端子に接続されている。
【０００４】また、動力用インバータへの応用回路は、
図５に示すように、第１の静電誘導サイリスタ３１と、
第１の静電誘導サイリスタ３１のアノード端子にカソー
ド端子が接続され第１の静電誘導サイリスタ３１のカソ
ード端子にアノード端子が接続された第１の回生ダイオ
ード３２と、第１の静電誘導サイリスタ３１のアノード
端子にカソード端子が接続された第２の静電誘導サイリ
スタ３３と、第２の静電誘導サイリスタ３３のアノード
端子にカソード端子が接続され第２の静電誘導サイリス
タ３３のカソード端子にアノード端子が接続された第２
の回生ダイオード３４を具備したインバータアームにお
いて、図４に示した駆動回路３０の端子２８が第１の静
電誘導サイリスタ３１のゲートに接続され、駆動回路３
０の端子２９が第１の静電誘導サイリスタ３１のカソー
ドに接続され、回路３０と同一構成の駆動回路３０’の
端子２８’が第２の静電誘導サイリスタ３３のゲートに
接続され、駆動回路３０’の端子２９’が第２の静電誘
導サイリスタ３３のカソードにそれぞれ接続されて回路
３５を構成している。そして、回路３５と同一構成の２
つの回路３６，３７が前記回路３５に並列に、第１の静
電誘導サイリスタ３１のカソード端子同士、第２の静電
誘導サイリスタ３３のアノード端子同士が接続され、第
１の静電誘導サイリスタ３１のカソード端子が負極に接
続され、第２の静電誘導サイリスタ３３のアノード端子
が正極に接続されるように直流電源Ｅに接続される構成
となっている。
図５に示すように、第１の静電誘導サイリスタ３１と、
第１の静電誘導サイリスタ３１のアノード端子にカソー
ド端子が接続され第１の静電誘導サイリスタ３１のカソ
ード端子にアノード端子が接続された第１の回生ダイオ
ード３２と、第１の静電誘導サイリスタ３１のアノード
端子にカソード端子が接続された第２の静電誘導サイリ
スタ３３と、第２の静電誘導サイリスタ３３のアノード
端子にカソード端子が接続され第２の静電誘導サイリス
タ３３のカソード端子にアノード端子が接続された第２
の回生ダイオード３４を具備したインバータアームにお
いて、図４に示した駆動回路３０の端子２８が第１の静
電誘導サイリスタ３１のゲートに接続され、駆動回路３
０の端子２９が第１の静電誘導サイリスタ３１のカソー
ドに接続され、回路３０と同一構成の駆動回路３０’の
端子２８’が第２の静電誘導サイリスタ３３のゲートに
接続され、駆動回路３０’の端子２９’が第２の静電誘
導サイリスタ３３のカソードにそれぞれ接続されて回路
３５を構成している。そして、回路３５と同一構成の２
つの回路３６，３７が前記回路３５に並列に、第１の静
電誘導サイリスタ３１のカソード端子同士、第２の静電
誘導サイリスタ３３のアノード端子同士が接続され、第
１の静電誘導サイリスタ３１のカソード端子が負極に接
続され、第２の静電誘導サイリスタ３３のアノード端子
が正極に接続されるように直流電源Ｅに接続される構成
となっている。
【０００５】ところで、インバータ装置において回生ダ
イオードが逆回復する場合、大きな逆回復短絡電流がイ
ンバータアームに流れ、その回復時の電圧変動によるノ
イズで主素子が誤点弧するなどの問題があるため、回生
ダイオードの逆回復をソフトにする、あるいは主素子の
ターンオン電流立ち上がり時間を遅くするなどして、ノ
イズを減少させる必要があった。
イオードが逆回復する場合、大きな逆回復短絡電流がイ
ンバータアームに流れ、その回復時の電圧変動によるノ
イズで主素子が誤点弧するなどの問題があるため、回生
ダイオードの逆回復をソフトにする、あるいは主素子の
ターンオン電流立ち上がり時間を遅くするなどして、ノ
イズを減少させる必要があった。
【０００６】図５に示す従来例では、例えば、端子Ａを
通して負荷からの電流が流れ込んでいるモードで第１の
静電誘導サイリスタ３１がオフ状態で、第２の静電誘導
サイリスタ３３がオン状態の時は、第２の回生ダイオー
ド３４がオンして負荷からの電流は直流電源Ｅに回生さ
れる。
通して負荷からの電流が流れ込んでいるモードで第１の
静電誘導サイリスタ３１がオフ状態で、第２の静電誘導
サイリスタ３３がオン状態の時は、第２の回生ダイオー
ド３４がオンして負荷からの電流は直流電源Ｅに回生さ
れる。
【０００７】この後に第２の静電誘導サイリスタ３３が
ターンオフし、第１の静電誘導サイリスタ３１がターン
オンすれば、第２の回生ダイオード３４は直流電源Ｅに
よって逆バイアスされてターンオフし、負荷電流は第１
の静電誘導サイリスタ３１に流れるようになる。
ターンオフし、第１の静電誘導サイリスタ３１がターン
オンすれば、第２の回生ダイオード３４は直流電源Ｅに
よって逆バイアスされてターンオフし、負荷電流は第１
の静電誘導サイリスタ３１に流れるようになる。
【０００８】この過渡期に、第２の回生ダイオード３４
の蓄積電荷を抽出して逆阻止状態になるために、直流電
源Ｅ→第２の回生ダイオード３４→第１の静電誘導サイ
リスタ３１の経路で短絡電流が流れる。このとき、短絡
電流は高速に立ち上がるほど第２の回生ダイオード３４
の逆回復時の電圧上昇率は大きくなり、駆動回路に侵入
するノイズも大きなものとなる。
の蓄積電荷を抽出して逆阻止状態になるために、直流電
源Ｅ→第２の回生ダイオード３４→第１の静電誘導サイ
リスタ３１の経路で短絡電流が流れる。このとき、短絡
電流は高速に立ち上がるほど第２の回生ダイオード３４
の逆回復時の電圧上昇率は大きくなり、駆動回路に侵入
するノイズも大きなものとなる。
【０００９】ここで、従来の駆動回路の動作を説明する
と、まず、静電誘導サイリスタ２０のターンオン時に
は、ＮＰＮトランジスタ２２をオンしＰＮＰトランジス
タ２３をオフして、直流電源２６→ＮＰＮトランジスタ
２２→抵抗２４→コンデンサ２１の経路で電流を流し、
コンデンサ２１を充電する。この時、コンデンサ２１の
両端電圧の立ち上がり時間は、抵抗２４とコンデンサ２
１の時定数によって決まる。そして、静電誘導サイリス
タ２０のゲート・カソード間には、コンデンサ２１の両
端電圧ＶC と第２の直流電源２５の電圧Ｖr の差電圧
（ＶC −Ｖr ）が印加される。この電圧がスレッショル
ド電圧ＶTHを超えたところで静電誘導サイリスタ２０は
ターンオンするが、静電誘導サイリスタ２０のゲート・
カソード間電圧ＶGKは、図６（ｂ）に示す如くゆっくり
と立ち上がるので、静電誘導サイリスタ２０のアノード
電流もなだらかに立ち上がる。
と、まず、静電誘導サイリスタ２０のターンオン時に
は、ＮＰＮトランジスタ２２をオンしＰＮＰトランジス
タ２３をオフして、直流電源２６→ＮＰＮトランジスタ
２２→抵抗２４→コンデンサ２１の経路で電流を流し、
コンデンサ２１を充電する。この時、コンデンサ２１の
両端電圧の立ち上がり時間は、抵抗２４とコンデンサ２
１の時定数によって決まる。そして、静電誘導サイリス
タ２０のゲート・カソード間には、コンデンサ２１の両
端電圧ＶC と第２の直流電源２５の電圧Ｖr の差電圧
（ＶC −Ｖr ）が印加される。この電圧がスレッショル
ド電圧ＶTHを超えたところで静電誘導サイリスタ２０は
ターンオンするが、静電誘導サイリスタ２０のゲート・
カソード間電圧ＶGKは、図６（ｂ）に示す如くゆっくり
と立ち上がるので、静電誘導サイリスタ２０のアノード
電流もなだらかに立ち上がる。
【００１０】次に、静電誘導サイリスタ２０のターンオ
フ時には、ＮＰＮトランジスタ２２をオフしＰＮＰトラ
ンジスタ２３をオンして、直流電源２５→静電誘導サイ
リスタ２０のカソード→静電誘導サイリスタ２０のゲー
ト→ＰＮＰトランジスタ２３の経路でゲート電流を引き
抜き、静電誘導サイリスタ２０をターンオフする。この
時、静電誘導サイリスタ２０のゲート・カソード間の逆
バイアス電圧は、直流電源２５の電圧Ｖr によって決ま
る。さらに、静電誘導サイリスタ２０のオフ状態には、
ゲート・カソード間に侵入するノイズ電圧はコンデンサ
２１によってある程度除去される。
フ時には、ＮＰＮトランジスタ２２をオフしＰＮＰトラ
ンジスタ２３をオンして、直流電源２５→静電誘導サイ
リスタ２０のカソード→静電誘導サイリスタ２０のゲー
ト→ＰＮＰトランジスタ２３の経路でゲート電流を引き
抜き、静電誘導サイリスタ２０をターンオフする。この
時、静電誘導サイリスタ２０のゲート・カソード間の逆
バイアス電圧は、直流電源２５の電圧Ｖr によって決ま
る。さらに、静電誘導サイリスタ２０のオフ状態には、
ゲート・カソード間に侵入するノイズ電圧はコンデンサ
２１によってある程度除去される。
【００１１】このように、従来の静電誘導サイリスタの
駆動回路によれば、ターンオン時には静電誘導サイリス
タのアノード電流立ち上がりをならだかにするため、図
５のインバータアームにおける回生ダイオードの逆回復
電圧上昇率を小さくして、発生するノイズを減少させる
という利点を有する。また、オフ状態においても静電誘
導サイリスタのゲート・カソード間に侵入するノイズ電
圧をある程度除去するという利点も有する。
駆動回路によれば、ターンオン時には静電誘導サイリス
タのアノード電流立ち上がりをならだかにするため、図
５のインバータアームにおける回生ダイオードの逆回復
電圧上昇率を小さくして、発生するノイズを減少させる
という利点を有する。また、オフ状態においても静電誘
導サイリスタのゲート・カソード間に侵入するノイズ電
圧をある程度除去するという利点も有する。
【００１２】
【発明が解決しようとする課題】従来の静電誘導サイリ
スタの駆動回路においては、コンデンサ２１の容量が大
きいほど静電誘導サイリスタ２０のターンオン時の立ち
上がり時間を遅らせることができ、かつ、静電誘導サイ
リスタ２０のゲート・カソード間に侵入するノイズ電圧
を除去する能力も向上するが、コンデンサ２１の容量が
大きくなれば、静電誘導サイリスタ２０のゲート・カソ
ード間電圧の立ち上がりは、図６（ｂ）において破線で
示す如く遅くなり、その結果、静電誘導サイリスタ２０
のターンオンが制御信号（図６（ａ）参照）から遅れる
ことになる。
スタの駆動回路においては、コンデンサ２１の容量が大
きいほど静電誘導サイリスタ２０のターンオン時の立ち
上がり時間を遅らせることができ、かつ、静電誘導サイ
リスタ２０のゲート・カソード間に侵入するノイズ電圧
を除去する能力も向上するが、コンデンサ２１の容量が
大きくなれば、静電誘導サイリスタ２０のゲート・カソ
ード間電圧の立ち上がりは、図６（ｂ）において破線で
示す如く遅くなり、その結果、静電誘導サイリスタ２０
のターンオンが制御信号（図６（ａ）参照）から遅れる
ことになる。
【００１３】従って、負荷側への電圧波形は制御側から
の波形とは異なり、負荷電流も歪みの大きなものになる
という問題があった。さらに、コンデンサ２１の両極の
電荷は、スイッチング毎に０Ｖから直流電源２５の電圧
Ｖr と静電誘導サイリスタ２０のゲート・カソード間順
方向電圧Ｖf の和電圧（Ｖr ＋Ｖf ）まで充放電を繰り
返すので、駆動電力が大きくなるという問題もあった。
の波形とは異なり、負荷電流も歪みの大きなものになる
という問題があった。さらに、コンデンサ２１の両極の
電荷は、スイッチング毎に０Ｖから直流電源２５の電圧
Ｖr と静電誘導サイリスタ２０のゲート・カソード間順
方向電圧Ｖf の和電圧（Ｖr ＋Ｖf ）まで充放電を繰り
返すので、駆動電力が大きくなるという問題もあった。
【００１４】本発明は、上記問題点を解決するためにな
されたもので、その目的とするところは、静電誘導サイ
リスタのターンオンを制御信号波形から遅らせることな
く、静電誘導サイリスタのターンオン時の立ち上がりを
なだらかにし、静電誘導サイリスタのゲート・カソード
間に侵入するノイズ電圧も除去でき、かつ、駆動電力も
低減できる静電誘導サイリスタの駆動回路を提供するこ
とにある。
されたもので、その目的とするところは、静電誘導サイ
リスタのターンオンを制御信号波形から遅らせることな
く、静電誘導サイリスタのターンオン時の立ち上がりを
なだらかにし、静電誘導サイリスタのゲート・カソード
間に侵入するノイズ電圧も除去でき、かつ、駆動電力も
低減できる静電誘導サイリスタの駆動回路を提供するこ
とにある。
【００１５】
【課題を解決するための手段】本発明は上記課題を解決
するため、第１の直流電源と、該直流電源の正極端子に
一方の端子が接続されたオン電流供給用のスイッチング
素子と、該スイッチング素子の他方の端子に接続された
抵抗と、該抵抗の他方の端子と前記第１の直流電源の負
極端子の間に接続されたオフ電流供給用のスイッチング
素子と、前記第１の直流電源の負極端子に負極端子が接
続された逆バイアス用の第２の直流電源とを具備し、前
記第２の直流電源の正極端子に静電誘導サイリスタのカ
ソード端子が接続され、前記オフ電流供給用のスイッチ
ング素子の他方の端子に前記静電誘導サイリスタのゲー
ト端子が接続された駆動回路において、前記静電誘導サ
イリスタのゲート端子に一方の端子が接続されたコンデ
ンサと、該コンデンサの他方の端子にカソード端子が接
続されたツェナーダイオードを有し、該ツェナーダイオ
ードのアノード端子が前記第１の直流電源の負極端子に
接続されていることを特徴とするものである。
するため、第１の直流電源と、該直流電源の正極端子に
一方の端子が接続されたオン電流供給用のスイッチング
素子と、該スイッチング素子の他方の端子に接続された
抵抗と、該抵抗の他方の端子と前記第１の直流電源の負
極端子の間に接続されたオフ電流供給用のスイッチング
素子と、前記第１の直流電源の負極端子に負極端子が接
続された逆バイアス用の第２の直流電源とを具備し、前
記第２の直流電源の正極端子に静電誘導サイリスタのカ
ソード端子が接続され、前記オフ電流供給用のスイッチ
ング素子の他方の端子に前記静電誘導サイリスタのゲー
ト端子が接続された駆動回路において、前記静電誘導サ
イリスタのゲート端子に一方の端子が接続されたコンデ
ンサと、該コンデンサの他方の端子にカソード端子が接
続されたツェナーダイオードを有し、該ツェナーダイオ
ードのアノード端子が前記第１の直流電源の負極端子に
接続されていることを特徴とするものである。
【００１６】
【作用】本発明によれば、静電誘導サイリスタのターン
オン時に静電誘導サイリスタのゲート・カソード間電圧
をソフトにするために、ゲートとグランド間に介在する
コンデンサ両端電圧を徐々に充電して行なうが、このコ
ンデンサに直列に接続されたツェナーダイオードの電圧
分は即座に上昇するために余分な遅れ時間はなくなり、
静電誘導サイリスタのスレッショルド電圧近傍の電圧の
みをソフトにすることができる。
オン時に静電誘導サイリスタのゲート・カソード間電圧
をソフトにするために、ゲートとグランド間に介在する
コンデンサ両端電圧を徐々に充電して行なうが、このコ
ンデンサに直列に接続されたツェナーダイオードの電圧
分は即座に上昇するために余分な遅れ時間はなくなり、
静電誘導サイリスタのスレッショルド電圧近傍の電圧の
みをソフトにすることができる。
【００１７】また、余分な遅れ時間がないので、コンデ
ンサは比較的大きな容量のものを選択でき、静電誘導サ
イリスタのゲート・カソード間に侵入するノイズ電圧を
除去する能力も大きくできる。さらに、コンデンサの両
端には、ほぼゲート・カソード間の逆バイアス電圧から
ツェナー電圧を差し引いた電圧の充放電しか行なわれ
ず、駆動電力も低減できる。従って、静電誘導サイリス
タのターンオンを制御信号波形から遅らせることなく、
静電誘導サイリスタのターンオン時の立ち上がりをなだ
らかにし、静電誘導サイリスタのゲート・カソード間に
侵入するノイズ電圧も除去でき、かつ、駆動電力も低減
できる。
ンサは比較的大きな容量のものを選択でき、静電誘導サ
イリスタのゲート・カソード間に侵入するノイズ電圧を
除去する能力も大きくできる。さらに、コンデンサの両
端には、ほぼゲート・カソード間の逆バイアス電圧から
ツェナー電圧を差し引いた電圧の充放電しか行なわれ
ず、駆動電力も低減できる。従って、静電誘導サイリス
タのターンオンを制御信号波形から遅らせることなく、
静電誘導サイリスタのターンオン時の立ち上がりをなだ
らかにし、静電誘導サイリスタのゲート・カソード間に
侵入するノイズ電圧も除去でき、かつ、駆動電力も低減
できる。
【００１８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１９】図１は本発明の一実施例を示す回路図であ
り、静電誘導サイリスタの駆動回路は、第１の直流電源
８と、直流電源８の正極端子にコレクタ端子が接続され
たＮＰＮトランジスタ４と、ＮＰＮトランジスタ４のエ
ミッタ端子に一方の端子が接続された抵抗６と、抵抗６
の他方の端子にエミッタ端子が接続されたＰＮＰトラン
ジスタ５と、ＰＮＰトランジスタ５のエミッタ端子に一
方の端子が接続されたコンデンサ２と、コンデンサ２の
他方の端子にカソード端子が接続されたツェナーダイオ
ード３と、第１の直流電源８の負極端子に負極端子が接
続された第２の直流電源７とを具備し、ＰＮＰトランジ
スタ５のコレクタ端子とツェナーダイオード３のアノー
ド端子とがそれぞれ第１の直流電源８の負極端子に接続
され、さらに、ＰＮＰトランジスタ５のエミッタ端子１
０に静電誘導サイリスタ１のゲート端子が接続され、第
２の直流電源７の正極端子１１に静電誘導サイリスタ１
のゲート端子が接続される構成となっている。
り、静電誘導サイリスタの駆動回路は、第１の直流電源
８と、直流電源８の正極端子にコレクタ端子が接続され
たＮＰＮトランジスタ４と、ＮＰＮトランジスタ４のエ
ミッタ端子に一方の端子が接続された抵抗６と、抵抗６
の他方の端子にエミッタ端子が接続されたＰＮＰトラン
ジスタ５と、ＰＮＰトランジスタ５のエミッタ端子に一
方の端子が接続されたコンデンサ２と、コンデンサ２の
他方の端子にカソード端子が接続されたツェナーダイオ
ード３と、第１の直流電源８の負極端子に負極端子が接
続された第２の直流電源７とを具備し、ＰＮＰトランジ
スタ５のコレクタ端子とツェナーダイオード３のアノー
ド端子とがそれぞれ第１の直流電源８の負極端子に接続
され、さらに、ＰＮＰトランジスタ５のエミッタ端子１
０に静電誘導サイリスタ１のゲート端子が接続され、第
２の直流電源７の正極端子１１に静電誘導サイリスタ１
のゲート端子が接続される構成となっている。
【００２０】図２は動力用インバータへの応用回路を示
すものであり、第１の静電誘導サイリスタ１３と、第１
の静電誘導サイリスタ１３のアノード端子にカソード端
子が接続され第１の静電誘導サイリスタ１３のカソード
端子にアノード端子が接続された第１の回生ダイオード
１４と、第１の静電誘導サイリスタ１３のアノード端子
にカソード端子が接続された第２の静電誘導サイリスタ
１５と、第２の静電誘導サイリスタ１５のアノード端子
にカソード端子が接続され第２の静電誘導サイリスタ１
５のカソード端子にアノード端子が接続された第２の回
生ダイオード１６を具備したインバータアームにおい
て、図１に示した駆動回路１２の端子１０が第１の静電
誘導サイリスタ１３のゲートに接続され、駆動回路１２
の端子１１が第１の静電誘導サイリスタ１３のカソード
に接続され、回路１２と同一構成の駆動回路１２’の端
子１０’が第２の静電誘導サイリスタ１５のゲートに接
続され、駆動回路１２’の端子１１’が第２の静電誘導
サイリスタ１５のカソードにそれぞれ接続されて回路１
７を構成している。そして、回路１７と同一構成の２つ
の回路１８，１９が前記回路１７に並列に、第１の静電
誘導サイリスタ１３のカソード端子同士、第２の静電誘
導サイリスタ１５のアノード端子同士が接続され、第１
の静電誘導サイリスタ１３のカソード端子が負極に接続
され、第２の静電誘導サイリスタ１５のアノード端子が
正極に接続されるように直流電源Ｅに接続される構成と
なっている。
すものであり、第１の静電誘導サイリスタ１３と、第１
の静電誘導サイリスタ１３のアノード端子にカソード端
子が接続され第１の静電誘導サイリスタ１３のカソード
端子にアノード端子が接続された第１の回生ダイオード
１４と、第１の静電誘導サイリスタ１３のアノード端子
にカソード端子が接続された第２の静電誘導サイリスタ
１５と、第２の静電誘導サイリスタ１５のアノード端子
にカソード端子が接続され第２の静電誘導サイリスタ１
５のカソード端子にアノード端子が接続された第２の回
生ダイオード１６を具備したインバータアームにおい
て、図１に示した駆動回路１２の端子１０が第１の静電
誘導サイリスタ１３のゲートに接続され、駆動回路１２
の端子１１が第１の静電誘導サイリスタ１３のカソード
に接続され、回路１２と同一構成の駆動回路１２’の端
子１０’が第２の静電誘導サイリスタ１５のゲートに接
続され、駆動回路１２’の端子１１’が第２の静電誘導
サイリスタ１５のカソードにそれぞれ接続されて回路１
７を構成している。そして、回路１７と同一構成の２つ
の回路１８，１９が前記回路１７に並列に、第１の静電
誘導サイリスタ１３のカソード端子同士、第２の静電誘
導サイリスタ１５のアノード端子同士が接続され、第１
の静電誘導サイリスタ１３のカソード端子が負極に接続
され、第２の静電誘導サイリスタ１５のアノード端子が
正極に接続されるように直流電源Ｅに接続される構成と
なっている。
【００２１】次に、上記実施例の動作を説明する。ま
ず、静電誘導サイリスタ１をターンオンするには、ＮＰ
Ｎトランジスタ４をオンしＰＮＰトランジスタ５をオフ
して、直流電源８→ＮＰＮトランジスタ４→抵抗６→コ
ンデンサ２→ツェナーダイオード３の経路で電流を流
し、コンデンサ２を充電する。この時、コンデンサ２の
両端電圧の立ち上がり時間は、抵抗６とコンデンサ２の
時定数によって決まるが、端子１０の電圧はツェナーダ
イオード３のツェナー電圧ＶZDまで上昇し、その後にコ
ンデンサ２が充電されるため、フル充電時でもコンデン
サ２の充電電圧は、第２の直流電源７の電圧Ｖr と静電
誘導サイリスタ１のゲート・カソード間順方向電圧Ｖf
の和電圧（Ｖr ＋Ｖf ）からツェナー電圧ＶZDを差し引
いた電圧（Ｖr ＋Ｖf −ＶZD）となる。
ず、静電誘導サイリスタ１をターンオンするには、ＮＰ
Ｎトランジスタ４をオンしＰＮＰトランジスタ５をオフ
して、直流電源８→ＮＰＮトランジスタ４→抵抗６→コ
ンデンサ２→ツェナーダイオード３の経路で電流を流
し、コンデンサ２を充電する。この時、コンデンサ２の
両端電圧の立ち上がり時間は、抵抗６とコンデンサ２の
時定数によって決まるが、端子１０の電圧はツェナーダ
イオード３のツェナー電圧ＶZDまで上昇し、その後にコ
ンデンサ２が充電されるため、フル充電時でもコンデン
サ２の充電電圧は、第２の直流電源７の電圧Ｖr と静電
誘導サイリスタ１のゲート・カソード間順方向電圧Ｖf
の和電圧（Ｖr ＋Ｖf ）からツェナー電圧ＶZDを差し引
いた電圧（Ｖr ＋Ｖf −ＶZD）となる。
【００２２】ここで、端子１０の電圧はほとんど遅れ時
間なくツェナー電圧ＶZDまで上昇できることから、コン
デンサ２の充電の時定数を制御波形からの遅れが許され
る限度内で大きく設定することができる。従って、余分
な遅れ時間なく、静電誘導サイリスタ１のスレッショル
ド電圧ＶTHを横切る時のゲート・カソード間電圧ＶGKを
ソフトな立ち上がりにでき（図３（ｂ）参照）、静電誘
導サイリスタ１のターンオンをならだかにすることがで
きる。また、コンデンサ２の充放電電圧もＶr＋Ｖf −
ＶZDとなって、駆動電力もツェナー電圧ＶZD分低減でき
る。
間なくツェナー電圧ＶZDまで上昇できることから、コン
デンサ２の充電の時定数を制御波形からの遅れが許され
る限度内で大きく設定することができる。従って、余分
な遅れ時間なく、静電誘導サイリスタ１のスレッショル
ド電圧ＶTHを横切る時のゲート・カソード間電圧ＶGKを
ソフトな立ち上がりにでき（図３（ｂ）参照）、静電誘
導サイリスタ１のターンオンをならだかにすることがで
きる。また、コンデンサ２の充放電電圧もＶr＋Ｖf −
ＶZDとなって、駆動電力もツェナー電圧ＶZD分低減でき
る。
【００２３】次に、静電誘導サイリスタ１のターンオフ
時には、ＮＰＮトランジスタ４をオフしＰＮＰトランジ
スタ５をオンして、直流電源７→静電誘導サイリスタ１
のカソード→静電誘導サイリスタ１のゲート→ＰＮＰト
ランジスタ５の経路でゲート電流を引き抜き、静電誘導
サイリスタ１をターンオフする。この時、静電誘導サイ
リスタ１のゲート・カソード間の逆バイアス電圧は、直
流電源７の電圧Ｖr によって決まる。さらに、静電誘導
サイリスタ１のオフ状態には、ゲート・カソード間に侵
入するノイズ電圧はコンデンサ２によって除去される。
ここで、コンデンサ２は前述の理由で大きく設定できる
ので、ノイズ電圧を除去する能力も大きい。
時には、ＮＰＮトランジスタ４をオフしＰＮＰトランジ
スタ５をオンして、直流電源７→静電誘導サイリスタ１
のカソード→静電誘導サイリスタ１のゲート→ＰＮＰト
ランジスタ５の経路でゲート電流を引き抜き、静電誘導
サイリスタ１をターンオフする。この時、静電誘導サイ
リスタ１のゲート・カソード間の逆バイアス電圧は、直
流電源７の電圧Ｖr によって決まる。さらに、静電誘導
サイリスタ１のオフ状態には、ゲート・カソード間に侵
入するノイズ電圧はコンデンサ２によって除去される。
ここで、コンデンサ２は前述の理由で大きく設定できる
ので、ノイズ電圧を除去する能力も大きい。
【００２４】このように、本実施例によれば、余分な遅
れ時間なく、静電誘導サイリスタ１のスレッショルド電
圧ＶTHを横切る時のゲート・カソード間電圧ＶGKをソフ
トな立ち上がりにでき、静電誘導サイリスタ１のターン
オンをならだかにすることができる。従って、動力用イ
ンバータなどへの応用の場合、負荷電圧波形を制御電圧
波形に近づけて、かつ、回生ダイオードの逆回復電圧上
昇率を小さくしてノイズの発生を抑制できる。また、コ
ンデンサ２の容量を比較的大きく設定できることから、
静電誘導サイリスタ１のゲート・カソード間に侵入する
ノイズ電圧を除去する能力も大きい。さらに、コンデン
サ２の充放電電圧もＶr ＋Ｖf −ＶZDとなって駆動電力
も低減できる。
れ時間なく、静電誘導サイリスタ１のスレッショルド電
圧ＶTHを横切る時のゲート・カソード間電圧ＶGKをソフ
トな立ち上がりにでき、静電誘導サイリスタ１のターン
オンをならだかにすることができる。従って、動力用イ
ンバータなどへの応用の場合、負荷電圧波形を制御電圧
波形に近づけて、かつ、回生ダイオードの逆回復電圧上
昇率を小さくしてノイズの発生を抑制できる。また、コ
ンデンサ２の容量を比較的大きく設定できることから、
静電誘導サイリスタ１のゲート・カソード間に侵入する
ノイズ電圧を除去する能力も大きい。さらに、コンデン
サ２の充放電電圧もＶr ＋Ｖf −ＶZDとなって駆動電力
も低減できる。
【００２５】
【発明の効果】本発明は上記のように構成したことによ
り、静電誘導サイリスタのターンオンには、静電誘導サ
イリスタのゲート電圧はツェナー電圧までほぼ遅れ時間
なく上昇し、その後は比較的大きな時定数のコンデンサ
充電電圧波形でソフトに上昇してスレッショルド電圧を
横切るため、余分な遅れ時間なく静電誘導サイリスタの
ターンオンをならだかにする。また、オフ状態の時にも
静電誘導サイリスタのゲート・カソード間に侵入したノ
イズ電圧は大きな容量のコンデンサによって能率良く除
去される。さらに、時定数を決めるコンデンサの充放電
電圧は、（静電誘導サイリスタの逆バイアス電圧）＋
（静電誘導サイリスタのゲート・カソード間順方向電
圧）−（ツェナー電圧）となり、駆動電力もツェナー電
圧分の低減が可能となる。
り、静電誘導サイリスタのターンオンには、静電誘導サ
イリスタのゲート電圧はツェナー電圧までほぼ遅れ時間
なく上昇し、その後は比較的大きな時定数のコンデンサ
充電電圧波形でソフトに上昇してスレッショルド電圧を
横切るため、余分な遅れ時間なく静電誘導サイリスタの
ターンオンをならだかにする。また、オフ状態の時にも
静電誘導サイリスタのゲート・カソード間に侵入したノ
イズ電圧は大きな容量のコンデンサによって能率良く除
去される。さらに、時定数を決めるコンデンサの充放電
電圧は、（静電誘導サイリスタの逆バイアス電圧）＋
（静電誘導サイリスタのゲート・カソード間順方向電
圧）−（ツェナー電圧）となり、駆動電力もツェナー電
圧分の低減が可能となる。
【００２６】従って、本発明によれば、余分な遅れ時間
なく、静電誘導サイリスタのターンオンをならだかにす
ることができ、動力用インバータなどへの応用の場合、
負荷電圧波形を制御電圧波形に近づけて、かつノイズの
発生を小さくできる。また、静電誘導サイリスタのゲー
ト・カソード間に侵入するノイズ電圧も能率良く除去で
き、駆動電力も低減できるという効果もある。
なく、静電誘導サイリスタのターンオンをならだかにす
ることができ、動力用インバータなどへの応用の場合、
負荷電圧波形を制御電圧波形に近づけて、かつノイズの
発生を小さくできる。また、静電誘導サイリスタのゲー
ト・カソード間に侵入するノイズ電圧も能率良く除去で
き、駆動電力も低減できるという効果もある。
【図１】本発明の一実施例を示す回路図である。
【図２】上記駆動回路を動力用インバータに応用した回
路図である。
路図である。
【図３】図２に示す実施例回路における各部の動作波形
図であり、（ａ）は端子９に入力される静電誘導サイリ
スタ１３の制御信号のタイミング図、（ｂ）は静電誘導
サイリスタ１３のゲート・カソード間電圧ＶGKの波形
図、（ｃ）は静電誘導サイリスタ１３のアノード電流Ｉ
A の波形図、（ｄ）は静電誘導サイリスタ１５のアノー
ド・カソード間電圧ＶAKの波形図、（ｅ）は静電誘導サ
イリスタ１５のゲート・カソード間電圧ＶGKの波形図で
ある。
図であり、（ａ）は端子９に入力される静電誘導サイリ
スタ１３の制御信号のタイミング図、（ｂ）は静電誘導
サイリスタ１３のゲート・カソード間電圧ＶGKの波形
図、（ｃ）は静電誘導サイリスタ１３のアノード電流Ｉ
A の波形図、（ｄ）は静電誘導サイリスタ１５のアノー
ド・カソード間電圧ＶAKの波形図、（ｅ）は静電誘導サ
イリスタ１５のゲート・カソード間電圧ＶGKの波形図で
ある。
【図４】従来例を示す回路図である。
【図５】図４に示す駆動回路を動力用インバータに応用
した回路図である。
した回路図である。
【図６】図５に示す従来例回路における各部の動作波形
図であり、（ａ）は端子２７に入力される静電誘導サイ
リスタ３１の制御信号のタイミング図、（ｂ）は静電誘
導サイリスタ３１のゲート・カソード間電圧ＶGKの波形
図、（ｃ）は静電誘導サイリスタ３１のアノード電流Ｉ
A の波形図、（ｄ）は静電誘導サイリスタ３３のアノー
ド・カソード間電圧ＶAKの波形図、（ｅ）は静電誘導サ
イリスタ３３のゲート・カソード間電圧ＶGKの波形図で
ある。 １ 静電誘導サイリスタ ２ コンデンサ ３ ツェナーダイオード ４ オン電流供給用のスイッチング素子（ＮＰＮトラン
ジスタ） ５ オフ電流供給用のスイッチング素子（ＰＮＰトラン
ジスタ） ６ 抵抗 ７ 第２の直流電源 ８ 第１の直流電源
図であり、（ａ）は端子２７に入力される静電誘導サイ
リスタ３１の制御信号のタイミング図、（ｂ）は静電誘
導サイリスタ３１のゲート・カソード間電圧ＶGKの波形
図、（ｃ）は静電誘導サイリスタ３１のアノード電流Ｉ
A の波形図、（ｄ）は静電誘導サイリスタ３３のアノー
ド・カソード間電圧ＶAKの波形図、（ｅ）は静電誘導サ
イリスタ３３のゲート・カソード間電圧ＶGKの波形図で
ある。 １ 静電誘導サイリスタ ２ コンデンサ ３ ツェナーダイオード ４ オン電流供給用のスイッチング素子（ＮＰＮトラン
ジスタ） ５ オフ電流供給用のスイッチング素子（ＰＮＰトラン
ジスタ） ６ 抵抗 ７ 第２の直流電源 ８ 第１の直流電源
Claims (1)
- 【請求項１】 第１の直流電源と、該直流電源の正極端
子に一方の端子が接続されたオン電流供給用のスイッチ
ング素子と、該スイッチング素子の他方の端子に接続さ
れた抵抗と、該抵抗の他方の端子と前記第１の直流電源
の負極端子の間に接続されたオフ電流供給用のスイッチ
ング素子と、前記第１の直流電源の負極端子に負極端子
が接続された逆バイアス用の第２の直流電源とを具備
し、前記第２の直流電源の正極端子に静電誘導サイリス
タのカソード端子が接続され、前記オフ電流供給用のス
イッチング素子の他方の端子に前記静電誘導サイリスタ
のゲート端子が接続された駆動回路において、前記静電
誘導サイリスタのゲート端子に一方の端子が接続された
コンデンサと、該コンデンサの他方の端子にカソード端
子が接続されたツェナーダイオードを有し、該ツェナー
ダイオードのアノード端子が前記第１の直流電源の負極
端子に接続されていることを特徴とする静電誘導サイリ
スタの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004317A JPH06217524A (ja) | 1993-01-13 | 1993-01-13 | 静電誘導サイリスタの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004317A JPH06217524A (ja) | 1993-01-13 | 1993-01-13 | 静電誘導サイリスタの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06217524A true JPH06217524A (ja) | 1994-08-05 |
Family
ID=11581103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5004317A Pending JPH06217524A (ja) | 1993-01-13 | 1993-01-13 | 静電誘導サイリスタの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06217524A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックＩｐマネジメント株式会社 | 駆動装置、電力変換装置 |
-
1993
- 1993-01-13 JP JP5004317A patent/JPH06217524A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016123199A (ja) * | 2014-12-25 | 2016-07-07 | パナソニックＩｐマネジメント株式会社 | 駆動装置、電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP3339311B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| EP0817381B1 (en) | Semiconductor device drive circuit | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| US4551643A (en) | Power switching circuitry | |
| JP2760590B2 (ja) | 電圧駆動形素子の駆動回路 | |
| JP3532377B2 (ja) | 電圧駆動形スイッチ素子のゲート駆動回路 | |
| JPH08172769A (ja) | インバータ装置 | |
| JP2913699B2 (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPH06217524A (ja) | 静電誘導サイリスタの駆動回路 | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| US5859770A (en) | Output circuit for PWM inverter with no floating state | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JPH0698554A (ja) | インバータ装置 | |
| JP3448944B2 (ja) | Ｓｉサイリスタの駆動回路 | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP2818611B2 (ja) | 半導体リレー回路 | |
| JPH11150939A (ja) | 電圧駆動型素子のゲート駆動装置 |