JPH0621988B2 - マイクロプロセツサの命令デコ−ダ - Google Patents

マイクロプロセツサの命令デコ−ダ

Info

Publication number
JPH0621988B2
JPH0621988B2 JP61136689A JP13668986A JPH0621988B2 JP H0621988 B2 JPH0621988 B2 JP H0621988B2 JP 61136689 A JP61136689 A JP 61136689A JP 13668986 A JP13668986 A JP 13668986A JP H0621988 B2 JPH0621988 B2 JP H0621988B2
Authority
JP
Japan
Prior art keywords
instruction
code
types
bits
microprocessors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61136689A
Other languages
English (en)
Other versions
JPS62293349A (ja
Inventor
隆俊 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP61136689A priority Critical patent/JPH0621988B2/ja
Publication of JPS62293349A publication Critical patent/JPS62293349A/ja
Publication of JPH0621988B2 publication Critical patent/JPH0621988B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサーにおいて命令コードをデ
コードして命令デコード信号を発生するマイクロプロセ
ッサの命令デコーダーに関する。
〔従来の技術〕
従来のマイクロプロセッサーの機械語の命令コーダは、
第２図に示すように、例えば一命令が８ビットで構成さ
れている場合、上位４ビット〔ハイニブルコード（HIGH
NIBBLE CODE）〕を縦軸，下位４ビット〔ロウニブル
コード〔LOW NIBBLE CODE）〕を横軸にとすると、そ
れぞれヘキサ表現で０（バイナリー表現で００００）か
ら増加してヘキサ表現でＦ（バイナリー表現で１１１
１）迄の値を取る命令地図上に配置されており従来の命
令デコーダもかかる命令コードを解読していた。
〔発明が解決しようとする問題点〕 従来マイクロプロセッサのシリーズ製品開発において、
シリーズ中の製品Ｍ１およＭ２のプログラム評価用デバ
イスは同一のものを用いるというのが一般的である。
しかしてシリーズ製品については１つの命令Ａについて
複数の命令コードを有している。すなわち例えば上記の
製品Ｍ１に対してαなるコードと上記の製品Ｍ２に対し
てβなるコードと２つのコードをもつことになる。
かかる１つの命令Ａに対して２つのコードα，βを有す
る場合に上述した従来の命令デコーダの命令配置では、
第２図に示す２１の部分つまりヘキサ表現で１１（バイ
ナリー表現で00010001）とヘキサ表現で１２（バイナリ
ー表現で０００１ ００１０）のように隣接した２種類
の命令コードとした場合、上記２種類の命令コードの冗
長がとれていない為、プログラム評価用の命令デコーダ
回路においては、それぞれ８ビットを完全にデコードし
たデコーダ回路が必要であるという欠点がある。
〔問題点を解決するための手段〕
本発明の装置は、フアミリーシリーズを構成する複数種
類のマイクロプロセッサの各命令セット毎に各命令に対
し複数ビットの上位ビットと複数ビットの下位ビットと
により一意に命令コードが設定されて構成された前記各
命令セットに対応する命令コード群を使用して作成され
た前記複数種類のマイクロプロセッサのプログラムを評
価するマイクロプロセッサの命令デコーダにおいて、前
記上位ビットをグレイコード順で縦軸に、前記下位ビッ
トをグレイコード順で横軸に配置した命令地図上で、同
一制御を指令する命令に対応する前記複数種類のマイク
ロプロセッサの前記命令コード群間で互いに相異なる命
令コードを隣接して配置した命令をデコードして構成さ
れる。
〔実施例〕
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例の命令デコーダの命令地図である。
縦軸には、命令コードの上位４ビット：Ｉ７，Ｉ６Ｉ
５，Ｉ４をグレイコード順に並べ、横軸には同様に下位
４ビット：Ｉ３，Ｉ２，Ｉ１，Ｉ０をグレイコード順に
並べておく。
かくすることにより第２図に示す２１領域と同一位置に
ある第１図の１１領域ではバイナリー表現で000100×１
（×は冗長ビットを示す）及び第２図に示す２２領域と
同一位置にある第１図の１２領域ではバイナリー表現で
×1000100とそれぞれ１種類の命令コードで表現でき、
出力信号種類を減少した命令デコーダ回路とすることが
できる。
〔発明の効果〕
本発明には全命令が複数種類の命令コードを有するマイ
クロプロセッサの各命令コードに縦軸と横軸にそれぞれ
複数ビットの上位ビットと下位ビットとをグレイコード
順に配置した命令地図上で隣接命令コードが必ず存在す
るように配置することにより命令デコーダのハード量を
減少できるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す命令地図、第２図は従
来の命令地図である。 １１，１２……それぞれ２種類の命令コードを有する一
つの命令を示す領域、２１，２１……それぞれ１１，１
２と同一位置を占め従来命令コードの領域。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】フアミリーシリーズを構成する複数種類の
    マイクロプロセッサの各命令セット毎に各命令に対し複
    数ビットの上位ビットと複数ビットの下位ビットとによ
    り一意に命令コードが設定されて構成された前記各命令
    セットに対応する命令コード群を使用して作成された前
    記複数種類のマイクロプロセッサのプログラムを評価す
    るマイクロプロセッサの命令デコーダにおいて、前記上
    位ビットをグレイコード順で縦軸に、前記下位ビットを
    グレイコード順で横軸に配置した命令地図上で、同一制
    御を指令する命令に対応する前記複数種類のマイクロプ
    ロセッサの前記命令コード群間で互いに相異なる命令コ
    ードを隣接して配置した命令をデコードすることを特徴
    とするマイクロプロセッサの命令デコーダ。
JP61136689A 1986-06-11 1986-06-11 マイクロプロセツサの命令デコ−ダ Expired - Lifetime JPH0621988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61136689A JPH0621988B2 (ja) 1986-06-11 1986-06-11 マイクロプロセツサの命令デコ−ダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61136689A JPH0621988B2 (ja) 1986-06-11 1986-06-11 マイクロプロセツサの命令デコ−ダ

Publications (2)

Publication Number Publication Date
JPS62293349A JPS62293349A (ja) 1987-12-19
JPH0621988B2 true JPH0621988B2 (ja) 1994-03-23

Family

ID=15181167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61136689A Expired - Lifetime JPH0621988B2 (ja) 1986-06-11 1986-06-11 マイクロプロセツサの命令デコ−ダ

Country Status (1)

Country Link
JP (1) JPH0621988B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5341494A (en) * 1976-09-28 1978-04-14 Kikkoman Corp Flavors and their preparation

Also Published As

Publication number Publication date
JPS62293349A (ja) 1987-12-19

Similar Documents

Publication Publication Date Title
GB8322579D0 (en) Keyboards
US4562423A (en) Data compression
JPH0621988B2 (ja) マイクロプロセツサの命令デコ−ダ
JPS6434067A (en) Halftone image encoder
JPS54109872A (en) Pla system of electronic type multifunction watch
GB2109204A (en) Data compression
JPS649574A (en) Video rate picture processor
JPS5644947A (en) Code error control system
JPS6471377A (en) Picture encoder
JPS6288031A (ja) レジスタフアイル方式
JPS5743223A (en) Keyboard control system
JPS61161836A (ja) スイツチ信号コ−ド化装置
JPS61202225A (ja) プロセツサによるハ−ドウエア制御方式
SU1119015A1 (ru) Устройство прерывани программ
JPS5690332A (en) Keyboard control system
JPH0247770B2 (ja) Maikuropuroguramuseigyosochi
JPH06291678A (ja) 二次元符号化テーブルのアドレス生成回路
JPS56105560A (en) Data recording system
JPS6151225A (ja) キ−ボ−ド装置
JPS6188696A (ja) ワイヤレスリモコンのインタ−フエ−ス回路
JPS6045457B2 (ja) ログアウト方式
JPS62108327A (ja) キ−スキヤン回路
JPH0431624B2 (ja)
JPS6482876A (en) Encoding system
落合萌 et al. 31a-A7-2 Stochastic Approach to the Deterministic Equation in the Case of Macroscopic Fluctuations