JPH0622040B2

JPH0622040B2 - 電子図形システム及び図形作成方法

Info

Publication number: JPH0622040B2
Application number: JP60239282A
Authority: JP
Inventors: 省一郎中村; ロバート・ジー・ケーブル
Original assignee: SUKURIPUTERU CORP
Current assignee: SUKURIPUTERU CORP
Priority date: 1985-06-07
Filing date: 1985-10-25
Publication date: 1994-03-23
Anticipated expiration: 2009-03-23
Also published as: JPS62135966A

Description

【発明の詳細な説明】（関連出願）本願は、本願と同じ譲受人に譲渡された1984年10月26日
出願のNakamura等の米国特許出願第06/664,980号の一部
継続出願である。

（発明の背景）研究者達は、電子的な図形装置からの対の座標信号の生
成に対する多岐にわたる技術的的研究に取組んできた。
かかる装置に対する産業的な要求は、コンピュータ・グ
ラフィックス、コンピュータ援用設計（ＣＡＤ）および
コンピュータ援用製造（ＣＡＭ）システムの発展に伴っ
て増している。しかし、このような用途に対して、かか
る電子的な図形装置を構成するディジタイザ即ちグラフ
ィック・タブレットは、電気的なノイズの多い環境にお
いて使用することが要求されている。このような環境
は、例えば、タブレットの領域に必然的に配置される視
覚的読取り用部品および関連する電子装置の同期信号等
からの干渉周波数を生じることが観察されている。

ディジタイザ即ちグラフィック・タブレットの作動は、
一般に、従来のグラフィック・デザインにおいて使用さ
れるものと同じ手による作業、即ち手書き用具となるス
タイラスまたはトレーサをディジタイザの表面を横切っ
て描く即ち選択的に位置付けることを含むものである。
更に、電子的図形装置はスタイラスの位置に応答して、
ディジタル化されて上位コンピュータ機構に対して送ら
れる対をなすアナログ座標信号を生じる。

ほとんどの場合、ディジタイザは、相互に直角に配置さ
れた微細ワイヤの２つの隔てられた列からなる格子が絶
縁性のキャリアに埋設される複合的な構造として構成さ
れている。このような構造の１つの面は、座標信号に変
換されるスタイラス入力を結果的に受取るように作用す
る。スタイラスと格子の相互作用として座標規定信号を
生じるための色々な方法が考えられており、例えば、ス
タライスと格子間にある磁気歪み効果を確保することが
でき、あるいはまたこれらの要素間に容量結合効果を生
じることもできる。

このような格子構造の使用は、正確な線形出力の座標信
号を生じる一方、製造すると高価につきかつ通常の使用
時に破損し易い精密な構造を必然的に含むものである。
更に、多くの用途において、ディジタイザを非常に透明
度の大きな複合シートとして製造することが望ましい。
しかし、複合構造内部の格子の形成は一般にこのような
透明特性を妨げる。

往時の研究者達は、連続的な抵抗材料のコーティングか
ら形成された書込み面を備えたディジタイザを開発する
ことに利点に注目した。このようなディジタイザの試み
に対する明らかな利点は、ガラスまたはプラスチックの
ような支えとなる絶縁性の基板上に抵抗面を設けるだけ
の特有の構造の簡単さにある。更に、基板および関連す
る抵抗性のコーティングは、広範囲の産業的な用途を可
能にするために透明にすることができる。

このような抵抗性のコーティング形式の装置の啓発の歴
史によれば研究者達は様々な技術的な問題に遭遇したこ
とが判るが、その１つは表面により得られた座標の読取
りが不均一であることである。一般に、実際のスタイラ
スまたはトレーサの位置とその結果の座標信号との間に
は正確な１対１の対応即ち直線性が要求される。抵抗コ
ーティングは、実際には局部的な抵抗値の変化、例えば
約＋10％の変化を生じることなく形成することができな
いため、他の点では有望な設計上の試みの非直線性の特
性が最近まで実用的な装置の開発の妨げとなってきた。
しかし、抵抗面を使用するある重要な研究が達成され
た。例えば、Turnerは本願と同じ譲受人に譲渡された19
72年10月17日発行のその米国特許第3,699,439号「電気
的プローブ位置に応答する装置および方法」において臨
界処理即ちスィッチング手法を開示している。この試み
は手に持ったスタイラスから抵抗面に対する直接的な電
流形態の入力を用い、このスタイラスの先端部が抵抗面
に対して物理的に接触される。Schlosser等は、交流入
力信号が各装置と関連して使用され、その結果得られる
対の座標出力信号処理が著しく改善される更に別の改善
について述べている。これもまた本願と同じ譲受人に譲
渡された1984年６月26日発行の米国特許第4,456,787号
「電子的グラフィック・システムおよび方法」を参照さ
れたい。抵抗性層型装置の位置に対応する動作は更に、
これもまた本願と同じ譲受人に譲渡された1977年10月25
日発行のTurner等の米国特許第4,055,726号「零交差遅
延による電気的位置に分解法」において記載される如き
スタイラスまたはトレーサによって抵抗層自体に対し交
流信号が加えられる電圧波形零交差法および装置によっ
て改善されてきた。

抵抗層の面のディジタイザの構成は今日その実用的な構
成を可能にする技術開発レベルに達しているため、直線
性の改善即ちその性能の精度に関する更なる仕上げの必
要性が認められた。このような仕上げはコンピュータの
プログラミング即ちソフトウェアの試みを用いて可能で
あるが、演算手法は一般にディジタル処理をあまりにも
遅くさせる如き複雑さを呈するソフトウェア・アーキテ
クチャを必要とし、またあまりにも高価なマイクロプロ
セッサ装置を必要とすることが知られている。

本発明の目的は、上記従来例の問題点を解決して、経済
的でかつ信号対ノイズ比が改善され、しかも高速動作が
可能な電子図形システム、並びに該システムにおける出
力補正方法及び補正用の検索テーブル作成方法を提供す
ることである。

（発明の要約）本発明は、有利にも迅速でありまた更に経済的な価格の
処理構成要素を用いて実行可能である手順を用いてグラ
フィック面の非直線性の訂正を実施する制御の特徴がも
たらされる電子的グラフィック・システムおよび方法に
対するものである。本システムによれば、訂正の予備的
部分として、読取りは予め定めた幾何学的形態に従って
抵抗面即ちグラフィック面の各々に沿って物理的領域に
おいて行なわれる。従って、計算された物理的領域の座
標の数値と対応する図形読取りに対するアドレスの値の
規則的に増分されたシーケンスとしてメモリーのアドレ
スを得るように、信号がその信号領域に関して調整され
る。システムの作用においては、このメモリーはある与
えられた即ち実時間の読取りからのアドレスの値を生じ
ることによってアクセスされ、ある補間法による訂正手
順が実際の読取り値により加重される如き計算された物
理的形態の座標値を用いて実施される。特に、使用され
る補間法は、二次元の補間法に対する１つの試みである
放物線混合算法の１つである。

本発明の別の特徴は、グラフィック面と位置の信号の偏
差を生じるためこの面に直接する相互作用を選択するた
め前記面の付近に隣接して運動可能なロケータとを規定
する構造を含む電子的グラフィック・システムの提供に
ある。処理回路は、位置のディジタル信号を得るための
位置信号に応答する。ある信号領域の位置選択のディジ
タル信号との対応する値として得られ、かつ信号領域内
のアドレスの値のある規則的な増分シーケンスを確保す
るように調整された前記物理的領域の予め確保された位
置の予め定めた格子列内の各位置毎に確保された計算さ
れた物理領域座標の値を保持するメモリーが設けられて
いる。受取られる位置のディジタル信号の各々に応答し
てこれと対応するアドレスの値を得る制御装置が設けら
れる。この制御装置は、前記アドレスの値におけるメモ
リーをアクセスして、これと対応する計算された物理領
域の座標値を検索して、受取った位置のデイジタル信号
と対応して二次元補間加重法により前記の計算された物
理的領域の座標値を調整する。

本発明の別の特徴は、ある面が選択的にアクセスされ、
このアクセスされた位置と対応する出力を生じるように
処理される電気的信号を生じる電子的グラフィック・シ
ステムにおいて、ある信号領域の選択出力と対応する値として得た計算さ
れた物理的領域の座標値を保持し、信号領域内のある規
則的に増分されたシーケンスのアドレスの値を確立する
ように調整されたこの物理的領域の予め確立された位置
の予め定めた格子列内の各位置毎に確保するためのメモ
リーを提供し、与えられた出力から１つのアドレスの値を得、該アドレ
ス値における前記メモリーをアクセスして、これと対応
する計算された物理的領域の座標値を得、前記のアクセスされた物理的領域の計算座標値の値を、
ある訂正された出力を得るため与えられた出力に対応し
てその二次元の補間加重法により調整し、前記のアクセスされた表面上の位置を表わす座標情報を
生じるため訂正されたある出力を出力することからなる
出力のある１つの値を訂正する方法の提供にある。

本発明の他の特徴は、ある既知の幾何学的形態の図形面
がロケータによって選択的にアクセスされて、該ロケー
タの物理的位置と対応する出力を生じるように処理され
る電気的信号を生じる電子的グラフィック・システムに
おいて、ある物理的領域内において、前記面上の物理的に位置決
め可能な位置のある格子列を決定し、ある信号領域内において、前記物理的領域の各列の位置
に関する電気的信号および対応する出力を生じ、前記信号領域内において、アドレス値のある規則的に増
分されたシーケンスを得、前記各アドレス値と対応する物理的領域の座標値を決定
し、対応するアドレス値と関連して前記物理的領域の座標値
を記録し、前記のある出力からある訂正アドレス値を得、該訂正アドレス値においてこれと対応する前記物理的領
域の座標値についてメモリーをアクセスし、訂正されたある出力を得るため前記のある出力と対応し
て前記物理的領域の座標値の値を二次元の補間加重法に
より調整し、前記の訂正されたある出力を出力して、前記ロケータの
物理的位置を表わす対の座標情報を生じることからなる
面の変化に関する出力のあるものの値を訂正する方法の
提供にある。

本発明の更に他の特徴は、ある抵抗面の物理的領域内の
場所をアクセスするため対応する信号領域内の位置の出
力を補間手法により訂正する際に使用されるメモリーが
保持する索引表を生成する方法において、前記面の物理
的および信号領域の特性を応答面からの入力データのセ
ットを収集し、第１と第２の座標方向に対する最大および最小の信号領
域の値としての入力データのセットの境界を決定し、前記第１と第２の座標方向とそれぞれ対応する前記の最
大および最小の信号領域の値間に拡がる規則的に増分さ
れたアドレスの見出しが可能な値の第１と第２のセット
を得、前記第１と第２の座標方向の各々に対するアドレスの見
出し可能な値と対応する面上の物理的領域の座標位置の
値の第１の評価を生じ、前記第１と第２の座標方向の各々に対する補間した物理
的領域の座標位置の値を、前記入力データのセットの第
１の評価値および近似値から得、対応する信号領域のアドレスの見出し可能な値と組合せ
て、メモリーに前記の補間された物理的領域の座標位置
の値を置くことからなる方法の提供にある。

従って、本発明は、以下の詳細な記述において事例によ
り説明する構造、構成要素の組合せ、工程および各部の
構成に関する装置、システムおよびその処理方法からな
っている。

本発明の性格および目的については、図面に関して以下
の詳細な記述を照合すれば更によく理解されよう。

以下の開示においては、本発明の第１の実施態様を示
す、スタイラスまたはトレーサにおける電源の使用とは
対照的に、ディジタイザ即ちタブレットの抵抗面が交流
電源によって付勢される電子グラフィック装置について
述べる。しかし、付勢周波数の選択を除いて、その形態
については本文に述べるものと同じ構造および回路が使
用できることを理解すべきである。抵抗面自体が交流電
源により付勢された上記の実施態様は、改善された信号
対ノイズ比特性のための強化された能力を提供するもの
である。この信号対ノイズ比が改善されると、さもなけ
れば有害なノイズの影響を避けることができ、また更に
望ましい付勢周波数をシステムの操作のために選択する
ことができる。

本システムおよび方法の予備的な考察として、第１の実
施例態様のディジタル化手法の理想化された１次元モデ
ルが示される第１図乃至第３図について述べる。第１図
においては、例えばインジウム・スズ酸化物からなる抵
抗シートの如き図形面が10で示され、その上に12で示さ
れる誘電物質が配置される。電極14は回線16からのＶ_ｏ
で示された交流電源と結合されるが、電極15は回線17を
介して接地されている。スタイラス即ちトレーサ20の如
きロケータは、如何なる位置においても抵抗層10に隣接
して配置され、容量結合により「Ｖsense」と示された
電圧の如き電圧出力を回線21において拾うように作用す
る。この理想化された１次元モデルに対する相等の回路
が第２図に示されるが、これにおいては抵抗層10が抵抗
として示され、電源Ｖ_ｏに最も近い抵抗の縁部からのス
タイラス20の距離は「Ｘ」として表わされ、電極14と15
間の距離は「Ｄ」として表わされる。電圧付勢ソースか
ら位置Ｘまでに残留する層10の抵抗の成分は下式の如く
表わすことができる。即ち、ＸＲ／Ｄまた、スタイラス20の場所から反対の電極15までの距離
は次のように表わすことができる。即ち、（１−Ｘ／Ｄ）ＲＶsenseに対する対応する理想化された値はカーブ24で
示されるように直線として第３図に示される。

電圧ソースからの付勢がスタイラスを通って生じる本発
明の上記の実施態様に対する対応する１次元のモデルに
ついては、前記の米国特許第4,456,787号において詳細
に記載されている。

抵抗面10上のスタイラス即ちトレーサ20の位置に関する
座標対を表表わす信号を得るために、電圧Ｖsenseの測
定がｘとｙで示される直交軸に沿って行なわれる。スィ
ッチング動作を用いて、第１図に示される如き回線16を
介する如き電圧ソースの印加および回線17による接地
は、Ｘ、Ｙ座標の各点毎に反対となる。このように各
ｘ、ｙ座標毎に得られる値によって、差と和の電圧比が
決定されて座標位置の信号を得る。

第４図においては、ディジタイザ装置は全体が28により
概図的に示される。装置28は、差と和の比の座標位置を
得るためのスィッチング手順を内蔵する。同図において
は、矩形状を呈する点（ｘ、ｙ）においてスタイラス即
ちトレーサ32として存在するロケータによりアクセスさ
れる抵抗シートが30で示される。この抵抗シート30は軸
ｘ^＋およびｘ⁻、ならびに軸ｙ^＋およびｙ⁻を有するよ
うに示され、その間の交点は矩形状シート30の略々中心
部にある。

この座標系がｘおよびｙの両方向における＋１から−１
までの範囲で示されるものすれば、ある座標（ｘ、ｙ）
を表わす信号は、アース基準電圧が反対側に加えられる
間交番する電圧ソース即ち変化する付勢ソースが最初に
１つの座標方向に抵抗シートの１つの縁部に対して加え
られる手順の下に、スタイラス即ちトレーサ32によって
拾われる電圧の値を測定することにより決定することが
できる。次にこの手順は最初の座標方向と逆にされ、組
合された読みを用いて１つの座標を決定する。次いでこ
の手順は反対の座標方向に実施される。例えば、同時に
反対側ｘ⁻に接地電圧が加えられる間交番する電流ソー
スがシート30のｘ^＋の座標側に沿って加えられる時、ス
タイラス32の出力がＸＰＬＵＳで表わされることを任意
に示し、交番する電流ソースがシート30のｘ⁻側に沿っ
て加えられかつ反対側ｘ⁻には接地電圧が加えられる反
対条件を得る時信号は任意にＸＭＩＮＵＳとなり、交番
する信号ソースが抵抗シート30のｙ^＋の側に加えられか
つ反対側即ちｙ⁻には接地電圧が加えられる時トレーサ
即ちスタイラス32における信号はＹＰＬＵＳとなり、対
のｙ^＋の座標信号で表わされるシート30の側に沿って接
地電圧が加えられる間、交番する電流ソースが抵抗シー
ト30のｙ⁻側に加えられる時にはトレーサ32で得られＹ
ＭＩＮＵＳで示される信号が得られる。例えば、これら
の信号値は、下式の如く面30上のトレーサ32のどんな位
置に対する位置の信号を得るために差および和の座標を
定義する比と共に用いることができる。即ち、位置ｘ＝｛（ＸＰＬＵＳ）−（ＸＭＩＮＵＳ）／（ＸＰ
ＬＵＳ）＋（ＸＭＩＮＵＳ）｝位置ｙ＝｛（ＹＰＬＵＳ）−（ＹＭＩＮＵＳ）／（ＹＰ
ＬＵＳ）＋（ＹＭＩＮＵＳ）｝如何なるデータ収集法の実施中でも、１組の座標領域即
ち抵抗シート30側、例えばｙ^＋およびｙの縁部は電気的
な隔離状態で「浮動状態」となることが許容されるが、
反対側の位置例えばｘ^＋およびｘ⁻側の境界領域は交互
に加わる接地電圧と交流ソースによって作動させれら
る。交流信号の印加ならびにアース接続の付加はやや長
いが境界に沿って置かれる離れたパッドとして設けられ
た接点により行なわれる。第４図は、ｘ^＋境界に沿った
このようなパッド即ち接点の４つのアレイを34で示し、
ｘ⁻の境界領域におけるこのようなパッドの反対側のア
レイを36で示している。これと対応して、ｙ^＋で示され
た境界領域に沿った４つの離れたパッド即ち接点のアレ
イは38で示され、ｙ⁻で示される境界領域に沿った接続
即ちパッドの対応するアレイは40で示される。

ｘ^＋境界領域におけるそのアレイ34内の各接点即ちパッ
ドは、42で示されたそのアレイの単極単投アナログ・ス
ィッチの片側に結合される。同様に、ｘ⁻境界領域にお
けるアレイ36の各パッド即ち接点は、44で全体的に示さ
れたそのアレイの対応する単極単投アナログ・スィッチ
に対して結合される。これと対応して、ｙ^＋境界領域に
おけるアレイ38内部の各パッド即ち接点は46で全体的に
示されるそのアレイの単極単投アナログ・スィッチに対
して結合されるが、反対側に配置されたアレイ40のｙ⁻
境界領域の接点即ちポートはそれぞれそのアレイ48の対
応する単極単投アナログ・スィッチに対して結合されて
いる。

抵抗面30を付勢するための交流ソースは、２つの単極単
投アナログ・スィッチ56、57の入力側に回線54を介して
延長する回線52に出力を有する50で示される。スィッチ
56の出力側はバス58ａと接続され、これは更にアレイ4
6、42内の各アナログ・スィッチの入力側に対して一緒
に延長する。これに対して、アナログ・スィッチ57の出
力はバス素子60ａ、60ｂを介してアレイ44、48内のアナ
ログ・スィッチの共通の入力側に対して延長している。

ディジタイザを内蔵する抵抗シート30を作動させるため
確保されるアース電圧は、２つの単極単投アナログ・ス
ィッチ66、67の入力側に回線64を介して延長する回線62
から得られる。スィッチ66の出力側は、アレイ42、46内
のアナログ・スィッチの入力側と共通に素子58ａを経て
延びるバス素子58ｂに対して結合されている。同様に、
アナログ・スィッチ67の出力側はバス素子60ｂに対して
結合され、これは更にアレイ48、44内のアナログ・スィ
ッチの猫力側と共に結合されている。

上記の全てのアナログ・スィッチは、実際に、ブロック
70で示されるマイクロプロセッサを含む中央制御装置の
出力側に生じる論理的に互換性を有する電圧信号によっ
て付勢される。このため、「ＸＣＯＮＴＲＯＬ」で示
される回線72、73を介する適当な信号の操作によって、
アレイ42、44における如きｘ軸に沿う全てのスィッチを
同時に開閉することができる。同様に、制御装置70は、
「ＹＣＯＮＴＲＯＬ」で示される回線74、75からの作
動信号を付勢して、アレイ46、48に示される如きｙ軸上
の全てのスィッチの開閉を行なうことができる。制御装
置70はまた、スィッチ66、67に対する「ＰＬＵＳＣＯ
ＮＴＲＯＬ」で示される回線76、77からの信号を同時に
付勢消勢状態に強制することができる。このような動作
により、交流ソースはｙ^＋側のスィッチのアレイ46を介
してバス58ａに対して加えることができ、また反対側の
ｙ⁻のスィッチのアレイ48をバス60ｂを介して同時に接
地するよう結合することもできる。同様に、制御装置70
は、「ＭＩＮＵＳＣＯＮＴＲＯＬ」で示した回線78、
79に流れる作動信号を強制して、スィッチ57の作動およ
びバス60ｂを経てｘ⁻スィッチのアレイ44に対する交流
ソース50の信号の通過を生じるが、同時にバス58ｂを介
してｘ^＋の境界領域におけるアレイ42のスィッチを接地
する。制御装置70からの出力「ＸＣＯＮＴＲＯＬ」、
「ＹＣＯＮＴＲＯＬ」を交互にすることにより、反対
の作動形態を得ることもできる。この点に関して、１つ
の測定サイクルを実施するための操作モードがタイミン
グ図形態において示される第５図を参照する。これによ
れば、回線ＸＣＯＮＴＲＯＬが図の82により示されるよ
うに回線76、77上の対応するＯＮ信号ＰＬＵＳＣＯＮ
ＴＲＯＬと同時にＯＮの状態即ち作動信号を生じて、１
つの測定サイクルの最初の四分の一の間隔においてカー
ブ84で表わされる如き信号ＸＰＬＵＳを生じる。同様
に、図の80で示される如き信号ＸＣＯＮＴＲＯＬに対
するＯＮの状態が図の86で示される如き回線78、79の対
応するＯＮ信号ＭＩＮＵＳＣＯＮＴＲＯＬと組合せて
生成される。このように生成された信号ＸＭＩＮＵＳ
はカーブ88により示され、測定サイクルの２番目の四分
の一を表わす。測定サイクルの３番目の四分の一は、図
の90で示される如き回線74、75上のＯＮ即ち作動状態Ｙ
ＣＯＮＴＲＯＬの仮定により信号ＹＰＬＵ92を生じ
るように示される。図の90におり示されるこのＯＮの状
態と同時に、回線ＰＬＵＳＣＯＮＴＲＯＬ76、77は図
の82のＯＮ状態により示される如き作動信号を生じる。
最後に、信号ＹＭＩＮＵＳ94が４番目の四分の一にお
いて生成され、図の86で示される如き回線ＭＩＮＵＳ
ＣＯＮＴＲＯＬ78、79における対応する作動状態即ちＯ
Ｎの状態と組合せて、図の90で示される如きＹＣＯＮ
ＴＲＯＬ回線74、75において作動状態即ちＯＮの状態を
強制する。

以上の如く示された構成により、ソース50が最初に１つ
の境界に対して加えられ、次いでｘ軸の方向に反対側の
境界に対して加えられ、その後同じ構成がｙ軸の方向に
も与えられるが、この座標方向における使用されないス
ィッチは反対側の境界の対が「浮動」することおよびピ
ンのクッション歪みの如き現象を避けることも可能にす
るため開かれる。上記のバス接続の使用により、さもな
ければ必要となるこのようなスィッチング・ロジックを
実施するためのスィッチの数は、その境界領域のアレイ
内の各接点即ち電極毎に２つの離散スィッチを必要とす
るスィッチング・システムに比較してかなり減少する。
スィッチング素子のこの望ましい数の減少は、必要とさ
れるバスと接続されるスィッチの数は同じ状態を維持す
るため、30の如きタブレットを支持する抵抗領域の大き
さが大きくなるため実際に有効である。一般に約30×30
cm（12×12インチ）の表面寸法を有するタブレットの場
合には、必要とされるスィッチの個数は従来の構造に比
して40％小さくなり、この個数の減少はタブレットの大
ききさが増加するに伴って更に顕著となる。

一般に、30の如き抵抗層は、約6.45cm²（１平方イン
チ）当り約100乃至10,000Ωの値の範囲において選択さ
れる抵抗値を有する。しかし、しばしば遭遇する妨害現
象、例えば表面に接触するかこれに接近するオペレータ
の手または人間の部分からの妨害現象の故に、更に低い
抵抗値が望ましい。しかし、漂遊容量または周囲のノイ
ズ入力の現象を避る観点から、この抵抗値はできるだけ
低いことが望ましく、250乃至500Ω／平方インチが最も
適当であると考えられる。ソース50に対する周波数の選
択もまた、28の如きディジタイザ装置の典型的な使用に
おいて最もしばしば遭遇する干渉周波数レベルの回避に
関する配慮事項である。最初の考慮として、約５KHzよ
り低い付勢信号は、トレーサ即ちスタイラス32と抵抗面
30との間の容量結合が非常に小さくなるため望ましくな
い。しかし、２MHzより高い付勢信号においては、この
ような周波数を処理する電子部品のコストが不当に高く
なる。更に、例えば約200KHzの中間の周波数範囲におい
ては、ディジタイザの環境と通常関連する装置から干渉
を受ける。このように約200KHzの視覚的表示ターミナル
（ＶＤＴ）からの高調波が証拠付けられたが、このよう
な妨害信号は同期パルス等から生じる。

一般に、マイクロプロセッサおよび関連する構成要素を
含むブロック70における制御装置は、信号をディジタル
・フォーマットにおいて処理する如き特徴を有する。し
かし、これから座標対のディジタル情報が生成される制
御装置70に対する入力は予めアナログ形態で処理され
る。このため、ロケータ即ちピックアップ32は、ブロッ
ク98で示されるインピーダンス整合回路および関連する
前置増巾段100の入力側に対して延びる遮蔽ケーブル96
によって結合される。前置増巾段は、この段から得られ
る最適の入力整合用の増巾された位置の信号を得るため
変更されるそのフィードバックおよび入力側においてＲ
Ｃ回路を有する。実際に、シート30の分布された抵抗お
よびピックアップ32における間隙が規定する容量結合が
ＲＣ回路の転送機能を生じる。前記回路の信号出力を最
適の結合状態を達成するため前記転送機能が逆となる対
応する整合回路に対して前記回路の信号出力を送ること
が必要である。

ピックアップ32と抵抗シート30間の結合の質が使用され
るピックアップの形式と共に変化する故に、均一な処理
を行なうため受取った位置の信号の一貫性を得ることが
更に必要となる。例えば、トレーサまたはカーソルが問
題となる座標点の付近に置かれる平らな受信リングを含
む場合、これにより得られた結合状態は優れたものとな
ることが判った。反対に、尖ったスタイラスをロケータ
として使用する場合には、やや劣った品質の結合状態が
得られる。このため、予備処理信号段に対するケーブル
96の取付けを適当にコード化することにより、選択した
ピックアップと対応する受取った信号の自動的な減衰が
起り得、受取った信号のこのような変更可能即ち選択可
能な減衰状態がブロック102において示される。段102に
おける調整と同時に、この時の信号はソース50における
付勢の周波数に従って構成されフィルタされた位置の信
号を生じるブロック104において示される帯域フィルタ
においてフィルタされるのである。

トレーサ即ちピックアップ32の抵抗シート30の表面上の
距離における変化のため、システムはブロック106に示
される自動的な利得制御を生じる。信号に対するこの自
動利得制御は、回線108により示される関連要素を介し
てブロック70で示される制御機構から制御される。この
自動利得制御段106に続いて、結果として得られた利得
により制御される位置の信号はブロック110で示される
如き直流レベルに変換される。この時、信号はブロック
112に示されるサンプルおよび保持回路の入力側に送ら
れる。回路112は、その入力側に加えられる電圧を捕獲
するように作用し、マイクロプロセッサが保有する制御
装置70の作用がやや減衰されあるいはシステムのディジ
タル素子のノイズレベルが初期のアナログ信号の捕獲の
間著しく減少させられる所謂「ソフトウェアの自由
度「」と呼ばれるものを生じる。これにより、システム
のアナログ素子が更にノイズのない電子的環境において
作動することを可能にする。このため、直流レベルのデ
ータ（直流レベルの位置の信号）が生成される時、この
ようなレベルの情報がブロック114で示されるＡ／Ｄ変
換回路によってディジタル形態の２進数値に変換される
ためサンプル兼保持回路112から検索される。回路114に
おいてこのように生成されたディジタル値（位置のディ
ジタル信号）は、回線116で示されるように制御装置70
に対して多重リード・バスを介して送られる。

バス116からのディジタル位置信号の受取りと同時に、
ブロック70で示される制御機能は前に述べた差と和の比
率の形成を行ない、増巾偏差を許容し、抵抗層30におけ
る変化により偶発される非直線性を訂正する。この後者
の訂正動作は専ら２つの部分からなるシステムを通るよ
うに送られるが、ここで信号領域のディジタル位置信号
を得るため、物理的に見出すことができる位置の格子状
の列に沿う各点におけるロケータ・タイプの装置により
物理的領域で抵抗面30が最初にテストされる。信号領域
にあるものと考えることができるこれらのディジタル位
置信号は、次に、同じ信号領域内のアドレス値のある規
則的に増分されたシーケンスを確保するように調整され
る。実際に、信号領域において見出される実際の出力を
網羅する前記信号領域内の格子が形成される。次いで、
これらのアドレス値の各々に関して、それぞれの物理的
領域の座標値が計算され、上記の各アドレス値に関して
索引表形態で読出し専用メモリー内に置かれる。この読
出し専用メモリーは、この時制御装置70のマイクロプロ
セッサの構成要素によって訂正サブルーチンにおいてア
クセスされる。このため、ロケータ32の如何なる場所に
ついても制御装置はメモリーのアクセスができ、上記の
計算された物理的領域の座標値を得ることができる。次
に、この制御装置は、ロケータ32から受取った与えられ
たあるいは実際の信号に従ってこれらの計算された物理
的領域の座標値の二次元の補間加重操作を行なう。

計算された物理的領域の座標値およびアドレス値が得ら
れ本システムの製造時の一部としてメモリー内に置かれ
るため（オフライン）、所期のディジタイザまたは関連
する用途のため完全に受入れられる時間間隔内で比較的
廉価なマイクロ処理要素しか必要としない簡単な計算処
理により訂正操作を実施することができる。その結果得
られた座標対即ちディジタル・データ信号出力が回線11
8において示される順次ポートにおいて順次に、あるい
は回線120において示される如き並列に提供することが
できる。これらの出力は上位コンピュータ機構と結合さ
れる。

本文において前に示したように、抵抗シート30が交流ソ
ースにより付勢されるディジタイザ装置28に対する第１
の構造は図示の如くである。しかし、本システムはまた
ピックアップ32のケーブル96がソース50と結合されて所
要の座標位置における信号を生じる場合にも作動する。
このようなアーキテクチャにおける作動のため、回線52
をブロック98で始まるアナログ即ち信号事前処理要素に
対して結合される。

第６図においては、手に持ったロケータ即ちトレーサが
全体的に130で示されている。トレーサ130は、全体的に
132で示される一体に形成された頂部ハウジング部分の
内部に入れ子状に固定された透明なプラスチック基材の
板材（図示せず）を含む。例えば、透明のアクリルで形
成された透明な基材の前方部分134は、十字ヘアーカー
ソルおよび覗き円部138を有するように構成されてい
る。この覗き円部138および十字ヘアーカーソルは、抵
抗面30上の適当な位置に装置130を定置する際オペレー
タを助ける上で役立つ。上記の基部の板部材に対して印
刷回路板が接着されており、その底部は、上記の第１の
実施態様の場合における受信のため、あるいは本発明の
別の実施態様における交流信号の送信のため使用するこ
とができる縁枠部140の下方に配置された環状リングを
含んでいる。印刷回路板の上面は、指先で操作されるス
ィッチ142のアレイに対する接続のためその一部をなす
シールド・ケーブルならびにリード線に対して環状リン
グを結合するリード線を含む。アレイ142の各スィッチ
は、例えば、押された時硬い感触を有する弾性によるオ
ーバーセンター形式として設けることができる。トレー
サ130は更に、座標対を表わすデータが装置28が作動的
に関連する上位コンピュータの機構により受取られて受
入れられる如き時点で示された発光ダイオード144を有
する。前記スィッチ142は、例えば一連の種々の色の印
刷物に対する座標データの生成を示す色々な表示を持た
せることもできる。環状リングの設置部140の大きさか
らは、縁効果等により歪みを避けるため、抵抗シート30
に対する書込み活動領域をＩＴＯ層の実際の縁部から内
側へ約４cmの位置に配置しなければならないことが判る
であろう。

次に、上記の回路を特に詳細に示すため、第４図と関連
して述べたスィッチング・システムの詳細を示す第８Ａ
図および第８Ｂ図を参照されたい。同図においては、適
当な場合に同じ構成要素の番号が付されている。交流ソ
ース50と関連して生成される変動信号が矩形波として制
御装置70から得られ、コネクタ162を介して全体的に164
で示された信号処理回路に対して送られる。

抵抗面30が付勢される望ましい実施態様においては、こ
のコネクタ162において表わされる周波数値は約211KHz
となる。一方、抵抗面30をスタイラスまたはトレーサを
介して付勢状態が生じるモードと関連して使用される場
合は、この周波数の値は必然的に倍加される。166で示
される如き回路164の初期段は、通常０乃至５Ｖになる
矩形波からの初期のハーシュ即ち高調波内容を除去する
ため役立つ積分器としてコンデンサ170により構成され
る演算増巾器168を使用する。この段もまた、対称的に
＋２Ｖとなるように波形の中心をとるように作用する。
このように処理された信号は、次に全体的に174で示さ
れる帯域フィルタ段に対して抵抗172を経て送られる。
このため、フィルタ段174はコンデンサ178、180を使用
する典型的なフィルタ方式に構成された演算増巾器176
を含む。帯域フィルタ段は、この場所において、最初に
全ての高調波を除去し、次いで第１の段166から生じる
おそれがある直流バイアスを除去するため信号処理回路
164において使用される。一般に、コネクタ162において
入力される上記の211KHzの基底周波数を中心とする10の
Ｑを有する。回線182における段174の出力は、全体的に
184で示される電流駆動段の反対側に対して送られる。
例えば、モデルＬＨＯＯ２電流駆動回路として設けられ
ると、段184は抵抗面30のインピーダンスを駆動するよ
うに作用し、実際にはバッファ段として作用する。駆動
段184の出力は、コンデンサ186および回線185を経て、
回線185、187から前記のスィッチング段56、57の最初の
２つに対して結合された状態で示される。スィッチ56、
57はアナログ・バージョンとして示され、188で示され
るそのカッド・パッケージにおいて前記のスィッチ66、
67と組合される。スィッチ57に関する制御は、制御機構
70から回線78からコネクタ190を通って論理的な互換性
のある電圧信号の選択的な付加により行なわれるが、ス
ィッチ56に関する対応する制御は制御装置70からコネク
タ192からの信号を保有する回線76、77を介して行なわ
れる。同様に、スィッチ66は回線191を介して選択的に
接地され、回線78を介してコネクタ190と結合された回
線78からの論理的に互換性のある電圧信号の付加により
制御される。最後に、スィッチ67は回線193および191を
介して選択的に接地され、コネクタ192を介して更に制
御装置70に対し結合された回線77から制御される。

更に詳細に第８Ｂ図を照合れば、交流付勢信号が選択的
にスィッチ56および回線58を介て回線194に送られ、次
いで図示の如く接点即パッド34a〜34d（第６図）に対し
て出力側が結合されスィッチ・アレイ42のスィッチング
出力側に結合されることが判るであろう。スィッチ・ア
レイ42は、制御装置70からコネクタ196および組合せ回
線73、72を介て論理的に互換性のある電圧信号を選択的
に受取る。このよなスィッチング動作がｘ^＋の座標境界
領域を付勢して交流付勢状態を受取ることが想起されよ
う。同様に、スィッチ57は、ｙ⁻の座標情報の発生と関
連して、付勢信号を回線60aおよび197を介してカッド・
スィッチ・アレイ48に対て与える。４つのスィッチのア
レイ48に関る制御は、制御装置70から回線74、75および
そのコネクタＹＣＯＮＴＲＯＬ198を介して与えられ
る。同様に、回線線60aは回線199およびスィッチ・アレ
イ44の入力側に対して送られて、抵抗シート30のｘ⁻座
標の付勢状態を生じる。スィッチ・アレイ44は更に、回
線72、73および制御装置70からコネクタ196に現われる
如き入力ＸＣＯＮＴＲＯＬから制御される。スィッチ・
アレイ44、48に対る接地は、制御装置70からコネクタ19
2を介して選択的に付勢されるスィッチ67から生じる回
線60bから与えられる。第９Ａ図乃至第９Ｃ図におい
て、装置28のアナログ信号処理要素が詳細に示されてい
る。これらの図は、それに付され結合ラベルによって示
れるようにその英字の順序で並列関係に隣接すると考え
るべである。第４図においてピックアップ32として示さ
れる如トレーサ即ちスタイラスの出力側は第９Ａ図に示
されるようにコネクタ200および回線202を介して、89お
よび100により前の説明した前置増巾兼インピーダンス
整合回路の組合せ回路の入力回線204に対して結合され
ている。前置増巾段100は、その各フィードバックおよ
び入力経路にＲＣ回路208、210を有する演算増巾器206
からなっている。前に述べたように、信号ピックアップ
装置とアナログ回路の入力側との間のインピーダンスの
整合を行なうことは重要なことである。本発明の一実施
態様によれば、ピックアップ装置自体が高インピーダン
ス装置でありかつこれが抵抗面30自体との容量結合によ
って駆動されるため、望ましい信号対ノイズ比が受信モ
ードで作動するピックアップ32により達成される。反対
に、付勢信号がトレーサ即ちスタイラスから生成される
時は、抵抗面における容量結合は高インピーダンスを生
じ、これが比較的小な信号が抵抗面30において生成され
るシステムと関連してある電圧降下状態となる高インピ
ーダンスを表わす。このため、望ましくない信号損失が
結合部の両側に生じる。

抵抗面30とスタイラス間の結合が第６図と関連して述べ
た如きトレーサを使用する対応する結合状態としての性
格を持たないため、段100の出力回線212において生じる
予め増巾された信号に関してある選択的な減衰が要求さ
れる。この選択的な減衰状態を生じるため、214で示さ
れる如きタイプ4501のアナログ・スィッチが使用され
る。抵抗218に対して結合された入力ピンＹ０またはパ
ルスＹ１のいずれかに送られる回線212からのこの回路
に対する入力は、抵抗216を介して与えられる。このた
め、第６図と関連して記載した如きトレーサが与えられ
る場合は、Ａ０ターミナルまで延びる回線220が回線222
から接地されず、＋５Ｖの信号が回線224から回線220へ
加えられ、然るべく減衰され出力回線226に与えられる
信号の回線212からターミナルＹ１を経る受取り状態を
生じる。一方、スタイラスを使用する場合は、回線220
が結線222から接地され、出力回線226に与えるため減衰
しない信号が回線212からターミナルＹ０に対して受取
られる。

出力回線226は、コンデンサ228を介して帯域フィルタ回
路104に対して結合される。一方、回路104は、カスケー
ド方式でコンデンサ232を介して帯域フィルタ段234に対
して結合される非常に鋭敏な前縁フィルタを提供する高
域フィルタ段230を含んでいる。前記各段230、234は一
極構造であり、回線236における各段の出力は、前述の
フィルタ段174（第８Ａ図）のものと略々同じように構
成されたフィルタ段238に対して送られる。一般に、段2
30、234および238は、本発明の望まし実施態様において
は略々タイプＬＦ356の演算増巾器の如き構成となって
いる。しかし、周波数が更に高い場合、例えば400ＫHz
の範囲が用いられる場合（トレーサまたはスタイラスが
抵抗シート30に対して交流信号を生じる構成の場合）
は、タイプ2625の演算増巾器の使用が望ましい。

回線240における帯域フィルタ104の出力は、第９Ｂ図に
示されるように自動利利得制御段106の入力に対して送
られる。この自動利得制御段は、本回路のアナログ部分
に対る入力において生じる信号の広いダイナミック・レ
ンジが存するため使用される。このような信号の振動範
囲は、使用中抵抗シート30上のトレーサ即ちスタイラス
32の高さの変化、ならびにピックアップ装置と抵抗シー
ト30間の紙等の誘電性材料の挿時間の変化によって生じ
ることが多い。信号は最終的にはディジタル形態に変換
されるため、ある利得制御を行なうことが必要となる。
こあの利得制御を行なうためには、例えばタイプ4051で
よいセレクタ回路242が用いられる。回路242の入力ター
ミナルＹ０〜Ｙ７は、回線240が結合される入力を抵抗
回路244に対してタップを提供する。リード線246および
コネクタ248からのターミナルＡ０〜Ａ２における適当
な２進数制御を行なうことにより、制御装置70は入力タ
ーミナルＹ０〜Ｙ７のどれかにおいて抵抗回路のタップ
をとり、このように選択的に減衰した信号を出力回線25
0に生じる。回路242はまた、ずれの測定のため回線230
に接地電圧信号を強制するよに制御することもできる。
242のような装置において明らかになるヒステリシス特
性の故に、適当なタップを得るプログラムが然るべく調
整されることが判るであろう。

利得調整信号を含む出力回線250は、118で示される正確
な全波整流回路の入力側に結合される。整流回路110
は、初段252がその出力側において半波整流を生じるダ
イオード254、256を含む２つの段からなっている。この
半数整流された信号、次に、回線260および抵抗262を含
むフィードバックを有する第２の段258に対して送られ
て全波整流を行なう。平均操作はコンデンサ264を設け
ることにより行なう。

段110は更に、ダイオード268、および抵抗270、272を含
むオフセット・バイアス回路266を含んでいる。この回
路は回線260と結合され、これまでに述べてきたアナロ
グ信号処理システムにおける全ての直流レベルにおいて
正のバイアスを生じるように作用する。本システムの全
ての活動要素は、あるエラーを生じることになるあるオ
フセット電圧を有する。この電圧は負の値を有しまたそ
の後に遭隅するアナログ／ディジタル・コンバータ装置
が単に正の値しか変換できないため、後者の正の値の確
保は本構成によって行なわれるが、これは本システムの
制御プログラム全体において可能となる。例えば、回線
204における入力は接地することができ、最終的に生じ
る電圧は最終的にエラーとしてある減法により集められ
て訂正を行なうことができるあるディジタル・レベルに
変換される。段252および258は、周知のタイプＬＦ356
の演算増巾器を用いて構成することができる。

コンバータ回路110の回線274上の出力は、各コンデンサ
282、284と関連して作動する抵抗278、280からなる全体
的に276で示される二極低域フィルタを通るように送ら
れる。このようにフィルタされた出力は、次に、サンプ
ル兼保持用集積回路286をその主な構成要素として有す
るサンプル件保持回路112に対して送られるが、この集
積回路は例えばタイプＬＦ398として提供され、制御装
置70まで延びる回線288からの入力側に信号を保持する
ように選択的に付勢されるものでよい。アナログ信号即
ち位置の発生および受信成分からシステムノマイクロプ
ロセッサまたはディジタル要素の比較的ノイズの多い活
動状態を隔離する作動段として有効に作用して、前記サ
ンプル兼保持回路286の回線290における出力は、第９Ｃ
図に示される如き変換回路114のアナログ／ディジタル
変換回路292の入力ターミナルＲ27に対して制御された
状態で送られる。±12Vのレベルで付勢されるコンバー
タ292は、回線294からの適当な変換始動信号のＳＣター
ミナルにおける受取りと同時に回線240における信号の
変換動作を開始する。回線294はプルアップ抵抗296によ
って±12Vに保持され、このレベルは更に例えばタイプ7
4HＣ74でよいフリップフロップ302まで延びる回線300か
らその共通の入力を受取るタイプ74LＳ38の開路コレク
タ・バッファ298によってバッファされる。フリップフ
ロップ302のクリアターミナルＣＬＲは回線304によって
論理値ハイに維持され、この装置はコネクタ308により
示される如き制御装置70と結合されたその入力回線306
における変換始動信号によってトリガーされる。フリッ
プフロップ302は、コンバータ292を制御装置70のクロッ
クと同期させるように機能するが、これは反対の入力側
まで延びるコネクタ310と回線312、314によって示され
る如き制御装置70からフリップフロップに対して入力さ
れる102.4ＫHzの信号を与えることにより行なわれる。
回線294に与えられた信号は、変換を開始する信号がフ
リップフロップ302において付勢される回線314上の連続
的に作動するクロックによりクリアされるため、連続的
な論理レベルではない。回線312もまた、開放コレクタ
・バッファ316および＋12Vに結合されたブルアップ抵抗
320によって常にハイの状態に保持される回線318との結
合状態によりコンバータ292に対してクロック入力を提
供することが判るであろう。コンバータ292のこの12ビ
ットの変換出力は、回線アレイ322によって示されるよ
うにそのＱ０〜Ｑ11並列出力に存在する。アレイ322内
の出力回線は、324において示されるそのアレイにおけ
る如くこれに結合されたタイプ74C901バッファによって
５Ｖのロジックに個々に変換される。その結果得られる
並列の12ビットの出力は、コネクタ328によって示され
るように制御装置70に対して戻るようにデータ・バス32
6に対して送られる。コンバータ292による変換が完了す
る如き時点において、回線330における出力ターミナル
Ｖccは活動状態の論理値ローをとり、この活動状態の論
理値ローは電界効果トランジスタ332によって12Vから５
Ｖの論理レベルに変換される。トランジスタ332は、コ
ネクタ336によって示される如き制御装置70に延びる信
号回線334を有する。回線288は回線334との結合を介し
て同じコネクタに対して結合されていることに注目され
たい。トランジスタ332は、例えばタイプＳＤ1117Nとし
て提供されるものでよい。回線294は活動状態の論理値
値ローをとるが、回線330におけるターミナルＶccは変
換の開始を確認するとこれに続いてハイの状態になる。
トランジスタ332による更に低いレベルへの変換と同時
に、その結果得られる信号はサンプル兼保持回路286に
戻されて信号を回線290に保持する。ディジタル変換の
完了と同時に、回線330におけるターミナルＶccの信号
は活動状態の論理値ローをとり、この状態は回線334に
おいて証明され、制御装置70によってポーリングされ
る。実際に、これはデータ準備完了信号である。同じ論
理レベルの変化が回線288およびサンプル件保持回路286
において証明される。

抵抗シート30が例えば約30×30cm（12×12インチ）の活
動領域のフォーマットと関連して使用される時、12ビッ
トのコンバータ要素292に対して13ビットのＡ／Ｄ変換
が要求される。この13ビットを生成するためには、入力
回線290における通常８Ｖの完全スケール信号が12ビッ
トの変換が行なわわれ０乃至４Ｖまたは４乃至８Ｖのい
ずれかの範囲内となるようにコンバータ自体の内部の基
準により処理される。制御装置70は、回線290における
信号が４Ｖより低いかどうかを判定し、もしそうである
ならば、13ビットは０とされる。回線290における信号
が４Ｖより高ければ、別の変換が行なわれ、この場合コ
ンバータ292内の基準が変更され、13ビットが生成され
る。この判定は、ターミナルＲ25およびＲ26からアクセ
スされる如きコンバータ292内の内部抵抗を用いて行な
われる。これらのターミナルは、更に高い電圧範囲にお
ける13番目のビットに対する必要に従ってアースまたは
＋12Vのいずれかと結合される。制御装置70が回線290に
おける入力が上記の半分のスケール即ち４Ｖより高いか
低いかについて判定する。これと同時に、信号がコネク
タ340からタイプＬＭ339のコンパレータ342の片側に至
る回線338において生じる。コンパレータ342は、コンピ
ュータのロジックからコンバータ292の±12Vのレベルに
変化するレベルを生じる。従って、上記信号がコンバレ
ータ342に対する負の入力にあると、そのゲートが回線3
46を介てコンバレータ342の出力側に結合されるタイプ
Ｊ111ＥＥＴが付勢されて、回線348を介してコンバータ
292のターミナルＲ25およびＲ26に対して結合された抵
抗と関連する＋12Vを生じるように付勢される。反対
に、内部抵抗は回線352における信号の結果ＦＥＴ350に
対て送られる回線338における信号によって接地れる。
明らかなように、コンバレータ342に対する反対の入力
は抵抗354および回線358を介てこれに接続されたダイオ
ード対356によって調整される。

第10図においては、第７図に示されるトレーサの実施態
様における発光ダイオード144を付勢するための小さな
回路が示される。例えば、ＬＥＤ144は、そのエミッタ
が回線362において示されように＋５Ｖに集められ、そ
のベースがコネクタ368により示されるように回線364お
よび抵抗366を介して制御装置70に対して結合されたタ
イプＭＰＳ2907でよい。トランジスタ144のエミッタは
抵抗370を介して電源のアースに結合されるが、ベース
結合回線364はプルアップ抵抗372を介して＋５Ｖに結合
される。明らかなように、回線366がローの活動状態と
なる時、ＬＥＤ144が発光させられる。

第11Ａ図乃至第11Ｃ図においては、ディジタイザ28の回
路のディジタル要素が特に詳細に示される。これらの図
面は、その結合ラベルによって示されるようにアルファ
ベット順に隣接する位置に置かれる。最初に真中の第11
Ｂ図においては、回路がその作用下で作動するマイクロ
プロセッサが380で示され、示されたマイクロプロセッ
サはタイプ8085であるが、僅かに改善された能力のタイ
プ8088が本用途には望ましいと考えられる。マイクロプ
ロセッサ380は、そのＸ１およびＸ２ターミナルにおい
て6.5536MHzの出力を得る水晶制御発振器382から駆動さ
れる。その結果、そのクロック・ターミナルＣＬＫは、
４で除算するカウンタ386の入力に対して結合される回
線386において対応する出力を生じる。カウンタ386の４
つの出力の内の１つは、前記のコネクタ162（本例で
は’を付して示す）に対して結合される回線388におい
てタップされ、トレーサ即ちスタイラス32を介して抵抗
面30に付勢状態が与えられる本発明の実施態様における
第８Ａ図の164で示された付勢フィルタ段に対して約40
9.6KHzの矩形波入力を生じる。一方、第１の実施態様に
おいては、カウンタ386は抵抗面30自体が付勢される望
ましい実施態様において要求される204.8KHzの周波数信
号を生じるため回線392に延びる回線390および同じコネ
クタ162においてタップがとられえる。回線390はまた、
別の４除算カウンタ394の入力側に送られ、その出力は
第９Ｃ図におけるフリップフロップ302と関連して述べ
たコネクタ310まで延びる回線396においてタップされて
いる。コネクタ310における出力信号の周波数は102.4KH
zであることが想起されよう。カウンタ294の他の出力は
回線398において与えられるが、これは例えばタイプ815
5Hとして提供される複合ランダム・アクセス・メモリー
（ＲＡＭ）兼タイマー回路400（第11B図）の「ＴＩＭＥ
ＲＩＮ」に対して送られる。複合回路400は更に、マイ
クロプロセッサ380による使用のため入出力ポート機能
の12ビットを提供する。その制御の関連を生じるため、
複合回路400およびマイクロプロセッサ380の共通に示さ
れるＩＯ／Ｍ、ＡＬＥ、ＲＤ、ＲＤ、ＷＲおよびＲＳＴ
ターミナルが共通に結合されている。これらの共通の結
線380が離散状態のプルアップ抵抗401のアレイを介して
＋５Ｖの電源と結合されることを留意されたい。回路40
0のＲＡＭ入力ターミナルＰＡ２〜ＰＡ７およびＰＢ０
〜ＰＢ６はバス326と結合され、これらは更にアナログ
／ディジタル・コンバータ292（第９Ｃ図）の並列ディ
ジタル出力を受取るためのコネクタ328と結合されてい
る。回路400のアドレス／データ・ターミナルＡＤ０〜
ＡＤ７は、共通のアドレス／データ・バス402を介して
マイクロプロセッサ380Ｎ９と対応するポートならびに
汎用非同期送受信装置（ＵＡＲＴ）404の対応するデー
タ・ポートＤ０〜Ｄ７に対して結合されている。回路40
0のターミナルＰＣ０およびＰＣ１は各コネクタ368、34
0と結合され、これは更にＬＥＤ144（第10図）を付勢し
てコンバータ292にしてビット13の情報を提供する。本
文で前に述べたように、ＬＥＤ144は記号対の信号が上
位コンピュータに対して送信された時のみ付勢される。
バス402は、＋５Ｖ電源（第11A図）と結合された離散プ
ルアップ抵抗406のアレイまで続くように示されてい
る。バス402は更に、バス410の連続部までコネクタ回線
408により示されるように結合され、その１要素はプロ
グラム可能な読出し専用メモリー（ＰＲＯＭ）412の出
力ターミナル00〜07に至る。ＰＲＯＭ412は、例えばタ
イプ2764として提供することができきる。本装置は、更
にマイクロプロセッサ380の書込みターミナル▲▼
まで延びる回線414からそのＯＥターミナルにおいて付
勢される。ＰＲＯＭ412の更に高いレベルのアドレス・
ターミナルＡ８〜Ａ12はマイクロプロセッサ280の対応
するアドレス・ターミナルに対してバス412によって結
合されるが、更に低い順位のアドレス・ターミナルＡ０
〜Ａ７はバス418によってアドレス・ラッチ即ちバッフ
ァ420の各ターミナル１Ｑ〜８Ｑに対して結合される。
ラッチ420は、例えばタイプ74HＣ373でよく、バス410を
介してマイクロプロセッサ380に至るバス410に対して結
合されたそのデータ・ターミナル１Ｄ〜８Ｄを有する如
くに示れている。ラッチ420のＧ（使用可能）ターミナ
ルは、回線422を介してマイクロプロセッサ380の読出し
ターミナル▲▼に対して結合されている。ラッチ42
0は、マイクロプロセッサ380が多重化されたアドレスを
有しデータ・バス402およびアドレス情報が保持即ち捕
獲されなければならないため、本回路においては必要で
ある。

バス410は更にバッファ424のＹターミナル入力まで延
び、それに対する反対側即ちＡターミナル入力はディッ
プ・スイッチ・アレイ428の個々のスィッチに対してリ
ード・アレイ426を介して接続されている。アレイ426内
の各リードは抵抗アレイ430の対応するプルアップ抵抗
と結合され、かかる抵抗は＋５Ｖ電源と結合されること
を留意されたい。スィッチ・アレイ428内の個々のスィ
ッチは、オペレータが種々の操作の特性、例えば対の座
標信号の毎秒の伝播速度を選択することを可能にする。
このため、座標対信号は毎秒１対、毎秒５対、毎秒40
対、等の速度で送信することができる。ユーザはまたモ
ード・スィッチのセット、例えばオペレータがスィッチ
・アレイ142の選択されたボタンを押す時座標対情報即
ち信号が送られるモード「点」を選定することもでき
る。更に、アレイ142におけるスィッチの投入にも拘ら
ず、座標対信号が連続的に送られる「ストリーム」モー
ドを選定できる。アレイ142内のボタン即ちスィッチが
押される時座標対情報が座標信号のストリームとして送
られる「スィッチ・ストリーム」モードの選定ができる
が、このような信号の送信は前記スィッチが離される時
停止し、また座標対が送られない「遊休」モードの選定
もできる。スィッチ428はまた英国式即ちメートル法の
較正を選定するためセットすることもできる。更に、こ
のスィッチを投入すると、オペレータがキャリッジ戻し
（改行）またはキャリッジの戻し行送り文字を送信に対
する接尾部として置くことを選定することを可能にする
が、スィッチ▲▼／ＢＣＤの選択は２進数の如き
またはＡＳＣＩＩフォーマットに変換された如きデータ
の提供を行なう。

類似のスイッチが第１１Ｃ図において432で示されてい
る。このスイッチについて見れば、オペレータはそのよ
うにラベルで示した４のスィッチの操作によってボー速
度を選択することができる。次のシーケンスにおいて、
オペレータは「データ・ストローブ」の操作によってス
トローブ入力の後縁部または前縁部において列並データ
を生じるように選定することができる。次のシーケンス
において、オペレータは状態妥当検査を実施するように
選定することもできる。次に隣接するスイッチ要素にお
いては、オペレータにより奇偶数パリティーを選択する
ことができるが、次のシーケンスのスィッチはパリティ
ーまたはパリティーなしのオペレータの選定を行なう。
最後に、スィッチ432は、同する約0.076または0.127mm
（３ミルまたは５ミル）の円の解像度の選択を可能にす
る。スィッチ432における後者の３つのスィッチ入力
は、それぞれバッファ434の入力ポート２Ａ４、２Ａ３
および２Ａ１に対して送られる。バッファ424と同様
に、バッファ433はタイプ74HＣ244でよく、その出力側
ターミナルは共通のデータ／アドレス・バス402に対し
て結合された状態で示される。バッファ434のポート１
Ａ１〜１Ａ４もまたトレーサ130（第６図）のそのアレ
イの対応する４つのスィッチから入力回線436〜439と結
合されている。バッファ434に対する全ての入力はそれ
ぞれ更に＋５Ｖソースまで延びるアレイ440内のプルア
ップ抵抗を介して結合されている。

バス402もまた、例えばタイプ74LＳ244とすることがで
きる入力バッフア442の出力ポートに至るように示され
ている。バッファ442に対する入力ポートは、その各回
線が446で示されるそのアレイのプルアップ抵抗を介し
て＋５Ｖソースに結合された回線アレイ444等と結合さ
れている。回線アレイ444は、上位コンピュータ等との
並列接続を提供するように処理し、例えば、ユーザがさ
もなければ前に述べたスィッチ424および432の操作によ
り生じ得るデータと対応しかつこれを指定変更する構造
データまたはプログラミング・データを受取るように機
能する。この回路の並出力ポートは、出力ラッチ450の
１Ｑ〜８Ｑとの接続部から延長する回線アレイ448とし
て示される。例えばタイプ74LＳ273である場合、ラッチ
450の入力ポート１Ｄ〜８Ｄはバス402に対して結合さ
れ、明らかなようにこのラッチは装置28が共に作動する
上位コンピュータに対して８ビット出力データを生じ
る。ラッチ450の直前にはこれに対してバス402と結合さ
れる別の出力ラッチ452の入力ポート１Ｄ〜８Ｄがあ
り、またシステム内の制御機能を提供する色々な出力が
ある。例えば、タイプ74HＣ273の場合には、ラッチ452
のターミナル１Ｑは、第８Ｂ図における回線73と関して
記述した如き、同図に示されたゆに同じコネクタ番号19
6により表わされる信号ＸＣＯＮＴＲＯＬを送るよう
に作用する。ラッチ452のターミナル２Ｑはコネクタ198
および回線74において第８Ｂ図に示された如き信号Ｙ
ＣＯＮＴＲＯＬを有し、前者はまた同図においても示さ
れている。ターミナル３Ｑは、第８Ａ図におけるコネク
タ192と関して記述した同図においてそのコネクタの照
合番号が示される前記の信号ＰＬＵＳＣＯＮＴＲＯＬ
を送るが、ターミナル４Ｑは同図においてコネクタ190
で記述されかつ同図にそのコネクタの表示が繰返される
如き対応する信号ＭＩＮＵＳＣＯＮＴＲＯＬを送る。
最後に、ラッチ452のターミナル６Ｑ〜８Ｑは、第９Ｂ
図においてコネクタ248で示された如きそのコネクタの
表示が同図において繰返される自動利得制御回路242に
対して利得制御入力を送る。

第11Ｂ図に戻り、マイクロプロセッサ380は、第９Ｃ図
と関して述べたようにコネクタ308における変換開始信
号をその直データ・アウト・ターミナル（ＳＯＤ）を介
して提供するように示されている。同様に、このマイク
ロプロセッサは、第９Ｃ図に示されたようにコンパータ
292から始まるコネクタ336からその直列データ入力（Ｓ
ＩＤ）において変換完了信号を受取る。同じコネクタ表
示が同図において示される。マイクロプロセッサ380に
対する割込みが、回路400のタイミング機能から回線454
およびタイプ74ＬＳ86ゲート456を経てそのＲＳＴ6.5タ
ーミナルで生じる。この排他的ＯＲゲートに対する反対
の入力は＋５Ｖソースから与えられる。同様に、ＵＡＲ
Ｔ404からマイクロプロセッサ380ＲＳＴ7.5ポートに対
して割込みが指示されて１バイトの受取りを表示する。
これに関して、受信用意完了ターミナルＲＸが回線458
およびターミナル748Ｃ332ＯＲゲート460を介して上記
ターミナルに対して結合されることに注意されたい。ゲ
ート460に対する反対の入力は回線462から得られるが、
これは更にその入力が並列の入力ポート・リード・アレ
イ444の最も上部のリードからの専用である他の74ＬＳ8
6ＯＲゲート464の出力と結合される。上記のリードによ
り送られる信号は＋５ＶソースでＡＮＤされて、更にバ
ッファ442の入力１Ａ１に対して送られる。同様に、上
位のリセット信号入力が＋５Ｖソースを送る回線466お
よびマイクロプロセッサ380のターミナル入力ＴＲＡＰ
に対してインバータ470を送る回線468を介して送られる
ように第11Ｃ図に示される。

マイクロプロセッサ380により生成された要素制御装置
即ちシステムのマッピングは、プルアップ抵抗アレイ47
2を経て＋５Ｖソースに結合され、またデコーダ474の制
御入力ターミナルＣＳ１、１Ｂ、１Ｂ、２Ａ、２Ｂに対
して結合されるターミナルＡ13〜Ａ15から与えられる。
デコーダ474はタイプ74HＣ139として提供され、その１
Ｙ０ターミナル474は回線476に沿ってチップ選択入力を
ＰＲＯＭ412（第11Ａ図）のＣＥターミナルに対して与
えるように作用する。同様に、デコーダ474の１Ｙ１タ
ーミナルは回線478に沿って回路400のチップ選択ターミ
ナルＣＳに対してチップ選択信号を与える。デコーダ47
4の１Ｙ２ターミナルは、回線480を介してＵＡＲＴ404
のチップ選択ターミナルＣＳに対して結合されている。

デコーダ474のターミナルＣＳ２はＯＲゲート482の出力
側に結合され、その１つの入力は回線482においてイン
バータ486の出力から別れ、それに対しる入力はマイク
ロプロセッサ380のターミナルＡ15と結合された回線48
8、490から与えられる。ゲート482の反対の入力は、マ
イクロプロセッサ380の読出しターミナルＲＤまで延び
る回線492から与えられる。

デコーダ474の第２のグループのターミナルのターミナ
ル１Ｙ０はバッファ442（第11Ｃ図）の使用可能入力タ
ーミナルに対して回線494により結合された状態で示さ
れるが、次に隣接する出力ターミナル１Ｙ１は回線496
を介してバッファ434の対応する使用可能ターミナルに
対して結合されている。同様に、この第２のグループの
ターミナル１Ｙ２は回線498を介して使用可能状態をバ
ッフア424（第11Ａ図）の対応する使用可能入力ターミ
ナルに対して与えるように結合されている。

本システムにおいてこれ以上の複号能力を提供するた
め、デコーダ474の上位のターミナル・グループのター
ミナル１Ｙ３は回線500によってＯＲゲート502の１つの
入力に対して結合される。例えば、ゲート502はタイプ7
4ＨＣ32として与えられる。ゲート502に対する反対の入
力は、回線504、506を介する接続によりマイクロプロセ
ッサ380の書込みターミナルＷＲから得られる。回線508
におけるゲート502の出力は、出力ラッチ452（第11Ｃ
図）のクロック入力ＣＬＫに対して結合される。

同様に、回線506は別のＯＲゲート510の入力側に結合さ
れるが、これに対する反対の入力は回線484から延長す
る回線512から与えられる。回線514におけるゲート510
の出力は出力ラッチ450のクロック入力ＣＬＫまで延長
している。ラッチ450のクリア・ターミナルＣＬＲは更
に、回線518からマイクロプロセッサ380、回路400およ
びＵＡＲＴ404の共通に結合されたターミナルＲＳＴに
対して回線516によって結合される。回線518からの信号
は、回線516においてそれが存在する前にインバータ520
において反転される。

マイクロプロセッサ380は、システムに対する給電と同
時に、あるいは第11Ａ図に示されるスィッチ520のオペ
レータによる投入により初期化機能を実施する。スィッ
チ520の片側は接地されるが、その反対側はマイクロプ
ロセッサ380のターミナルＲＩＮまで延びる回線522に対
して結合される。回線522は、ＲＣ回路内でコンデンサ5
26と関連して作動する抵抗524を介して＋５Ｖソースに
保持される。従って、スィッチ520を閉路すると、コン
デンサ526は放電することが許容されて、回線522に沿っ
てパルスの印加を生じる。ダイオード528は＋５Ｖより
高い過渡電圧に対する保護を行なうように作用する。パ
ワーアップ再開もまた、抵抗524／コンデンサ526の回路
と関して自動的に行なわれる。明らかなように、この回
路は所要の小さな遅れを生じる。

ＵＡＲＴ404は、第11Ｂ図において全体的に118で示され
る直列インターフェース・ポートと関連してある上位コ
ンピュータと直列に通信するため使用される。ＵＡＲＴ
404に対する入力はマイクロプロセッサ3890からバス402
からのそのデータ入力ポートＤ０〜Ｄ７に対するもので
あるが、本装置の出力は回線530におけるデータ送信ポ
ートＴＸＤにおいて与えられ、その出力は回線534に与
えるためゲート532にいてバッファされる。ＵＡＲＴ404
に対する対応する直列入力は、インバータ538を含みタ
ーミナルＲＸＤまで延びる回線536において与えられ
る。これらのターミナルの下方には従来の初期手順機能
が含まれる。このため、ターミナルＲＴＳにおいて与え
られるＲＥＡＤＹＴＯＳＥＮＤ信号はバッファ542
を含む回線540において与えられるが、ＣＬＥＡＲＴ
ＯＳＥＮＤ信号は抵抗546を介して＋１２Ｖソースと
結合される回線544からターミナルＣＴＳにおいて入力
される。回線544はまたインバータ548を内蔵する。この
データ・ターミナル出力用意完了信号はＵＡＲＴ404の
ＤＴＲターミナルにおいて与えられ、バッファ552を内
蔵する回線550を介して送られる。

本文に既に述べたように、ＵＡＲＴ404の作動のため選
択されたボー速度は、スィッチ・アレイ432（第11Ｃ
図）の構成要素の作動と関連してオペレータにより選択
される。このボー速度の選択は、４つのリード・アレイ
556を介してボー速度タイマー558のＡ−Ｄ入力側に与え
られる。このように選定されたタイマー558からの周波
数出力は、ＵＡＲＴ404のＴＸＣおよびＲＸＣターミナ
ルに至る回線560において与えられる。

ある上位構成要素に対して与えるためのディジタイザ28
の並出力ポート120（第11Ｃ図）は、選択タイミング入
力を要求する。この選択タイミング入力は、第11Ｃ図に
示したような回線562においてデータ・ストローブ信号
として与えられる。回線562は排他的ＯＲゲート564の出
力側から延び、その１つの入力はスィッチ432における
オペレータが制御するデータ・ストローブ選択側から延
びる回線566かの使用可能論理レベルにある。回線566は
常に抵抗568を介して＋５Ｖソースに保持される。ゲー
ト564に対する反対の入力は組合せカウンタ572からのデ
ータ・ストローブ・タイミング信号を保持し、第11Ｂ図
に示されるようにＪＫフリップフロップ574に入力す
る。フリップフロップ574のＪ入力ターミナルは、回線5
75および576を介して回線514に対してこれが接続される
故に常に出力ラッチ450に対して与えられるタイミング
出力を受取るように結合されている。フリップフロップ
574に対するクロック入力は、カウンタ386および回線39
0、392（第11Ａ図）から得られ、上記の104.8KHzの信号
を保持する。これと同じ信号がインバータ580および回
線582を介してカウンタ572に対して与えられるが、回線
570におけるその出力は回線584を介してフリップフロッ
プ574のＫ入力ターミナルに対してフィードバックされ
る。４による除算を示すこのための回線584における出
力は、フリップフロップ574のリセットまたは初期化を
行なう。回線570における出力は更に約60μ秒の予め定
めた遅れを生じて、上位装置に対する前記のデータ・ス
トローブ信号を表わす。このため、ラッチ450はデータ
でロードされ、これに続いて回線562における信号がデ
ータが使用できる状態にあることを表示する。

ディジタイザが上位機器からデータを受取る場合、デー
タの用意完了信号をこの上位機器、例えばアレイ444
（第11Ｃ図）の回線586から与えることができる。回線5
86は、第11Ｂ図に示される別のフリップフロップ588の
Ｊ入力ターミナルに至る。フリップフロップ588は、マ
イクロプロセッサ380のクロック出力を保持する回線384
との結合部まで延びる回線590からクロックされる。こ
のフリップフロップのＫターミナルは接地され、そのＱ
出力ターミナルは回線592を介して並入力バッファ442の
入力２Ａ３ターミナルに対して結合される。フリップフ
ロップ588のクリア・ターミナルは、書込み指令と関連
してクリア動作が生じるように回線574に対して結合さ
れている。フリップフロップ558は、マイクロプロセッ
サ380が信号のボーリングまたは読出しができる時ま
で、上位コンピュータから受取ったデータ用意完了信号
を保持する機能を有する。

第12Ａ図乃至第12Ｃ図においては、マイクロプロセッサ
380によって行なわれる全体的な制御プログラムが略図
的に示される。第12Ａ図の最上部に示されるように、プ
ログラムは始動手順と同時に開始する。この手順は、本
文に既に述べたように、パワーアップにより開始するこ
とができる。更に、コンデンサ526の充電を行なうた
め、スィッチ520の瞬間的な操作により再始動を行なう
ことができる。始動に続いて、第12Ａ図のブロック600
に示すように、システム内の全ての割込みは、制御シス
テムの初期化の間割込み手順を行なうことができないよ
うに消勢される。この消勢タスクに続いて、プログラム
が進んでブロロック602に示すようにスタック・ポイン
タおよびメモリーの変数を初期化する。このタスクに続
いて、ブロック604に示すように、スィッチ428（第11Ａ
図）および432（第11Ｃ図）を読出してシステムの運転
のためのオペレータが選択したパラメータを生じる。第
11図Ａ乃至第11Ｃ図と関連する記述から、これらの上位
コンピユータがスィッチの選択を無効化することができ
ることが想起できよう。ブロック604に示した如きスィ
ッチの選択に基づいて、システムは次にバッファ606に
示すようにモード・レジスタをセットする。「点」、
「ストリーム」、「スィッチ・ストリーム」および遊
休」として先に述べたシステムの４つの可能な操作モー
ドがある。モード・レジスタのセットに続いて、バッフ
ァ608に示すように、分解能フラッグがスィッチにより
選択される如き分解能の高低についてセットされ、ブロ
ック610で示すように、これらのスィッチにおけるオペ
レータの選択に基づいて英国式即ちメートル法フラッグ
がセットされる。プログラムは次にブロック612の命令
まで進み、ここで上記のスィッチにおける直列または並
列の送信の選択に従ってフラッグがセットされる。最後
に、ブロック614に示すように、ＵＡＲＴ404のポートが
初期化される。

ディジタイザ28の回路の直流の増巾または類似の操作成
分が第９Ｂ図と関連して記述したようにどんな操作環境
とも関連するドリフト特性を呈するため、正確なオフセ
ットが確認され、次いでこのオフセットが計数化即ち測
定される。これは、選択回路242に対するマイクロプロ
セッサの指令により回線250を実質的に接地レベルにさ
せることによって行なわれる。この指令はブロック616
において示され、オフセットの量が測定されて保持され
る。ブロック618に示されるオフセットの測定に続い
て、マイクロプロセッサは回路244および関連する回路2
42における利得をこのような利得が要求れる最悪の場合
を予期して最大の値にセットする。このプログラムは、
節点即ちコネクタＡにより示される如く第12Ｂ図に示さ
れる命令まで継続する。同図によれば、コネクタＡはブ
ロック620の命令に続く如くに示され、これと同時に初
期化手順の完了の後に通常の操作のための割込みを可能
にする命令が続くことが示される。

次に、システムはｘ座標方向に沿って測定を行ない、シ
ステムの利得がブロック622における命令により示れる
如きｘ軸の利得設定点にセットされる。この命令は、プ
ログラムの最初のサイクルに対する最大値をセットする
が、プログラムが循環し続けるに伴い、ＸＧＡＩＮ選択
が調整されることになる。利得のセットと同時に、命令
バッファ624で示されるように、アナログ・スィッチが
ｘ^＋の形態に対してセットされる。このめ、第４図にお
て、アレイ42、44のスィッチに加えてスィッチ56、67が
セット即ち閉路されるように信号ＸＣＯＮＴＲＯＬおよ
びＰＬＵＳＣＯＮＴＲＯＬが操作されることが想起され
よう。このスィッチ・ロジックの提供により、ブロック
626における命令により表われる如く、行なわれる測定
命令ＸＰＬＵＳと対応てディジタル評価が生成されるよ
にサブルーチンＡＤＲＥＡＤが呼出される。このサブル
ーチンＡＤＲＥＡＤにつては、本願と同日付けで出願さ
れ同じ譲受入に譲渡れた係属中のＲ．Kableの米国特許
出願第06/665,302号「電子的グラフィック装置」におい
て詳細に記載されている。この時、プログラムはブロッ
ク628における命令に進み、ここでディジタル・フォー
マットにおける測定内容ＸＰＬＵＳが格納される。ブロ
ック630に示すように、本システムはこの時、Ｘ座標の
反対方向の評価を行なうことができるようにスィッチの
セッティングＸＣＯＮＴＲＯＬを維持しながら、負の方
向の制御に変換する。ブロック632において述べるよう
に、サブルーチンＡＤＲＥＡＤが呼出され、ＸＭＩＮＵ
Ｓに対するディジタル形態の評価が生じ、ブロック634
に示すようにこの値は格納され、全てのこのような格納
動作が周知の方式でＲＡＭにおいて行なわれる。

節点Ｂに示すように、次にプログラムは第12Ｃ図の対応
する節点の見出しへ進み、Ｘ軸のヒステリシス・フラッ
グがセットされたかどうかを判定するブロック636に示
す照合に進む。このフラッグは、２つの妥当ではあるが
異なる利得制御評価がある座標の評価ＸＰＬＵＳおよび
ＸＭＩＮＵＳについて与えられる可能性が存在するよう
な時セットされる。フラッグがセットされない場合に
は、回線638および節点Ｃによって表われるよに、プロ
グラムは第12Ｄ図に示される結合節点で始まる同図の命
令に行く。

一般に、第12Ｄ図に示されるプログラムは、前に行なわ
れた２つのＸ軸の読みが利得に関して妥当であるかどう
かを判定する。これに関して、行なわれディジタル的測
定がその範囲内で比較される上下の閾値を有するウィン
ドが確立される。一般に、この比較における基準は、両
方の読みが前記ウィンドの高い閾値よりも低くなければ
ならず、またその一方が低い閾値よりも高くなければな
らないことである。ブロック640における照合について
見れば、ＸＰＬＵＳの値が高い閾値よりも大きいかどう
かについて判定が行なわれ、もしそうならば、線642に
より示れるように、ＸＧＡＩＮの値がシステムの最小の
利得よりも大きいかどうかについて照合がブロック644
に示されるよに行なわれる。その場合には、ブロック64
6で示されるように、値ＸＧＡＩＮは第９Ｂ図に示され
る回路244内の１つの抵抗により表わされるように１の
増分だけ減分される。回路244内の個々の抵抗に対る抵
抗値はインピーダンスの約18％の増分を確保るように選
択されることが判るであろう。この比率の増分は、さも
なければ低い比率の抵抗の増分値により生じるおそれが
ある隣接する利得値間の変動を生じることなく利得の変
更を行なうための最適な方法と考えあれる。ＸＧＡＩＮ
の調整に続いて、節点即ちコネクタＤにおいて示される
ように、プログラムは第12Ｂ図における対応する節点お
よび線648により示されるようにブロック622における如
くシステムの利得をセットするため戻る。プロック644
における照合の結果が否である場合は、線650により示
されるように、プログラムは再びブロック622に示すよ
うにシステムの利得をセットするため戻る。

ブロック640における照会が値ＸＰＬＵＳが高い閾値よ
りも大きいことを示す場合、ブロック652により示され
るように、値ＸＭＩＮＵＳが高い閾値よりも大きいかど
うかについて判定が行なわれる。その場合には、線654
で示されるように、値ＸＧＡＩＮを選択的に減分するた
め同じ手順が行なわれ、値ＸＰＬＵＳおよびＸＭＩＮＵ
Ｓの双方が高い閾値より低い場合には、ブロック656に
示すように、値ＸＰＬＵＳが低い閾値レベルよりも大き
いかどうかについて判定が行なわれる。この値が前記閾
値より大きくない場合には、線658およびブロック660に
示すように、測定結果ＸＭＩＮＵＳが低い閾値より大き
いかどうかの判定となる。そうである場には、線662お
よびブロック664により示されるように、値ＸＧＡＩＮ
が格納される。同様に、ブロック656における照会が値
ＸＰＬＵＳが低い閾値より大きいことを示す場合には、
線666により示すように値ＸＧＡＩＮが格納される。こ
のＸＧＡＩＮの値は、次の動作サイクルが生じるような
時に第12Ｂ図におけるブロック622と関連して記載され
るように用いられる。この時、プログラムは進んでコネ
クタＥにより示すようにヒステリシス検査を行なう。

値ＸＭＩＮＵＳまたはＸＰＬＵＳのいずれも低い閾値を
越えない場合には、線668および判定ブロック670により
示されるように、値ＸＧＡＩＮがシステムの最大容利得
より小さいかどうかの判定が行なわれ。このテストが満
たされる場合は、ブロック672に示すように、値ＸＧＡ
ＩＮが増分される。反対に、値ＸＧＡＩＮが最大許容利
得よりも小さくない場合には、線674および節点即ちコ
ネクタＤにより示されるように、プログラムは第12Ｂ図
の線648対応する節点に戻り、線648における同じ利得値
を存在させることが判る。反対に、値ＸＧＡＩＮにおけ
る増分がブロック672における命令によって行なわれる
場合、この増分値が線648により表わされる位置におい
て強制され、システムの利得はブロック622において示
されるように前記値を反映することになる。

第12Ｃ図のブロック636と関連て本文に既に述べたよう
に、単一の点が交流ソースを最初に一方の境界に、次い
で他方に与えることによりある一方の座標方向に沿って
評価される場合、２つの異なる利得レベルが同じ点の測
定のため生じ得るため、抵抗シート30またはシステム自
体における非直線性がある座標点に対すする不当な読み
を生じることになることが判った。従って、第12Ｃ図お
よび第12Ｅ図に示されるルーチンが用いられる。これに
より示されるルーチンによれば、可能な限り最も大きな
妥当な利得がシステムに対して選定され、この場合２つ
の妥当な利得が得られる。第12Ｅ図においては、ブロッ
ク664において格納された命令ＸＧＡＩＮからのコネク
タ即ち節点Ｅが最初に評価されて、もし利得信号が１つ
の利得ステップ、例えば因数18％だけ増分されたものと
すれば、その結果得られる増分は閾値を受入れるウィン
ド内に残ることを判定する。従って、ブロック676にお
いては、もし例えば１／18％即ち１ステップの利得の増
加に関して増加したものとすれば、この値が評価のウィ
ンドの高い閾値内に維持されることに基づて信号ＸＰＬ
ＵＳが評価される。ブロック676はこの評価結果を実施
し、値ＸＰＬＵＳが１の利得因数だけ増分することがで
きる場合には、線678およびコネクタＦにより示される
ように、プログラムは続行することができる。信号ＸＰ
ＬＵＳがこのように変更することができる場合には、ブ
ロック680により示されるように、同じ評価が信号ＸＭ
ＩＮＵＳについても行なわれる。信号ＸＭＩＮＵＳが１
の利得因数だけ増加させることができる場合には、線68
2により示れるように、プログラムは利得を変化するこ
となく続行する。

一方、信号ＸＰＬＵＳおよびＸＭＩＮＵＳの双方がブロ
ック676および680の評価に失敗する場合には、測定結果
が最大ウィンド閾値よりも大きくないという条件が存在
する。従って、ブロック683に示されるように、Ｘ軸の
ヒステリシス・フラッグがブロック636および第12Ｃ図
に関連して論議するようにセットされる。この時、１つ
のある座標点に対し二重の利得状態が生じるという予測
が存在する。しかし、この予測が不正確である場合に備
えるため、最初に測定された最後の値ＸＰＬＵＳおよび
ＸＭＩＮＵＳがブロック684の命令により示されるよう
に格納される。

第12Ｂ図に戻って、節点Ｄが線684まで続くことおよび
プログラムが節点Ｂまで継続することが判る。前の場合
のように、この節点は第12Ｃ図の対応する節点に至る。
第12Ｃ図においては、ブロック636における照合がこの
時諾であり、システムにおいて比較的高い利得がありこ
れが高低の閾値が規定する利得ウィンドに関して妥当な
読みを生じるという予測を表わすことが観察できる。従
って、この時プログラムはブロック686における命令ま
で進み、ここでＸ軸のヒステリシス・フラッグがＯにリ
セットされ、また判定ブロック688において示されるよ
うに、利得の変化が有効であるかどうかについての最初
の判定が行なわれる。従って、もし増分した値ＸＰＬＵ
Ｓが高い閾値より大きければ、線690およびブロック692
において示されるように、最後の値ＸＰＬＵＳがプログ
ラムにおいて復旧され、予測は裏切られたことになる。
同様に、値ＸＰＬＵＳが高い閾値よりも小さくない場合
には、ブロック694に示すように、増分された値ＸＭＩ
ＮＵＳから同じ評価が得られる。値ＸＭＩＮＵＳが高い
閾値を越える場合には、線696により示されるように、
最後の値はブロック692において示されるように使用さ
れる。ブロック694における判定が否の場合、または最
後の数値が使用される場合には、線689および700で示さ
れるように、プログラムはこれもまた第12Ｆ図に示され
る節点即ちコネクタＦで示されるように継続する。同図
においては、最初の測定値ＸＰＬＵＳはブロック702の
命令によって処理され、ここでこの値はその損失を避け
るため一時レジスタに置かれる。次いでこのプログラム
は、システムにおける如何なる過渡状態または急激な変
化が払拭されるソフトウエア・フイルタの最後のＸＰＬ
ＵＳ読出し形態によりその時の読み値ＸＰＬＵＳの平均
化を行なうように進む。この命令はブロック704に示さ
れる。次で、最後の読み値ＸＰＬＵＳが一時レジスタに
置かれて、ブロック706における命令によって示される
ようにその時の読みとなる。この同じ手順がＸＭＩＮＵ
Ｓの測定値についても繰返され、値ＸＭＩＮＵＳはブロ
ック708で示されるようにその損失を避けるため一時レ
ジスタに置かれ、これと同時に値ＸＭＩＮＵＳがブロッ
ク710に示されるように最後の読みで平均化され、この
最後の読みは次いでブロック712に示されるように即時
の使用のため一時レジスタに置かれる。

このようなＸ座標の測定の最終的な処理により、プログ
ラムは次にＹ座標方向に沿った対応する組をなす座標の
測定を実施するためシフトする。第12Ｇ図においては、
節点Ｇがブロック714の命令と関連してプログラムの継
続を生じ、ここで値ＹＧＡＩＮがメモリーから再び呼出
され、システムの利得がＹＧＡＩＮの値にセットされる
ことが判る。次に、ブロック716に示されるように、交
流ソース50がＹ座標のプラスの境界に対して加えられる
形態にアナログ・スイッチがセットされる。このため、
更に第４図を照合すれば、スイッチ56、57が閉路される
が、値ＹＣＯＮＴＲＯＬはスィッチ・アレイ46、48に対
して加えられることになる。スイッチのセットに続い
て、ブロック718に示されるように、サブルーチンＡＤ
ＲＥＡＤが呼出されて受取った信号をディジタル・フォ
ーマットに変換する。この変換に続いて、ブロック720
に示されるように、ディジタル化された結果のＹＰＬＵ
Ｓが格納され、この時スィッチ・システムはブロック72
2に示されるように負で示されたＹ座標の境界に対して
交流ソースを加えるようにセットされる。このため、信
号ＭＩＮＵＳＣＯＮＴＲＯＬが第４図に示されるよう
にスィッチ57、64を閉路するため加えられる。読みの収
集に続いて、ブロック724に示されるように、サブルー
チンＡＤＡＲＥＡＤが呼出されてその結果の値をディジ
タル化し、ブロック726に示されるように、その結果は
読みＹＭＩＮＵＳとして格納される。プログラムは、次
いで、第12Ｈ図に再び示される節点Ｈに示されるように
続行する。第12Ｈ図においては、この節点Ｈはブロック
728においてなされた判定に続くように示され、ここで
Ｙ軸のヒステリシス・フラッグがセットされたかどうか
についての判定がなされる。これがセットされなかった
場合には、線730で示されるように、プログラムは第12
Ｉ図に再び現われる節点Ｉに示されるように続行する。
第12Ｉ図においては、プログラムは最初高い閾値を調
べ、測定された値ＹＰＬＵＳ５がブロック731に示され
る如き閾値よりも大きないかどうかについて照会する。
プログラムは線732により示されるようにブロック734で
なされる照会まで進む。ブロック734においては、ＹＧ
ＡＩＮが最小利得より大きいかどうかについての判定が
行なわれ、そうであれば、ブロック736に示されるよう
に、値ＹＧＡＩＮは１つの増分、即ち例えば18％の因数
だけ減分される。線738に示されるように、プログラム
は次に第12Ｇ図に示される節点Ｊに示されるように進
み、線740を介してブロック714における命令に対する入
力に至り、ここでシステムの利得がＹＧＡＩＮにセット
される。ブロック734における判定がＹＧＡＩＮが最小
の利得を越えないことを示す場合には、線742に示され
る如く、プログラムは再び第12Ｇ図に示されるように節
点Ｊおよび線740まで戻る。

第12Ｉ図に戻って、ブロック731における照会が読みＹ
ＰＬＵＳが利得の入口ウィンドの高い閾値よりは大きく
ないことを示す場合は、ブロック744に示されるよう
に、対応する照会が測定結果ＹＭＩＮＵＳが利得のウィ
ンドの高い閾値より大きいかどうかについて行なわれ
る。そうである場合には、線746に示されるように、Ｙ
ＧＡＩＮが減分され、プログラムは節点Ｊに関連して述
べるように継続する。バッファ744における照会が両方
の測定結果が高い閾値よりも小さことを示す場合には、
ブロック748に示されるようにに、測定ＹＰＬＵＳが利
得のウィンドの低い閾値よりも大きいかどうかについて
判定がなされる。そうでない場合には、線750およびブ
ロック752により示されるように、対応する測定が値Ｙ
ＭＩＮＵＳに関して行なわれる。ブロック748における
照会の結果が諾であるか、あるいはその結果がブロック
752から諾である場合には、各線745、756により示され
るように、その結果の有効なな利得がブロック758に示
されるように格納される。この時、プログラムはコネク
タＫに示されるように続行する。

ブロック752における照会がＹＭＩＮＵＳが低い閾値よ
り大きくないと判定する場合は、ブロック760に示され
るように、ＹＧＡＩＮが最大許容利得因数より小さいか
どうかについて判定が行なわれる。もしそうであれば、
ブロック762において示されるように、ＹＧＡＩＮが１
つの因数例えば18％だけ増分される。バッファ760にお
ける照会が否の結果となる場合には、線764により示さ
れるように、プログラムは節点Ｊおよび線740を経て第1
2Ｇ図に示されるようにシステムのセット値ＹＧＡＩＮ
まで戻る。この同じ手順が、バッファ762に示されるよ
うにＹＧＡＩＮの増分と同時に実施される。

ブロック758に示されるようにＹＧＡＩＮが格納される
場合には、プログラムは第12Ｊ図に再現されるコネクタ
Ｋで示されるように進行する。同図においては、１つお
利得因数だけ増分される如き値ＹＰＬＵＳが、Ｘ座標に
おけるブロック676と関連して記述される如き最高許容
利得変化量と比較される。照会の結果が諾である場合に
は増分が得られ、また線768において示されるように、
プログラムはコネクタＬまで進む。ブロック766におけ
る照会の結果が否である場合には、ブロック770に示さ
れるように、同じ照会が値ＹＭＩＮＵＳについてお行な
われ、その結果が諾の場合の場合には、線772に示すよ
うに、コネクタＬにより示されるようにプログラムが同
じように進行する。ブロック770における照会の結果が
否である場合には、ブロック744にに示すようにＹ軸の
ヒステリシス・フラッグが１にセットされ、これに続い
て、ブロック776にに示すように、ＹＰＬＵＳの最後の
値がＹＰＬＵＳとなり、対応する最後の値ＹＭＩＮＵＳ
がＹＭＩＮＵＳとなる格納機能が生じる。プログラムは
この時第12Ｇ図に示す如く節点Ｊにおいて示されるよう
に戻る。プログラムが繰返されると、これは再び第12Ｈ
図に示される如きブロック728における照会に再び遭遇
する。この場合、この照会はＹ軸のヒステリシス・フラ
ッグがセットされプログラムがバッファ778における命
令まで継続することを表示し、ここでヒステリシス・フ
ラッグが０にリセットされる。このヒステリシス・フラ
ッグのリセットと同時に、ブロック780に示されるよう
に、拡張されたＹＰＬＵＳがブロック780において示さ
れる如き利得ウィンドの高い閾値レベルよりも大きいか
どうかついて判定がなされる。そうである場合には、線
782およびブロック784において示されるように、値ＹＰ
ＬＵＳおよびＹＭＩＮＵＳがその最後の値に戻される。
その時、プログラムは線786に示されるように進行し、
コネクタＭに再び示されるように続行する。ブロック78
0における判定が値ＹＰＬＵＳが高い閾値レベルよりも
小さいことを示す場合は、ブロック788に示すように、
拡張された値ＹＭＩＮＵＳが利得のウィンドの高い閾値
レベルよりも大きいかどうかについて対応する判定がな
される。この閾値を越える場合には、線790に示される
ように、ＹＰＬＵＳおよびＹＭＩＮＵＳに対する最後の
値が再び呼出され、プログラムが続行する。同様に、値
ＹＭＩＮＵＳが線792により示すように高い閾値レベル
よりも小さい場合にプログラムが続行する。

Ｘ座標の場合のように、プログラムはこの時、システム
における過渡的変化または急激な変化を平滑化するため
Ｙ座標の測定に関してある形態のソフトウェア・フィル
タ動作を実施する。第12Ｋ図およびコネクタＭにおいて
は、プログラムはブロック794において示されるよう
に、値ＹＰＬＵＳを一時レジスタに格納することが判
る。このような格納動作を生じると同時に、ブロック79
6にに示すように、値ＹＰＬＵＳが最後の読みＹＰＬＵ
Ｓで平均化される。この時、ブロック798にに示すよう
に、最後の値ＹＰＬＵＳが一時レジスタに格納され、ブ
ロック800に示されるように、値ＹＭＩＮＵＳが一時レ
ジスタに置かれる。ブロック802における次の命令が値
ＹＭＩＮＵＳの平均化を行ない、その時の値ＹＭＩＮＵ
Ｓは最後の値ＹＭＩＮＵＳによって平均化される。この
時、ブロック804にに示すように、最後の値ＹＭＩＮＵ
Ｓが用いられ、一時レジスタに格納される。この時、プ
ログラムはＸおよびＹ座標を得るための測定の全組合せ
が行なわれる段階にあり、次いでプログラムはこれの値
から座標情報即ち位置を得るべく探索する。第12Ｌ図に
おいては、節点Ｎが再生され、次の読出しを行なうため
システムを準備するよう作用するブロック806、808に続
くように示される。この点に関して、ブロック806にお
ける命令はシステムの利得をＸＧＡＩＮにセットし、ブ
ロック808はアナログ・スイッチをセットしてＸＰＬＵ
Ｓ形態の読出しを実施する。

この時、プログラムはブロック810における命令に進
み、ここで正規化されたＸの値即ちＸＮＯＲＭが加減法
を用いて得られる。この値は、抵抗シート30の自然座標
からこれを得たために正規化されたと考えられる。この
ため、この接合点における値は負の値から正の値までの
範囲を有する。この正規化された値即ちＸＮＯＲＭを正
の整数に関する座標系における値に変換する、即ち、値
０から他の正の値に変換することが要求される。抵抗シ
ート30がその構造において変化するため、１つの境界か
ら他の境界への実際に読出された値は正確な数列に従わ
ない。その結果、抵抗シート30の最小値即ち０の値は予
め読込まれ、適正使用のためＲＯＭに格納される。この
値はＸＭＩＮとして表わされる。同様に、対応する測定
法がＹ座標方向に対しても行なわれ、値ＹＭＩＮＵＳを
得てメモリーに置かれる。

ブロック812に示されるように、プログラムは次にＸＮ
ＯＲＭに対する値から値ＸＭＩＮを控除し、これに展開
因数Ｘ＄ＥＸＰＡＮＤを乗じる。後の項は単にディジタ
ル処理に適する大きな数、例えば64,000を提供する展開
因数である。

次いで、プログラムはＸ軸に対する結果の値を検査し、
受入れられない数値が存在しないことを確認する。この
ような偽の数値は、例えばトレーサが抵抗シート30の活
動領域の外側に配置された場合にに生じることがある。
従って、ブロック814に示すように、Ｘの値が既知のＸ
の最大値ＸＭＡＸよりも大きいかどうかについての判定
がなされる。そうである場合には、線816およびコネク
タ０により示すように、プログラムは再び始動して第12
Ｂ図の対応するコネクタ指示に戻り、ここでブロック62
6に示されるようにアナログ／ディジタル変換読出しを
行なう指令がなされる。同図における節点０が線818を
経てプログラムに至ることを注意されたい。

値Ｘが最小の評価に関して受入れられる場合には、プロ
グラムはブロック820において行なわれる比較を探索
し、ここでＸの値は最小値即ち０の評価結果と比較され
る。Ｘの値がこのような０の評価りも小さい場合は、線
822、816により示されるように、プログラムは上記の如
く線818に戻る。Ｘの値が０に関して正しい場合には、
線824により示されるように、対応する演算がＹの評価
に関して行なわれる。このため、ブロック826に示され
るように、正規化されたＹの値即ちＹＮＯＲＭが差と和
の比として得られ、これと同時にブロック828に示され
るように、Ｙに対する訂正され展開された値を生じ、こ
の値はブロック830における命令に従ってテストされ
て、これがＹＭＡＸの値を越えるかどうかを判定する。
そうである場合には、線832およびコネクタ０で示され
るように、プログラムは第12Ｂ図における線818に戻
る。Ｙの値がＹＭＡＸに関して正しい場合には、ブロッ
ク834に示されるように、値Ｙが０に関してテストされ
る。これが０より小さい場合には、線836、832に示され
るように、プログラムは前に述べたように線818に戻
る。Ｙの値がトレーサの位置等に関して不適正である場
合には、ブロック838に示されるように、性格的にはデ
ィジタルであり、ほとんどの場合抵抗シート30のコーテ
ィングの厚さの変化の補正を行なうように提供されるエ
ラー訂正手順が実施される。このエラーの補正を行なう
ためのサブルーチンについては以下において述べる。エ
ラー補正に続いて、プログラムは前記の米国特許出願第
06/665,302号において記載されたブロック840において
示される出力サブルーチンを呼出す。これが全プログラ
ムを完了し、プログラムは第12Ｂ図に関して記述したよ
うに線818およびコネクタ０に戻る。

第12Ｌ図におけるバッファ838において全体的に記述し
たサブルーチンを使用する本発明のエラー訂正システム
は、主として、抵抗面即ち抵抗層30の抵抗度の必然的に
遭遇する変化と関連している。このような装置の製造に
おけるバラ付きのため、対向位置にある境界入力から与
えられるか、あるいはロケータまたはトレーサから与え
られる付勢信号が電圧信号即ち表示信号を生じ、これが
座標軸と平行に１つの境界から他の境界に対して評価を
行なうため、所要の直線性から逸脱することが見出され
よう。抵抗面30上の位置と訂正する正確なディジタル出
力信号を得るシステムにおいては、この非直特性に対す
るある形態の訂正が要求される。しかし、この訂正の要
件は、コスト的に有効でありかつ不当な遅れ、例えば算
術演算手順の実施に含まれるコンピユータ演算により偶
発するおそれがある遅れを生じることなく訂正を行なう
ことができるシステムおよび方法によって満たされなけ
ればならない。特に、このような手順が乗算または除算
を含む場合には、望ましく広い市場性を有する製品を開
発するため時間要素は重要となり、対応するコスト要素
は不当に増大する。

第７図においては、予め定めた物理的に位置決め可能
な、ξ座標線850〜854およびη座標線856〜861のにより
表わされる予め確保された位置即ち点の格子状のアレイ
をその上に設定した抵抗シート30の概略図が示されてい
る。ある物理的領域を示すこれらのξおよびηの座標の
格子線は、規則的に隔てられ、相互に直角をなすと共に
抵抗面30の境界と整合されるものと考えることができ
る。境界が第４図に関連して述べるように付勢されロケ
ータ32がこの格子の各交点に置かれる場合に、第３図お
よびカーブ24に関連して述べる理想的な方向へ１つの境
界から他の境界に移動する時直線性の信号出力が得られ
る。しかし、一般にある提供面30の場合には、このよう
な格子の交点即ち位置おけるロケータ32の位置決めが例
えばある上位コンピュータに対して与えられる直線性出
力を得ることはないが、これに対応して格子アレイの点
鎖線のずれを生じた状態で示された格子アレイの歪んだ
表示を生じることになる。図示の目的のため、この格子
アレイは上記のξおよびηの格子値を付した座標の値
ｘ、ｙ（信号領域にあると考える）によって示される。

１つの訂正の要件を示すため、ロケータ32が第７図に示
される点864に置かれ、これが格子線853、854および85
6、857の格子アレイの交点内に当ると見做すことができ
るものと考えよう。点864（、）におけるロケータ3
2からの信号出力が直角の格子アレイにより示される標
準的な直線性出力に対する直線性を持たず、ある信号値
、を有する。線形格子アレイにおける点864に対す
る最終的に要求される即ち標準的な座標値が（、）
であるため、訂正の１つの試みは数学的マッピング即ち
変換法を表わす。即ち、＝ｆ（ｘ，ｙ）＝ｇ（ｘ，ｙ）簡単にするため反転記号を除けば、（１）ξ＝ｆ（ｘ，ｙ）（２）η＝ｇ（ｘ，ｙ）上記の変換式は信号の値（ｘ，ｙ）が受取られる毎に評
価されるため、これらの数式は、高い精度を維持しなが
ら非常簡単でなければならない。別の重要な特質は、各
タブレットの抵抗膜の非均一性が異なるため、この変換
はは各タブレットに固有であることである。

本発明の訂正システムは、第１に、第７図の座標線850
〜854および856〜861により示されるように、規則的な
格子状のアレイ（物理的領域）の形成を含む。このアレ
イにおける格子線の数即ちその結果得られる格子線によ
り画成される「四角」の大きさは、上記のｘ，ｙの値か
らメモリーのアドレスを最終的に得るに充分な大きさで
あるが、要求される補間の精度を達成するに充分な細か
さの規則的な離散領域を生じるように選択される。従っ
て、物理的に位置決め可能な位置のこのような格子アレ
イの決定に続いて、ある信号領域の電気的信号（データ
の組）が前記の格子アレイの交点の各々に対する値を表
わす系に対して測定される。この信号データを生じるた
めには、オフライン手順においてロケータ等の装置32を
物理的領域における規則的な格子アレイの交点の各々に
置き、読み（ｘ，ｙ）通常の方法で与えられる。全ての
格子アレイ交点に対する電気的信号の組（ｘ，ｙ）は、
オンラインのマイクロプロセッサにおいて有効に使用す
ることができる変換値ｆおびｇを求めるため直ちに使用
することはできない。この測定されたデータの組におけ
る物理的領域の値ξおよびηは一定の物理的増分と共に
変化するが、対応する電気的信号ｘ、ｙは非直線的に変
化することは注目されたい。これは、測定値ｘ、ｙを用
いたｆおよびｇの計算的に有効な関数形態を得ることが
難しい理由である。

本例においては、格子アレイに対する物理的領域（ξ、
η）の値と、対応する信号領域の電気的信号（ｘ、ｙ）
間の関係は下記の如く再処理される。即ち、第一に最初
にｘ−ｙ座標における別の信号領域の格子アレイを考
え、これにおいて格子線が直交しかつ等間隔で隔てられ
ている。信号領域のｘｙ格子の大きさは、タブレット上
の物理的領域の格子アレイに対応する電気的に測定され
た全ての座標（ｘ，ｙ）を含むに充分な広さであり、か
つ変換のため良好なな精度を生じるに充分な細かさであ
る。

第二に、（ｘ，ｙ）座標上の信号領域の格子アレイの交
点と対応する物理的領域の座標値ξおよびηが下記の組
の式の解により数学的に求められる。即ち、（３）ｘ＝Ｆ（ξ、η）（４）ｙ＝Ｇ（ξ、η）但し、ｘおよびｙは信号領域の格子アレイの交点の座標
である。

上記の式においては、ＦおよびＧは、タブレット上のξ
とηの格子アレイの交点上の格子アレイの各交点毎に測
定した電気的信号ｘおよびｙに基づく（ｘ，ｙ）への補
間的変換値（ξ、η）である。

このように（ｘ，ｙ）座標上の格子アレイ毎に計算され
た対の値（ξ、η）の組は、「訂正テーブル」と呼ぶ。
訂正テーブルにおいては、値ｘ、ｙが一定の増分と共に
変化するが値ξおよびηは非直線的に変化することを認
識することが重要である。このように得た訂正テーブル
を用いて、変換（１）および（２）は補間法において数
学的に容易かつ有効に表わすことができる。「訂正テー
ブル」を用意することは関するこれ以上の内容について
は、第15図以降に関して本文に述べる。

これまで説明した方法は、次の２つのステップにおいて
構成される。即ち、ステップ１（ａ）：タブレット上の各格子アレイ毎の電
気的信号ｘ、ｙの測定ステップ１（ｂ）：式（３）および（４）がこれを求め
るため解かれ、および（ｘ，ｙ）座標における格子アレ
イの交点上のｘ、ｙの値と対応する訂正テーブルのオフ
ライン計算ステップ２：タブレット・システムに対して内蔵される
オンライン・マイクロプロセッサを含む。このオンライ
ンのマイクロプロセッサは、訂正テーブルおよび補間法
による式１および式２を含んでいる。

この全ての訂正テーブルのデータは、システム28の製造
時にその一部として読出し専用メモリーに置される。従
って、実際の使用においては、計算の第２の部分は、迅
速な点で望ましくかつ比較的簡単なマイクロプロセッサ
装置により行なうことができる簡単な補間法により保線
を行なうため必要なデータを得るためにメモリーに保持
されたこのテーブルをアドレス指定するだけでよい。

次に、システムの第２の部分即ちオンライン計算につい
て考察すると、サブルーチン「ＥＲＲＯＲＣＯＲＲＥ
ＣＴ」が第14A図および第14B図のフロー・チャートに関
連して示されている。特に、このサブルーチンは、上記
の索引訂正テーブルを有する読出し専用メモリーをアク
セスするためのエラー・ポインタ即ち指標の形成から開
始する。本システムにより生じる位置のディジタル信号
ｘ、ｙは長さが16ビットであることが想起されよう。適
当な格子領域を識別するためには、これらの位置のディ
ジタル信号ｘ、ｙの５つの最上位ビットが用いられる。
第14A図においては、最初のブロック870における命令が
信号ｘの下位のＮビットをマスクすることが判るであろ
う。この点に関して、前記の16ビットの信号の下位の11
ビットがマスクされる。ブロック870における命令に続
いて、バッファ872に示されるように、信号ｙの対応す
る下位のＮビットも同様にマスクされる。このため、値
ｘおよびｙに対する５つの上位ビットがこの時得られ
る。ブロック847に示されるように、これらの２つの上
位ビットが連結されて、ＲＯＭ412における訂正索引テ
ーブルをアクセスするため用いられる10ビットの訂正メ
モリー・・アドレスを得る。更に第13図において、この
アクセスが格子位置即ち点の交差を見出し、これはその
内部である点例えば864に当る信号領域の格子の矩形即
ち離散「領域」の左下方にある。メモリーのアクセスも
また対象の矩形の残る格子点を見出すことになる。この
時、加重因数が上記の４つの格子線の計算された物理的
領域の座標値の各々に対して加えられ、このように処理
された４つの値が座標ｘ、ｙに対する訂正された座標の
出力信号を得るため加算される加重平均法が行なわれ
る。第13図に示されるように、上記の補間法において
は、格子線910および912の交点における計算された物理
的領域の座標値に対して行なわれる加重法はＦ１で示さ
れ、その加重は積（１−ｘ）（１−ｙ）として求められ
る。但し、値ｘ、ｙはロケータのオンラインからの電気
的信号として求められる。第14A図におけるブロック876
で示される如きこの式を展開して、乗算に唯１つのステ
ップしか存在しないこと、即ち加重因数の残りは減算お
よび加算の積であることが判るであろう。第13図は、時
計方向に見た残りの格子の交点に対して、加重因数Ｆ２
が（１−ｘ）ｙ、因数Ｆ３はｘｙであり、加重因数Ｆ４
は（１−ｙ）ｘとなることを示す。これらの因数がブロ
ック876、878、880および882の命令において示されるよ
うに得られることが判るであろう。項ｘｙが因数F1の取
得において用いられ、これが更に因数F2の取得のため用
いられるため、因数F3（ブロック880）が最初に得られ
ることが望ましい。

この時、プログラムは線884において示されるようにブ
ロック886における命令まで継続し、ここでＹＦＬＡＧ
が０にセットされて訂正されたｘ座標の出力信号が生成
されつつあること、また更に累計され、あるいはその対
応する計算された物理的領域の座標値により乗じた４つ
の訂正加重因数の積のレジスタにおける演算平均を生じ
る訂正値の設定を行なうことを示す。

この時、指標即ちアドレスの表示をエラー訂正テーブル
に変換してエラー・ポインタとなるサブルーチンは、ブ
ロック888において示される命令に進す。この構成に続
いて、前に述べた周囲の格子の交点の４つの値は上記の
時計方向のエラー・ポインタによりメモリーからアクセ
スされる。しかし、最初の加重数因の乗算は、離散状の
矩形の左下方の最初の交点、即ち第13図に示されるよう
に格子線910、912の交点に関して行なわれる。訂正座標
値はこの時加重因数F1で乗ぜられてブロック890に示さ
れるように第１の訂正因数を得る。次いで、ブロック89
2に示されるように、指標ポインタが、例えば第13図に
示されるように、格子線911、912の交点に対する計算さ
れた物理的領域の座標値を見出すため増分される。この
値を得ると同時に、ブロック894に示されるように、こ
の値は加重因数F2によって乗ぜられ、その結果得た値は
訂正移動平均に対し、即ちレジスタＣＯＲＲにおいて加
算される。この時、プログラムは再びブロック896に示
されるように、例えば第13図に示されるように線911と9
13の交点に対する計算された物理的領域の座標値をアク
セスするため増分する。次いで、ブロック898における
命令により示されるように、加重因数F3はこのアクセス
された値で乗ぜられ、その結果得た積はこの時訂正レジ
スタＣＯＲＲにおける値に対して加算される。次に、プ
ログラムは、ブロック900において示された第14B図に示
された命令までコネクタＱで示されるように続行する。
ブロック900は索引ポインタが例えば格子線853および85
7の交点として第13図に示されるその最後の位置に対し
増分されることを示す。結果として得られる標準座標値
がメモリーからアクセスされ、ブロック902において示
されるように、この値は加重因数F4で乗ぜられ、その結
果がレジスタＣＯＲＲに対して加算されて、加重された
座標値ξの最終値即ち移動和を得る。この時、プログラ
ムはブロック904に示される如き照会に進んで、ＹＦＬ
ＡＧが論理値１にセットされたかどうかを判定する。そ
うでなかった場合は、ブロック906で示されるように、
レジスタＣＯＲＲにおいて加算された値が座標位置ξと
して確立される。次に、プログラムはブロック908に示
される命令に進み、ここで値ηがメモリーからアクセス
できるようにエラー・ポインタがエラー・ポインタおよ
びオフセット値ηと等しくされる。これに続いて、ブロ
ック910に示されるように、ＹＦＬＡＧが論理値１にセ
ットされ、サブルーチンは第14A図におけるコネクタＲ
および線912により示されるように進んで、、上記の如
く加重因数ルーチンを実行する。判定ブロック904にお
ける照会がＹＦＬＡＧが論理値１と等しいことを示す場
合には、線914およびブロック916で示されるように、上
記の加重因数ルーチンが座標値ηに関して完了され、加
算されたレジスタ値ＣＯＲＲがセットのための位置座標
ηと等しくされる。この時、サブルーチンは第12L図に
示されるように主プログラムに戻ってブロック840に示
されるサブルーチンＣＡＬＬＯＵＴＰＵＴを実施す
る。

信号領域値ｘ、ｙが対応する物理的領域の座標値ξ、η
と関連して得られる「訂正テーブル」の上記の形成につ
いて考察すると、読出し信号の減衰が最初に第15図に示
される上位コンピユータがプロットした格子の表示にな
る。この格子は、電子的グラフィックの抵抗面30の座標
に沿って規則的に隔てられるようにトレーサまたはその
類似物を増分的に配置し、また例えばアナログ回線116
（第４図）から受取られるデータ（データの組）を制御
機能70に対して与えられる時プロットすることによって
形成することができる。訂正テーブルの生成のために
は、第12L図におけるブロック838と関連して述べた如き
訂正サブルーチンがバイパスされて、電子的グラフィッ
ク装置に対する最初のデータの組を生成する。第15図に
おいては、抵抗面の活動領域の物理的領域の境界が矩形
1000内に表わされる。トレーサが線850〜854および855
〜861により規定される格子点に沿って規則的に隔てら
れるように配置されまた訂正が生じないように配置され
る第７図に関連して述べたように、1002で示されるやや
歪んだ出力プロットが生じる。本発明のエラー訂正方法
およびシステムは、上記の訂正テーブルを生じるため10
02で図形的に示される如きこのデータの組を使用する。
このため、データの組の読みが測定された即ち使用され
たオフラインであり、オンラインの迅速なエラー補正の
プロセスにおいて使用される上記の係数を含む訂正テー
ブルの生成のためのファイルに格納される。

ブロック1004に示されるように訂正テーブルの調製の開
始時における高レベル即ち更に生成される手順を生じる
ため組合される第16A図および第16B図を更に参照する
と、上記のデータの組が収集される。この収集手順のた
め、例えば、ピックアップ即ちトレーサを抵抗シート30
を横切ってある位置から他の位置へ移動させることがで
きる。このような収集のための格子点の間隔は、例え
ば、ｘとｙの両方向において約12.7mm（半インチ）の増
分となる。面30の物理的領域における座標的に整合され
た矩形状の格子位置を表わす信号領域のデータの結果と
して得られた収集がブロック1004においてｘ（ｎ，ｍ）
およびｙ（ｎ，ｍ）として表わされるが、これにおいて
は値ｎは１からｎ_maxまで進み、値ｍは１からｍ_maxまで
進む。この最大値は選択された増分間隔に依存し、約30
×30cm（12×12インチ）の活動領域30に対して与えられ
る上記の約12.7mm（半インチ）の格子間隔に対して、こ
のような最大値は25となる。第15図においては、プロッ
ト1002が活動領域の境界1000内に位置される25×25の格
子マトリックスである。

データの組の収集の完了と同時に、本手順はブロック10
6に示された活動状態に進む。このような活動状態は、
ｘ軸に沿った増分値のグループがｉ＝１で示される如く
１にセットされる正規化された指標構成の確立を含み、
１を規定する値が命令（ｊ＝１）により示される如きｙ
軸に沿って確立される。更に、データの組の信号領域の
値の限界が決定され、値ｘ_min，ｘ_max，ｙｘ_min，ｙ_max
により示される。この入力データの組の限界の決定と同
時に、エラー訂正テーブルの生成に用いられるべき格子
の場合即ち点の数が決定される。このため、訂正の更に
微小な形態は訂正のため使用される格子位置の数を拡大
することによって得ることができ、またこれはエラー訂
正マトリックス即ちテーブルの大きさを決定する。従っ
て、指標即ちｉ，ｊに対する最大値はそれぞれｉ_min、
ｉ_maxで決定され表わされる。第15図に示された格子構
造の事例においては、座標ｉおよびｊの双方に対して32
のセグメントが選択される。最後に、ブロック1006にお
ける活動が以下なる時点においても分析される格子点の
数を表わす数ｎｉ、ｎｊの初期化を行なう。第14図の事
例においては、得られる最大値は25となる。

プログラムは次に、その進む評価がブロック1008に示さ
れる関係に従って生成されるxr、yrで示される規則的に
増分された即ち間隔を有する信号領域の値のシーケンス
を提供するように32×32信号領域の格子即ちマトリック
スに対して構成される規則的に増分されたアドレスの見
出し可能な２組の値を得る。このため、図示した本例に
おいては、xr、yrに対して32の規則的に増分された値が
ある。物理的領域に対するこのような指標構造の物理的
な表示については第15図において1010で部分的に示され
ている。信号領域の分布についてもこの格子1010によっ
て表わすことができる。

規則的に増分される信号領域の値xr、yrの生成と同時
に、プログラムはこの時信号領域の現則的に増分された
値xr、yrの各々に対する規則的に隔てられた物理的領域
の場所を見出す。このようなデータの生成と同時に、オ
ンライン・メモリーにおいてｙされる情報は完成した訂
正テーブルを保有する。

これらの物理的領域のこの時ｉ′およびｊ′で示される
不規則な位置の場所を生成するための最初の試みは２つ
の方法に基づく評価法の１つで、その一方は抵抗面の形
成の履歴に準じる基礎に基づいて予測され、他は更に広
い初期データに基づく研究形態に更に依存するものであ
る。このため、初期の評価は、ブロック112に示される
ように物理的領域の場所ｉ′，ｊ′に対して行なわれ
る。この初期評価に続いて、システムはニュートンの補
間法を用いて評価された値ｉ′，ｊ′を更に規定する。
このような試みにより、第１の評価された物理的領域の
場所からｉ′，ｊ′および入力データの組の隣接値、信
号領域の値ｘ′，ｙ′として生じる補間された物理的領
域の座標場所が得られる。これらの領域の値は、最初か
ら評価した物理的領域の場所ｉ′，ｊ′の関数であり、
従って、ブロック1014で示されるようにｘ′（ｉ′，
ｊ′）、ｙ′（ｉ′，ｊ′）として表わすことができ
る。信号領域の値ｘ′，ｙ′の生成に続いて、ブロック
1016に示されるように、物理的領域の座標位置ｉ′，
ｊ′の再評価が信号領域の値ｘ′，ｙ′に基づいて行な
われる。この新たな即ち細分された物理的領域の値
ｉ′，ｊ′は、次に、判断ブロック1018において示され
るように収束状態についてテストされる。このテスト
は、細分された新たなｉ′，ｊ′の値とこの値の次の先
行値との間の差を判定する。このテストが、これら２つ
のテストした値間の差が予め定めたエラー値よりも大き
なことを判定する場合、線1020および節点１Ａにより示
されるようにブロック1014の入力側に至り、プログラム
は再び細分されたｉ′，ｊ′の値に基づいてニュートン
の補間法を実施する。線1022およびブロック1024に示さ
れるように、値の収束の望ましい状態を存在する時、ｊ
について増分された値がｙの座標方向に沿った分析の完
了を表わす前に定義した最大値ｊ_maxに達するかどうか
の判定が行なわれる。ブロック1024における判定の結果
が諾の場合に、線1026およびブロック1028に示されるよ
うに、物理的領域の値ｉの指標付けに関する判定がなさ
れる。最大値ｉ_maxが得られる場合、線1030およびブロ
ック1032に示されるように、エラー訂正ルーチンが完了
し、全ての情報がオンラインの訂正可能なテーブルとし
て役立つようにメモリーに格納されることになる。

ブロック1024における照会がｉまたはｊの座標の方向に
関する指標付けが完了しないことを示す場合には、ブロ
ック1034に示されるように、ｊに対する前の値が１だけ
増分される。この時プログラムは線1036およびブロック
1038に示されるように、進み、ここで値ｙが判定された
ｊ′の値と等しくセットされ、エラーの訂正メモリー・
テーブルにファイルされる。同様に、ブロック1028にお
ける照会がｉに対する指標付け値が最大値に達しなかっ
たことを示す場合には、ブロック1040に示されるよう
に、ｉに対する最後の値が１だけ増分され、線1036およ
びブロック1038に示されるように、その時の信号領域の
アドレスに対するエラー訂正テーブル内の値ｘａがｉ′
の値に等しくセットされる。ｘａまたはｙａのいずれか
の設定およびその値のメモリーへの提供と同時に、節点
１Ｂに示されるように、プログラムはブロック1008にお
ける命令と関連する次のｘｒまたはｙｒの値を判定する
ため戻る。

第17図においては、物理的領域の不規則な位置ｉ′，
ｊ′を評価するための上記の２つの方法の最初のものが
詳細の拡張レベルにおいて記述される。第16A図におけ
る同じ番号を付したブロックに対応する1012のラベルを
全体的に付したこの評価ルーチンは線1042において入る
状態で示され、これと同時に指標付けｉ，ｊが１に等し
いかどうかについての照会がなされる。この関係におい
て、この指標は実際に第15図と関連して述べたように物
理的領域の格子1010を表わしている。照会結果が諾であ
る場合には、ブロック1046にに示されるように、値ｉ′
が比較的簡単な式で評価され、これに示された信号領域
の値を表わす値ｘが最初のデータの組で得られ上記の位
置（ｎｉ，１）および（１，１））に置かれる。ブロッ
ク1044における照会が否の判定結果を生じる場合には、
線1048およびブロック1050に示されるように、値ｉ′が
訂正テーブルに対して提供された最後の値即ち場所
（ｉ，ｊ−１）における値ｘａから決定される。

値ｉ′の上記の判定に続いて、プログラムは、照会ブロ
ック1052に示されるように指標ｉが１に等しいかどうか
について判定する。ブロック1052において諾の判定がな
される場合には、ブロック1054に示されるように、物理
的領域の位置ｊ′に対する評価っが前記の式を用いてな
される。この式においては、ｙ（１，ｎｊ）およびｙ
（１，１）に対する値は上記の格子の場所において最初
に得たデータの組の信号領域の評価を表わす。ブロック
1052における表示が値ｉが１と等しくないことである場
合、線1056およびブロック1058に示されるように、最後
の順位の索引テーブルのｊ′に対する評価が（ｉ−１，
ｊ）として表わす場所から取出される。上記の評価手順
の完了と同時に、線1060に示されるように、同じプログ
ラムが第16A図のブロック1041と関連して述べた操作に
対して続行する。一般に、第17図に示された評価法は、
このような試みが受入れられる値となることを積の履歴
が示す場合に生成するものである。例えば、第15図に示
された格子の組立体1002におけるずれは更に簡単な試み
に従って予測を行なうことができる程度の重大度を欠如
を示している。実際に、この試みは、ブロック1046およ
び1054における情報にに関連して生成された如き格子の
ある列または行の始めにおける最初の値の確立を探索す
る。その後、生成したメモリーを含んだ訂正テーブルに
おける最後の位置の値から評価を行なうことができる。
更に高いレベルの歪と関連して、あるいは既知の挙動
の履歴を有する積との関連における使用のための更に緻
密な試みについては、以下に示す第20図と関連して記述
する。

第18図においては、第16Ａ図におけるブロック1014で全
体的に述べた如きニュートンの補間法が更に詳細なレベ
ルで示されている。この番号付けは補間措置を全体的に
示すため図において再び使用される。このルーチンによ
り、プログラムはその場所を最初に評価した座標値
ｉ′，ｊ′の実際の値を見出すため探索する。例えば、
再び第15図および第15Ａ図におけるその拡大部分図にお
いて、前記プログラムは、前に生成された如き規則的に
離間された信号領域の格子と関連して配置されることが
観察できる座標ｉ′，ｊ′を有する点の物理的領域の実
際の場所を見出すため探索する。物理的な１つの点は、
抵抗面30上のある既知の物理的場所を有するが歪みを表
わすｘ，ｙの信号領域を有する元のデータの組から取出
すことができる。補間層により、これはこの後者の既知
の物理的場所および座標ｉ′，ｊ′に対する物理的領域
における実際の評価値を見出すため演算されるそれから
の信号値である。テーブルにおける所要の点即ち位置
ｉ′，ｊ′が規則的に離間された格子の１つの隅部を表
わすこと、および選択されたデータの組の情報成分がこ
れにより表わされる四角に確実することに注目された
い。物理的領域の指標値ｉ，ｊにおいて、生成された四
角における最も右側の位置から始めて格子の１つの規則
的な格子間隔1010から他の間隔への正規化された１の増
分を提供すれば、選択されたデータの組の点を包囲する
座標は一般に、ｉ，ｊ；ｉ＋１，ｊ；ｉ＋１，ｊ＋１お
よびｉ，ｊ＋１となる。この補間法はこれらのデータを
用いて所要の実際の値ｉ′，ｊ′を生じる。

第18図に戻って、補間のためのプログラムがブロック10
64で示される動作に至る回線1062で開始することが示さ
れる。これらの動作は、係数ならびに数値の生成を含ん
でいる。数値の場合には、ｉは求められるｉ′の点と示
されるｉの値即ち（ｉ′−ｉ）との間の差を表わす。同
様な関係がｊの座標についても得られる。これらの関係
の生成に続いて、ｅｍｍ、ｅｐｍ、ｅｍｐ、ｅｐｐとし
て識別される加重要因係数を与える一連の計算がブロッ
ク1064に示される関係に従って行なわれる。

この時、プログラムは、値ｘ′が展開されるブロック10
66に関連して述べた活動状態に進む。この信号領域の値
は前に述べた値ｘｒと関連付けられ、所要の点の評価さ
れた物理的場所に関して適当に加重されたｘに対するデ
ータの組の信号領域の値を表わす。更に、バッファ1066
に示されるように、ｉに関するｘの偏導関数が、ニュー
トンの補間法に従って、ｊに関するｘの偏導関数と共に
実施される。これらの計算に続いて、同じ活動状態がブ
ロック1068に示されるように信号領域の値ｙ′の生成時
に生じる。

上記の偏導関数および値ｘ′，ｙ′の生成と同時に、偏
導関数の和の形態を表わす行列式（ｄｅｔ）が上記のブ
ロックに示される式に従って生成される。更に、値ｘが
信号領域の正則値ｘｒと計算された信号領域の関数ｘ′
との間の差として計算される。Δｙに対して対応する値
はブロック1070における式により表わされるように展開
される。この時、これらの後者のデルタ評価は第16Ａ図
のブロック1016と環状領域して記述したように付値
ｉ′，ｊ′の再評価において用いられる。

第19図においては、プログラムの上記の再評価が、全体
的な表示番号1016を付したある詳細の拡張レベルにおい
て示されている。この再評価の動作は、前に展開した偏
導関数の値ΔｘおよびΔｙ、ならびに前に計算した確定
数（ｄｅｔ）を用いて示された式に従って、値Δｉおよ
びΔｊの計算によって線1074に示されるように開始す
る。その結果得たｉおよびｊの値により、ｉ′，ｊ′の
再評価値は本ブロックに示されるように加算される。

プログラムはこの時、ブロック1018と関連して前に述べ
たように、また判断ブロック1078によって第19図に示さ
れるように収束度のテストを行なう。これに示されるよ
うに、ｉおよびｊの値は収束度についてのテストのため
使用され、これらの値は予め定めたエラー値と比較され
る。テストが収束度がないことを示す場合には、線1080
および節点１Ａに示されるように、プログラムは第16A
図に示されるように、ｉ′，ｊ′についての最後の値に
基づいて再補間を行なう。収束度が生じる場合には、線
1082に示されるように、プログラムは第16B図に示され
るように継続する。

第20Ａおよび第20Ｂ図においては、第16Ａ図におけるブ
ロック1012に関して前に述べたように更に精緻な即ち第
２の評価法のフロー・チヤートが記述される。この方法
は、更におおまかな最初の情報のみが得られる場合、即
ち評価の展開における履歴が欠如する場合または歪みが
最初に開示した手法に適するものよりも更に高いレベル
にある場合に用いることができる。

本評価法は、点の場所に関する妥当な評価が可能である
ようにデータの組が過度に歪められないことを実現する
方法である。例えば、１つの点が、反対側の境界と測定
されたデータの組の点の実際の物理的場所との間の距離
の比と見做すことができる場所に妥当することになる。
本方法は、最初にこのような比率を探して、物理的領域
のデータの組の格子が画成する四角に基づいた大きさで
ある略々矩形状のウィンドを確保する方法である。例え
ば、このような２つの格子を画成する四角の長手方向の
大きさをウィンドの大きさの決定において用いることが
できる。このため、ある所要の評価点の最初の局所化操
作が前記データの組により確立された物理的領域におけ
るウィンドの選定により開始する。

第20Ａ図においては、ｘ座標方向の点の場所の第１の評
価は「ｉbase」と表示され、用いた点の数ｎｉの格子の
位置の最大数である物理的領域の値ｉで乗じた
「ｉ_max」に対する比率を表わす整数の関数と等しく示
される。本方法はまた、物理的領域における点の適当な
位置を定義する比率が信号領域においても略々妥当する
ことを考慮する。

プログラムはこの時、その内部で所要の物理的領域の点
を見出すことができるウィンドを位置決めするため開始
するが、これはｘの座標位置に対する指評ｉｉおよびｍ
ｍを計算することにより行なわれる。このため、あるウ
ィンド値に対して選定された物理的領域の長さである値
「ｉwind」を使用する。ブロック1092の活動状態はウィ
ンドがｘ座標方向において共に選定された基点の右側お
よび左側に１のウィンド値と定義されることを示すこと
を留意されたい。この時、プログラムは、指標ｊｊおよ
びｎｎがブロック1092において生じとと同様に生成され
るが最初のｊbaseの値から生じるｙ座標の方向に沿って
生成されるブロック1094の活動状態を索引する。実際
に、プログラムはこの時このウィンド領域内を探索して
所要の物理的領域の点の正確な評価を生じる。この探索
を開始する最初の手順がブロック1096に示されるが、こ
れにおいて物理的領域が要求した点に対する最初の評価
値ｉ′がiiに等しくセットされ、対応する所要の物理的
領域の点ｊ′はjjに等しくセットされる。この時、プロ
グラムはこの最初の仮定の一連のテストおよび評価を実
施する。実際に、この離散状の選択された範囲の探索
は、ｘ座標方向においてｉｉからｍｍまで、またｙ座標
方向のｊｊからｎｎまでにわたる範囲内にある。ブロッ
ク1096におけるこの最初の選択はこの探索領域の比較的
低い境界ｉｉ，ｊｊにおける評価された点をセットす
る。

実施された最初のテストは、判断ブロック1098と関連し
て示されたものから開始した。ブロック1098の前に計算
された信号領域の値ｘｒは、場所ｉ′，ｊ′および
ｉ′，ｊ′＋１における最初の信号領域の値（データの
組）に対してテストされる。値ｘｒがこれらの値より大
きな場合、プログラムは判断ブロック100に示されるよ
うに次のテストに進む。このブロックにおける活動状態
は、信号領域の値ｘｒが場所ｉ′＋１，ｊ′ならびに場
所ｉ′＋１，ｊ′＋１における対応するデータの組の信
号領域の値より大きいかどうかについて判定する。そう
でない場合には、判断ブロック1102に示されるように、
信号領域の値ｙｒの最初の評価が信号領域のデータの組
の値ｙ（ｉ′，ｊ′）およびｙ（ｉ′＋１，ｊ′）に関
して行なわれる。このテストが満足されない場合には、
プログラムは判断バッファ1104におけるテストに進み、
ここで信号領域の値ｙｒがデータの組の信号領域の値ｙ
（ｉ，ｊ＋１）およびｙ（ｉ＋１，ｊ＋１）に対して比
較される。このテストの基準が満足されない場合は、プ
ログラムは進行して、確立されたウィンドの境界に関す
る所要の点の対称性について実際に求めるある形態の比
例エラー・テスを行なう。所要の点が一般にウィンドの
境界により対称的に囲まれない場合には、探索手順が適
当な精度とはならない。このため、この性格の最初のテ
ストがブロック1106に示された関係に従って行なわれ、
ここで値Ｚが決定される。一旦この最初の値Ｚが決定さ
れると、値ｙｒはブロック1108に示されるようにこれに
対してテストされる。値ｙｒが最初に計算した値Ｚより
も大きい値となった場合は、ブロック1110に示されるよ
うに、次の値Ｚが計算され、ブロック1112に示されるよ
うに、この次の値Ｚが値ｙに対して比較される。この値
ｙｒが次に計算される値Ｚよりも小さな値となった場合
は、ブロック1114に示されるように、更に別のＺの値が
計算され、ブロック1116に示されるように、信号領域の
値ｘｒがこのｘの計算されたＺの値に対して比較され
る。この値ｘｒが最後に計算した値Ｚよりも大きな値と
なつた場合には、第20Ｂ図のノードＣに示され、またブ
ロツク1118に示されるように、値のＺの値が計算され、
ブロック1120に示されるように、値ｘｒが再び最後に計
算されたＺの値に対して比較される。値ｘｒがこの最後
の計算されたＺの値より大きな値とならない場合、テス
トが終了され、線1112に示されるように、プログラムは
第16Ａ図のブロック1014と関連して前に記述した如きニ
ュートンの補間法の実施を開始する。

ブロック1098、1100、1102、1104、1108、1112、1116ま
たは1120における如き上記のテストのどれかがテストの
障害を表わす諾の判定をもたらす関係となるならば、プ
ログラムは直ちに線1124およびコネクタＡにより示され
るように、判断ブロック1126（第20Ａ図）に示され評価
を省略する。このブロックにおいては、選定された値
ｊ′がウィンドの座標ｎｎと等しいかどうかについての
照会が行なわれる。その場合には、線1128およびブロッ
ク1130に示されるように、対応する座標ｉ′がウィンド
の位置ｍｍと等しいかどうかについて、即ちこの点がウ
ィンドのコーナーに該当するかについて次の判定が行な
われる。ブロック1130の命令におけるこの判定が諾であ
る場合には、線1132および節点Ｄに示されるように、こ
れらの値が評価された位置として選定され、プログラム
は線1134および1122により示されるように、第16Ａ図の
ブロック1014におけるニュートンの補間法の機能に進
む。

ブロック1126に示される如き判定が値ｊ′がｎｎと等し
くないことである場合には、ブロック1136に示されるよ
うに、元の評価値ｊ′は一単位値だけ増分され、線1138
およびコネクタＢに示されるように、プログラムは線11
40に示される如き前記の新たな値のテストを開始する。
その結果、値ｊ′がｎｎと等しいことが見出され、値
ｉ′がｍｍと等しいことが見出されなかった場合には、
ブロック1142に示されるように、値ｉ′が次の値ｉ′＋
１に指標付けされ、線1144およびコネクタＢに示される
ように、テストは更にこの新しい評価に関して実施され
るのである。

本文に述べたシステムおよび方法においては本発明の範
囲から逸脱することなくある変更が可能であるため、本
文の記載に含まれ図面に示される全ての事柄は例示であ
って限定の意図はないものと解釈すべきである。

【図面の簡単な説明】

第１図は本発明の電子的グラフィック装置の１次元モデ
ルを示す概略図、第２図は第１図のモデルの同様な概略
回路図、第３図は第１図に示した抵抗層における電圧の
分布を示す理想的なグラフ、第４図は本発明の回路およ
びスィッチング素子を示す概略図、第５図は本発明の装
置の順次の動作即ちデータ・モードに対するタイミング
および制御シーケンス特性を示すグラフ、第６図は本発
明において使用されるトレーサ即ちロケータを示す平面
図、第７図は格子位置の列およびその上に重合された歪
んだ格子列を有する抵抗面を示す概略図、第８Ａ図およ
び第８Ｂ図は本発明のシステムの駆動およびスィッチン
グ動作の電子素子を示す概略図、第９Ａ図乃至第９Ｃ図
は本発明のシステムのアナログ処理要素を示す回路図、
第10図は本発明のシステムのＬＥＤ駆動回路を示す回路
図、第11Ａ図乃至第11Ｃ図は本発明のシステムのディジ
タル処理要素の回路図、第12Ａ図乃至第12Ｌ図は本発明
のシステムの主な制御プログラムを説明するフロー・チ
ャート、第13図は信号領域の拡大図、第14Ａ図および第
14Ｂ図は本発明の制御プログラムのエラー訂正サブルー
チンを説明するフロー・チャート、第15図は抵抗面のデ
ィジタイザ・テーブルの座標軸に沿った規則的に隔てら
れた増分毎にカーソルの位置決めを行なうことにより生
じるコンピユータがプロットした格子を示す図、第15Ａ
図は第15図のプロットの１つの隅部を示す拡大図、第16
Ａ図および第16Ｂは本発明による訂正テーブルを生じる
方法を示す全体的な高レベルのフロー・チャート、第17
図は第16Ａ図および第16Ｂ図のフロー・チャートの１つ
の評価ルーチンを示すフロー・チャート、第18図は第16
Ａ図および第16Ｂ図のフロー・チャートにおいて一般的
に示された如きニュートン補間法の実施のためのルーチ
ンを示すフロー・チャート、第19図は第16Ａ図および第
16Ｂ図のフロー・チャートにおいて一般的に示される再
評価法を実施するためのルーチンのフロー・チャート、
および第20Ａ図および第20Ｂ図は一緒に第16Ａ図およよ
び第16Ｂ図に関して一般的に記述した評価法を実施する
ための別のルーチンを示すフロー・チャートである。 10……抵抗層、12……誘電物質、14、15……電極、16、
17……回線、20……スタイラス（トレーサ）、21、22…
…回線、28……ディジタイザ装置、30……抵抗シート
（面）、32……スタイラス（トレーサ）、34……バッド
・アレイ、36、38、40、42、44、46、48……アレイ、50
……交流ソース、52、54……回線、56、57、66、67……
単極単役アナログ・スィッチ、62、64……回線、70……
制御装置、72〜79……回線、100……前置増巾段、112…
…サンプル兼保持回路、114……バッファ、116、118、1
20……回線、138……覗き円部、140……縁枠部、142…
…スィッチ、144……発光ダイオード、162……コネク
タ、164……信号処理回路、168……演算増巾器、170…
…コンデンサ、172……抵抗、174……帯域フィルタ段、
176……演算増巾器、178……コンデンサ、180……コン
デンサ、182……回線、184……電流駆動段、185、187…
…回線、186……コンデンサ、188……カッド・パッケー
ジ、190……コネクタ、191……回線、192……コネク
タ、193……回線、194……回線、196……コネクタ、200
……コネクタ、202、204……回線、206……演算増巾
器、208、210……ＲＣ回路、212……回線、214……アナ
ログ・スィッチ、216、218……抵抗、220、222、224、2
26……回線、228、232……コンデンサ、230、234、238
……フィルタ段、240……回線、242……セレクタ回路、
244……抵抗回路、246、250、260……回線、248……コ
ネクタ、254、256、268……ダイオード、262、270、27
2、278、280……抵抗、276……低域フィルタ、282、284
……コンデンサ、286……サンプル兼保持回路、288、29
0、294、300、304、306、312、314、318……回線、292
……アナログ／ディジタル変換回路、296、320……プル
アップ抵抗、298、316……バッファ、302……フリップ
フロップ、310、328、336、340……コネクタ、322、324
……回線アレイ、326……データ・バス、330、338……
回線、332……電界効果トランジスタ、342……コンバレ
ータ、366、370……抵抗、380……マイクロプロセッ
サ、382……発振器、386、394……カウンタ、400……Ｒ
ＡＭ／タイマー回路、402、410、416、418……バス、40
4……ＵＡＲＴ、406、446、472……プルアップ抵抗、41
2……ＰＲＯＭ、420、450、452……ラッチ、424、434、
442……バッファ、426、444……回線アレイ、428、432
……ディップ・スィッチ・アレイ、430……抵抗アレ
イ、474……デコーダ、502、510……ＯＲゲート、520…
…スィッチ、524……抵抗、526……コンデンサ、528…
…ダイオード、532……ゲート、538、548、578、580…
…インバータ、542、552……バッファ、558……タイマ
ー、564……ＯＲゲート、572……カウンタ、574、588…
…フリップフロップ。

Claims

【特許請求の範囲】

【請求項１】電子図形システムにおいて、図形作成面（１０）を規定する手段と、前記図形作成面に近接して移動可能で、該図形作成面と
相互作用して位置信号を発生するロケータ手段（２０）
と、前記位置信号に応答して、デイジタル位置信号（ｘ
（ｎ，ｍ），ｙ（ｎ，ｍ））を発生する回路手段と、前記デイジタル位置信号の最大値（ｘ_max，ｙ_max）と最
小値（ｘ_min，ｙ_min）の間で規則的に増分された値（ｘ
_r＋ｙ_r）のデイジタル位置信号である、信号領域の前記
デジタル位置信号の所定数のデイジタル信号に対応する
値として、物理的領域の計算された座標値（ｘ_a，ｙ_a）
を記憶する記憶手段であって、物理的領域の座標値は、
前記規則的に増分された値によって生じるアドレス値に
記憶されている記憶手段と、前記デイジタル位置信号のそれぞれに応答して、該デイ
ジタル位置信号に対応する前記アドレス値の１つを発生
し、該発生されたアドレス値により前記記憶手段をアク
セスして物理的領域の座標値を検索し、該検索された物
理的領域の座標値を前記デイジタル位置信号に対応して
補間加重操作により調整し、補正座標対出力信号を発生
する制御手段とを含んでいることを特徴とする電子図形システム。
【請求項２】特許請求の範囲第１項記載の電子図形シス
テムにおいて、前記記憶手段のアドレス値が、物理的領
域の４つの座標値によりそのコーナーを規定する信号領
域の矩形と対応していることを特徴とする電子図形シス
テム。
【請求項３】特許請求の範囲第１項記載の電子図形シス
テムにおいて、前記記憶手段のアドレス値が、前記デイ
ジタル位置信号の所定数の上位ビットからなることを特
徴とする電子図形システム。
【請求項４】特許請求の範囲第３項記載の電子図形シス
テムにおいて、前記制御手段による補間加重操作が、前
記デイジタル位置信号の所定数の下位ビットにおいて実
行されることを特徴とする電子図形システム。
【請求項５】特許請求の範囲第２項記載の電子図形シス
テムにおいて、前記制御手段が、前記デイジタル位置信
号に応答して、物理的領域の４つの座標値と対応する４
つの加重（重み付け）因数を生成して該加重因数を各々
に加えて重み付けされた座標対の値を得、該得られた座
標対の値を加算して、前記補正座標対出力信号を発生す
る補間加重操作を実行するように構成されていることを
特徴とする電子図形システム。
【請求項６】特許請求の範囲第５項記載の電子図形シス
テムにおいて、前記記憶手段のアドレス値が、前記デイジタル位置信号
の所定数の上位ビットからなり、前記制御手段による補間加重操作が、前記デイジタル位
置信号の所定数の下位ビットにより行われることを特徴
とする電子図形システム。
【請求項７】特許請求の範囲代６項記載の電子図形シス
テムにおいて、前記制御手段が、式ｘ・ｙ（ただし、ｘ
及びｙは下位ビットである）に基づいて、前記加重因数
を得ることを特徴とする電子図形システム。
【請求項８】特許請求の範囲第１項記載の方法におい
て、前記制御手段が、受け取ったデイジタル位置信号と
対応して、２次元の補間加重操作を行うことを特徴とす
る電子図形システム。
【請求項９】１つの面上で選択的にアクセスして該アク
セスされた位置と対応する出力を生じるように処理され
る電気信号を発生する電子図形システムにおいて実行さ
れる方法であって、前記出力の値を補正する方法におい
て、信号領域の前記出力と対応する値として得られた物理的
領域の計算された座標値であって、物理的領域のあらか
じめ設定された所定の格子アレイ内の各位置に対して設
定され、信号領域で規則的に増分されるアドレス値のシ
ーケンスを設定するために調整される、物理領域の座標
値を記憶するためのの記憶手段を提供するステツプ、前記出力から前記アドレス値を得るステップ、得られたアドレス値において前記記憶手段をアクセスし
て、該アドレス値に対応する物理的領域の座標値を検索
する座標値検索ステツプ、前記出力と対応して、２次元補間加重操作により、検索
された物理的領域の座標値を調整して補正出力を得る調
整ステップ、前記補正出力を出力して前記面においてアクセスされた
位置を表す座標情報を発生するステップを含んでいるこ
とを特徴とする方法。
【請求項１０】特許請求の範囲第９項記載の方法におい
て、前記アドレス値が、前記出力として生成されるデイ
ジタル信号の所定数の上位ビットから得られることを特
徴とする方法。
【請求項１１】特許請求の範囲第１０項記載の方法にお
いて、前記調整ステップが、前記出力から得られる加重
（重み付け）因数であって、前記検索された物理的領域
の座標値に対して加えられる加重因数による補間加重操
作によって行われることを特徴とする方法。
【請求項１２】特許請求の範囲第１１項記載の方法にお
いて、前記記憶手段の各アドレス値が、前記信号領域の矩形と
対応し、該矩形の４つコーナーが物理的領域の４つの座
標値によって定義され、前記補間加重操作が、前記４つのコーナーの１つと対応
する物理的領域の座標値に対して各々が加えられる４つ
の加重因数によって行われることを特徴とする方法。
【請求項１３】特許請求の範囲第９項記載の方法におい
て、前記調整ステップが、前記出力と対応する２次元補
間加重操作により行われることを特徴とする方法。
【請求項１４】既知の幾何学的形態の面がその面上で選
択的にアクセスされて電気信号を発生し、該電気信号が
アクセスされた物理的領域の位置を示すデイジタル出力
を提供するように処理される電子的図形システムにおい
て使用される方法であって、前記面の変化に関して、得
られた前記デイジタル出力を補正する為の方法におい
て、物理的領域において、前記面上で物理的に位置決め可能
な複数の位置を有する格子アレイを決定するステップ、信号領域において、前記電気信号を生成して、物理的領
域の前記格子アレイの位置に前記デイジタル出力を対応
させるステップ、信号領域において、前記デイジタル出力の最大値と最小
値との間で規則的に増分される信号領域の値（ｘ_r，
ｙ_r）のシーケンスを生成するステップ、前記信号領域の値のシーケンスから、アドレス値を生成
するステップ、前記シーケンス中の信号領域の値の各々に対応する物理
的領域の座標値（ｘａ，ｙａ）を生成するステップ、生成された物理的領域の座標値をそれぞれ、前記記憶手
段の前記アドレス値に記憶するステップ、前記デイジタル出力から、前記アドレス値を生成するス
テップ、生成されたアドレス値において前記記憶手段をアクセス
して、物理的領域の座標値を検索するステップ、検索された物理的領域の座標値を、前記デイジタル出力
から得られた因数で重み付けする補間加重操作によって
補正して、補正出力を生成する補間加重ステップ、前記補正出力を出力して、物理的領域を表す座標対情報
を提供するステップを含んでいることを特徴とする方法。
【請求項１５】特許請求の範囲第１４項記載の方法にお
いて、物理的領域の座標値の補間加重操作が、２次元の
補間加重操作によって行われることを特徴とする方法。
【請求項１６】特許請求の範囲第１４項記載の方法にお
いて、前記格子アレイが、それぞれのセクションにより位置が
規定される格子ラインからなる矩形状の格子アレイであ
り、前記記憶手段のアドレス値が、物理的領域の座標値とほ
ぼ等しい数の領域を含む信号領域の個々の領域と対応し
ていることを特徴とする方法。
【請求項１７】特許請求の範囲第１６項記載の方法にお
いて、前記個々の領域する前記記憶手段のアドレス値
が、対応する前記デイジタル出力の所定数の上位ビット
として与えられることを特徴とする方法。
【請求項１８】特許請求の範囲第１４項記載の方法にお
いて、前記デイジタル出力の各々がデイジタル信号として得ら
れ、補正用の前記アドレス値が、前記デイジタル信号の所定
数の上位ビットとして得られることを特徴とする方法。
【請求項１９】特許請求の範囲第１４項記載の方法にお
いて、前記補間加重ステップが、前記デイジタル出力と
対応する２次元補間加重操作によって行われることを特
徴とする方法。
【請求項２０】抵抗面が位置的にアクセスされて、該抵
抗面の物理的領域内のあらかじめ定めたアレイを構成す
る格子位置に関する、信号領域における位置の出力を生
じるシステムにおいて実行される方法であって、前記出
力を補正する方法において、信号領域の前記出力と対応する値として得られ、前記ア
レイ内の物理的領域のそれぞれの位置を設定し、かつ信
号領域のアドレス値の規則的に増分されたシーケンスを
形成するように調整された、物理的領域の計算された座
標値を記憶する記憶手段を提供し、前記出力から前記アドレス値を得るステップ、前記アドレス値によって前記記憶手段をアクセスするこ
とにより、物理的領域の座標値を提供するステップ、前記出力と対応して、２次元の補間加重操作を行うこと
により、アクセスにより提供された物理的領域の座標値
を調整して、前記出力の補正出力を得る調整ステップ、前記補正出力を出力して、前記面上におけるアクセスの
位置を表す座標値情報を生成するステップを含んでいることを特徴とする方法。
【請求項２１】抵抗面上のアクセスされた物理的領域内
の位置と対応する信号領域の位置の出力を補間補正する
ために用いられる記憶手段内の検索テーブルを生成する
方法において、前記抵抗面の物理的領域特性及び信号領域特性を表す、
前記抵抗面からの入力データセットを収集する収集ステ
ップ、前記入力データセットの境界を、第１及び第２の座標方
向に対する信号領域の最大値及び最小値として決定する
ステップ、信号領域の前記最大値及び最小値の間で規則的に増分さ
れた信号領域の値（ｘ_r，ｙ_r）を生成する増分値生成ス
テップ、前記第１及び第２の座標方向の各々に対する信号領域の
それぞれの値に対応する、前記抵抗面上の物理的領域の
位置座標の第１の評価値（ｉ′，ｊ′）であって、既知
の位置及び前記入力データセットの信号領域の特性に基
づいて決定される、位置座標の第１の評価値を提供する
ステップ、前記入力データセットの前記第１の評価値及び該評価値
に隣接する値から、前記第１及び第２の座標方向の各々
に対する補間された物理的領域の座標値を生成する補間
座標生成ステップ、前記信号領域の値（ｘ_r，ｙ_r）から得られたアドレス値
において、補間された物理的領域の座標値を前記記憶手
段に記憶するステップを含んでいることを特徴とする方法。
【請求項２２】特許請求の範囲第２１項記載の方法にお
いて、該方法は、前記記憶手段のアドレス値を決める前
に、直前に得られた補間された物理的領域の座標値か
ら、予め定めたエラー・レベルの変化に関して、補間さ
れた物理的領域の座標値をテストするステップを含むこ
とを特徴とする方法。
【請求項２３】特許請求の範囲第２１項記載の方法にお
いて、前記入力データセットが、物理的領域における予
め定めた座標に整合した格子点位置のセットと対応する
ことを特徴とする方法。
【請求項２４】特許請求の範囲第２３項記載の方法にお
いて、前記収集ステップが、予め定めた数の座標と整合
された規則的に離間された格子点位置における読み取り
手段によって前記抵抗面をアクセスして、前記格子点位
置における行電圧レベル列電圧レベルとを発生し、かつ
該行及び列電圧レベルを、前記入力データセットを構成
するデイジタル値に変換することによって行われること
を特徴とする方法。
【請求項２５】特許請求の範囲第２１項記載の方法にお
いて、前記増分値生成ステップが、前記入力データセッ
トの格子点位置の予め定めた数よりも多い数の増分を用
いて行われることを特徴とする方法。
【請求項２６】特許請求の範囲第２１項記載の方法にお
いて、補間された物理的領域の座標値が、ニュートンの
補間を用いて得られることを特徴とする方法。
【請求項２７】特許請求の範囲第２１項記載の方法にお
いて、前記補間座標生成ステップが、補正値を補間的に
決定し、この補正値を物理的領域の座標値の前記第１の
評価値に加算して、その第２の評価値を得るステップを
含むことを特徴とする方法。
【請求項２８】特許請求の範囲第２６項記載の方法にお
いて、前記補正値を予め定めた公差基準との比較によっ
て、補間された物理的領域の座標値をテストするステッ
プを含むことを特徴とする方法。
【請求項２９】特許請求の範囲第２１項記載の方法にお
いて、物理的領域の座標値の前記第１の評価値が、次の
補間値として与えれらることを特徴とする方法。
【請求項３０】アクセスされた物理位置と対応する出力
を生じるように処理される電気信号を生成するため、既
知の形態の面上を選択的にアクセスする電子図形システ
ムにおいて、前記面の変化に関して前記出力の値を補正
する方法において、前記面から、該面の物理的領域特性及び信号領域特性を
表す入力データセットを収集するステップ、第１及び第２の座標方向に対する信号領域の最大値及び
最小値を決定して、前記入力データセットの信号領域の
範囲を決定するステップ、前記第１及び第２の座標方向に対する前記最大値と最小
値との間で規則的に増分されたアドレス指定可能な第１
及び第２の値のセットを得るステップ、前記第１及び第２の座標方向毎の前記アドレス指定可能
な第１及び第２の値のセットと対応する前記面上の物理
的領域の座標位置の評価を行って第１の評価値を得るス
テップ、前記第１及び第２の座標方向毎の物理的領域の座標値
を、前記入力データセットの第１の評価値及び隣接値か
ら得るステップ、信号領域のアドレス指定可能な前記第１及び第２の値の
セットと組み合わせて、前記記憶手段に物理的領域の座
標値の補間された値を記憶するステップ、補正されたアドレス指定可能な値によって前記記憶手段
をアクセスして、物理的領域の座標値を検索するステッ
プ、前記出力に対応して、物理的領域の座標値を補間加重操
作により調整して補正出力を得るステップ、補正出力を出力して、ロケータの物理的位置を表す座標
対情報を生成するステップを含んでいることと特徴とする方法。