JPH0621974B2

JPH0621974B2 - 電子図形装置

Info

Publication number: JPH0621974B2
Application number: JP60239283A
Authority: JP
Inventors: ロバート・ジー・ケーブル
Original assignee: SUKURIPUTERU CORP
Current assignee: SUKURIPUTERU CORP
Priority date: 1984-10-26
Filing date: 1985-10-25
Publication date: 1994-03-23
Anticipated expiration: 2009-03-23
Also published as: US4600807A; CA1250921A; EP0184535A2; EP0184535A3; JPS61180324A

Description

【発明の詳細な説明】（発明の背景）研究者達は、電子的な図形装置からの対の座標信号の生
成に対する多岐にわたる技術的的研究に取組んできた。
かかる装置に対する産業的な要求は、コンピュータ・グ
ラフィックス、コンピュータ援用設計（ＣＡＤ）および
コンピュータ援用製造（ＣＡＭ）システムの発展に伴っ
て増している。しかし、このような用途に対して、かか
る電子的な図形装置を構成するディジタイザ即ちグラフ
ィック・タブレットは、電気的なノイズの多い環境にお
いて使用することが要求されている。このような環境
は、例えば、タブレットの領域に必然的に配置される視
覚的読取り用部品および関連する電子装置の同期信号等
からの干渉周波数を生じることが観察されている。

ディジタイザ即ちグラフィック・タブレットの作動は、
一般に、従来のグラフィック・デザインにおいて使用さ
れるものと同じ手による作業、即ち手書き用具となるス
タイラスまたはトレーサをディジタイザの表面を横切っ
て描く即ち選択的に位置付けることを含むものである。
更に、電子的図形装置はスタイラスの位置に応答して、
ディジタル化されて上位コンピュータ機構に対して送ら
れる対をなすアナログ座標信号を生じる。

ほとんどの場合、ディジタイザは、相互に直角に配置さ
れた微細ワイヤの２つの隔てられた列からなる格子が絶
縁性のキャリアに埋設される複合的な構造として構成さ
れている。このような構造の１つの面は、座標信号に変
換されるスタイラス入力を結果的に受取るように作用す
る。スタイラスと格子の相互作用として座標規定信号を
生じるための色々な方法が考えられており、例えば、ス
タイラスと格子間にある磁気歪み効果を確保することが
でき、あるいはまたこれらの要素間に容量結合効果を生
じることもできる。

このような格子構造の使用は、正確な線形出力の座標信
号を生じる一方、製造すると高価につきかつ通常の使用
時に破損し易い精密な構造を必然的に含むものである。
更に、多くの用途において、ディジタイザを非常に透明
度の大きな複合シートとして製造することが望ましい。
しかし、複合構造内部の格子の形成は一般にこのような
透明特性を妨げる。

往時の研究者達は、連続的な抵抗材料のコーティングか
ら形成された書込み面を備えたディジタイザの開発する
ことに利点に注目した。このようなディジタイザの試み
に対する明らかな利点は、ガラスまたはプラスチックの
ような支えとなる絶縁性の基板上に抵抗面を設けるだけ
の特有の構造の簡単さにある。更に、基板および関連す
る抵抗性のコーティングは、広範囲の産業的な用途を可
能にするために透明にすることができる。

このような抵抗性のコーティング形式の装置の開発の歴
史によれば研究者達は様々な技術的な問題に遭遇したこ
とが判るが、その１つは表面により得られた座標の読取
りが不均一であることである。一般に、実際のスタイラ
スまたはトレーサの位置とその結果の座標信号との間に
は正確な１対１の対応即ち直線性が要求される。抵抗コ
ーティングは、実際には局部的な抵抗値の変化、例えば
約＋10％の変化を生じることなく形成することができな
いため、他の点では有望な設計上の試みの非直線性の特
性が最近まで実用的な装置の開発の妨げとなってきた。
しかし、抵抗面を使用するある重要な研究が達成され
た。例えば、Turnerは本題と同じ譲受人に譲渡された19
72年10月17日発行のその米国特許第 3,699,439号「電気
的プローブ位置に応答する装置および方法」において臨
界処理即ちスィッチング手法を開示している。この試み
は手に持ったスタイラスから抵抗面に対する直線的な電
流形態の入力を用い、このスタイラスの先端部が抵抗面
に対して物理的に接触される。Schlosser 等は交流入力
信号が各装置と関連して使用され、その結果得られる対
の座標出力信号処理が著しく改善される更に別の改善に
ついて述べている。これもまた本願と同じ譲受人に譲渡
された1984年6 月26日発行の米国特許第 4,456,787号
「電子的グラフィック・システムおよび方法」を参照さ
れたい。抵抗性層型装置の位置に対応する動作は更に、
これもまた本願と同じ譲受人に譲渡された1977年10月25
日発行のTurner等の米国特許第 4,055,726号「零交差遅
延による電気的位置の分解法」において記載される如き
スタイラスまたはトレーサによって抵抗層自体に対し交
流信号が加えられる電圧波形零交差法および装置によっ
て改善されてきた。

抵抗層の面のディジタイザの構成は今日その実用的な構
成を可能にする技術開発レベルに達しているため、その
出力において得られる信号／ノイズ比の強化に関する更
なる仕上げ、その性能の精度に関する直線性の更なる改
善、トレーサ即ち「カーソル」の如きその構成要素の人
間工学的な構造における改善、実際的な装置の駆動頻度
を維持しながら交流駆動装置における抑制、および満足
し得る製造コスト・レベルを維持するため装置の構成に
おいて要求される電子的な構成要素数を最小限度に抑え
るための必要性が認められてきた。

（発明の要約）本発明は、抵抗面上の座標位置が交流ソースから生じる
信号の使用により１つの抵抗面上の座標位置が識別され
る座標データを生じるための電子図形システムに対する
ものである。抵抗面と共に使用される、必要とされるス
ィッチング素子の数を有利に著しく減少するソリッドス
テート・スィッチングのアーキテクチャが用いられる。

装置の性能の精度を改善するため、前記抵抗面から生じ
るアナログ信号の独特な処理が用いられる。このため、
オペレータが手にするスタイラスまたはトレーサがこれ
と共に使用される抵抗面に対して外方または内方に運動
される場合でも出力の均一性を生じるようにコンピュー
タが調整する自動利得制御が提供される。この利得制御
の更なる改善は、抵抗面の動作と関連する両方向性のス
ィッチング手順の過程における抵抗面の性能におけるヒ
ステリシス特性を発見したことから得られる。本装置に
対する制御はこのようなヒステリシス効果を検出して、
均一な利得値の選定と、このため改善された性能上の精
度を確保するよう作用する。更に、周期的に使用され、
かつさもなければ典型的なアナログ信号処理要素の使用
によって生じるドリフト等の望ましからざる現象を克服
するために役立つオフセット量の測定法を用いることに
より、改善された座標識別精度が装置のアナログ要素に
関して達成される。

本装置の制御は、更に、典型的にディジタイザと関連す
る出力装置の読取り性能を改善するものである。このた
め、スタイラスまたはトレーサが連続する座標信号の値
の平均化を伴うソフトウェア・フィルタ操作の使用によ
りやや静止した姿勢に維持される場合に、座標対のデー
タのノイズが生じる変動であるジッタリングが避けられ
る。更に、システムの計算された制御により、抵抗面の
活動領域即ち作動領域内のトレーサまたはスタイラス装
置の如きロケータ装置の動作に関する妥当性についての
データの評価が可能となる。

本発明の別の特徴および目的として、第１と第２の平行
な離間された境界領域間でｘ座標方向に延材しかつ第３
と第４の平行な離間された境界領域間でｙ座標方向に延
材する作動領域を有する抵抗層を支持する絶縁性の基板
を含む電子図形システムが提供される。複数の第１の離
散状の離間された接点が第１の境界領域における抵抗層
と電気的に結合され、他方複数の第２の離散状の離間さ
れた接点は第２の境界領域における抵抗層と電気的に結
合されている。同様に、複数の第３の離散状の離間され
た接点が第３の境界領域における抵抗層と電気的に結合
され、他方複数の第４の離散状の離間された接点は第４
の境界領域における抵抗層と電気的に結合されている。
本装置は更に、活動状態の電気的回路機能ならびに接地
基準としての機能を提供する回路構造を含んでいる。各
々が第１の接点の選定された１つと結合され、第１の座
標論理信号の受取りに応答して閉路条件に作動可能な第
１の離散状の直列のソリッドステート・スィッチが提供
される。各々が第２の接点の選定された１つと結合さ
れ、第１の座標論理信号の受取りに応答して閉路条件に
作動可能な第２の離散状の直列のソリッドステート・ス
ィッチが提供されるが、他方では同様に、各々が第３の
接点の選定された１つと結合されかつ第２の座標論理信
号の受取りに応答して閉路条件に作動可能な第３の離散
状の直列のソリッドステート・スィッチが提供される。
最後に、各々が第４の接点の選定された１つと結合され
第２の座標論理信号の受取りと応答して閉路条件に作動
可能な第４の離散状の直列のソリッドステート・スィッ
チが前記抵抗面に関して提供される。第１の離散状の直
列のソリッドステート・スィッチと、第３の離散状のソ
リッドステート・スィッチと、第１の方向の論理信号に
応答してこの第１の第３の離散状のソリッドステート・
スィッチを回路構造に対して電気的に結合するよう作動
可能な回路構造との間には第１のソリッドステートの方
向制御スィッチが直列に結合される。第２のソリッドス
テートの方向制御スィッチは、第２の離散状の直列のソ
リッドステート・スィッチと、第４の離散状の直列のソ
リッドステート・スィッチと、接地基準との間に直列に
結合され、上記の第１の方向の論理信号に応答して前記
第２と第４の離散状のソリッドステート・スィッチを接
地基準と電気的に結合するように作動可能である。第３
のソリッドステートの方向制御スィッチは、第２の離散
状の直列のソリッドステート・スィッチと、第４の離散
状の直列のソリッドステート・スィッチと、第４の離散
状の直列のソリッドステート・スィッチと回路構造との
間に直列に結合され、第２の方向の論理信号に応答して
第２と第４の離散状のソリッドステート・スィッチを前
記回路構造に対して電気的に結合するように作動可能で
ある。第４のソリッドステートの方向制御スィッチは、
第１の離散状の直列のソリッドステート・スィッチと、
第３の離散状の直列のソリッドステート・スィッチと、
接地基準との間に直列に結合され、第２の方向論理信号
に応答して前記第１と第３の離散状のソリッドステート
・スィッチを接地基準と電気的に結合するよう作動可能
である。第１と、第２と、第３と、第４の直列のスィッ
チ、および第１と、第２と、第３と、第４の方向制御ス
ィッチとに結合され、第１のデータ・モードの間に第１
の制御論理信号と第１の方向の論理信号を同時に生じる
制御装置が提供される。この制御装置は同時に、第２の
データ・モードの間に第１の座標の論理信号と第２の方
向論理信号を生じると共に、第３のデータ・モードの間
に第２の座標の論理信号と第１の方向の論理信号とを生
じる。最後に、この制御装置は、第４のデータ・モード
の間に第２の座標の論理信号と第２の方向の論理信号を
同時に生じる。本装置は更に、第１乃至第４のデータ・
モードの間に抵抗層に対して隣接位置に運動可能でこれ
と共に作用してｘ座標およびｙ座標の信号を生じるロケ
ータを含んでいる。

一実施態様においては、前記回路構造は時間と共に変更
可能なソースと信号処理回路とを含み、前記第１と第３
のソリッドステートの方向制御スィッチは前記ソースと
結合され、前記ロケータは前記信号処理回路と結合され
ている。

本発明の他の目的は、反対側に位置した境界領域を有す
るある活動領域の抵抗面を含む電子図形システムの提供
にある。選択周波数の時間と共に変化する付勢ソースが
設けられ、更に接地基準が設けられる。前記抵抗面の１
つの境界領域に対して接地基準を加えると同時に、第１
の作動モードの間に前記ソースを前記の反対側に位置し
た境界領域に対して加え、かつ第２の作動モードの間に
前記接地基準とソースの境界領域に対する付加の状態を
反転するように制御可能なスィッチング装置が設けられ
る。前記抵抗面の付近でこれに隣接して運動可能であ
り、第１と第２の作動モードの間にこれと共に容量結合
状態を生じて位置の信号を生じるロケータが設けられる
が、このロケータはある与えられた応答特性を有する。
位置の信号に応答してその増巾を行なって増巾された位
置の信号を生じる入力段を含む信号処理装置が設けられ
る。フィルタされた位置の信号を生じるように選択され
た周波数に対応して増巾された位置の信号をフィルタす
るためのフィルタが設けられる。更に、利得制御入力に
応答して減衰値のある範囲のインピーダンスが生じた増
分から選択されるフィルタされた位置の信号の増巾の減
衰をもたらして利得が制御する位置信号を生じる利得制
御装置が設けられる。変換回路はこの利得制御の位置の
信号に応答してこれと対応する直流レベルの位置の信号
を生じ、ディジタル変換回路は作動状態に置かれる時直
流レベルの位置の信号を位置のディジタル信号に変換す
るよう応答し、第１と第２の作動モードを生じるように
スィッチング動作を制御し、ある受入れられる範囲の値
の予め定められた閾値に関して前記位置のディジタル信
号の値を周期的に比較して利得制御入力を生じ、位置の
ディジタル信号と対応するディジタル・データ信号を生
じる制御装置が設けられる。

本発明の別の目的は、オペレータの転送の親指と人差し
指との間に実質的に把持される形態を有する２つの対向
位置に配置された直立側面を有し、これらの側面と略々
平行に延在する軸心を有する胴部を含む電子図形システ
ムと共に使用されるトレーサの提供にある。本装置の抵
抗層に対しこれに隣接して位置してその間に電気的な相
互処理を生じるように、導電性を有する環状のリングが
前記胴部に対してその前方に取付けられる。最後に、前
記リングには透明の支持部が取付けられ、これは前記環
状リングの中心と交差する十字ヘアー線を有し、これら
の十字ヘアー線の位置は、トレーサが自然にオペレータ
の手に把持される時、十字ヘアー線をオペレータの前方
で垂直方向および水平方向に常に整合するように選択さ
れた予め定めた角度だけ前記軸心に対して傾斜してい
る。上記のトレーサの十字ヘアー線の傾斜角度は本装置
に軸心に対して約30゜をなす。

本発明の他の目的については、その一部は明らかであ
り、また一部は以下本文において明らかになるであろ
う。

従って、本発明は、以下の詳細な開示において事例によ
り示される構造、構成要素の組合せおよび各部の構造を
処理する装置を構成するものである。

本発明の性格および目的については、図面に関して以下
の詳細な記述を照合すれば更によく理解されよう。

以下の開示においては、本発明の第１の実施態様を示
す、スタイラスまたはトレーサにおける電源の使用とは
対照的に、ディジタイザ即ちタブレットの抵抗面が交流
電源によって付勢される電子グラフィック装置について
述べる。しかし、付勢周波数の選択を除いて、その形態
については本文に述べるものと同じ構造および回路が使
用できることを理解すべきである。抵抗面自体が交流電
源により付勢される上記の実施態様は、改善された信号
対ノイズ比特性のための強化された能力を提供するもの
である。この信号対ノイズ比が改善されると共に、さも
なければ有害なノイズの影響を避けることができ、また
更に望ましい付勢周波数をシステムの操作のために選択
することができる。

本システムおよび装置の予備的な考察として、第１の実
施態様のディジタル化手法の理想化された１次元モデル
が示される第１図乃至第３図について述べる。第１図に
おいては、例えばインジウム・スズ酸化物からなる抵抗
シートが10で示され、その上に12で示される誘電物質が
配置される。電極14は回線16からのＶｏで示された交流
電源と結合されるが、電極15は回線17を介して接地され
ている。スタイラスまたはトレーサ20の如きピックアッ
プは、如何なる位置においても抵抗層10に隣接して配置
され、容量結合により「Ｖsense 」と示された電圧の如
き電圧出力を回線21において拾うように作用する。この
理想化された１次元モデルに対する相等の回路が第２図
に示されるが、これにおいては抵抗層10が抵抗として示
され、電源Ｖｏに最も近い抵抗の縁部からのスタイラス
20の距離は「Ｘ」として表わされ、電極14と15間の距離
は「Ｄ」として表わされる。電圧付勢ソースから位置Ｘ
までに残留する層10の抵抗の成分はＸＲ／Ｄの如く表わ
すことができるがスタイラス20の場所から反対の電極15
までの距離は（１−Ｘ／Ｄ）Ｒのように表わすことがで
きるＶsense に対する対応する理想化された値はカーブ
24で示されるように直線として第３図に示される。色々
な現象の故に、このような直線性は容易に達成されな
い。

電圧ソースからの付勢がスタイラスを通って生じる本発
明の上記の実施態様に対する対応する１次元のモデルに
ついては、前記の米国特許第 4,456,787号において詳細
に記載されている。

抵抗面10上のスタイラス即ちトレーサ20の位置に関する
座標対を表わす信号を得るために、電圧Ｖsense の測定
がｘとｙで示される直交軸に沿って行なわれる。スィッ
チング動作を用いて、第１図に示される如き回線16を介
する如き電圧ソースの印加および回線17による設置は、
Ｘ、Ｙ座標の各点毎に反対となる。このように各ｘ、ｙ
座標毎に得られる値によって、差と和の電圧比が決定さ
れて座標位置の信号を得る。

第４図においては、ディジタイザ装置は全体が28により
略図的に示される。装置28は、差と和の比の座標位置を
得るためのスィッチング手順を内蔵する。同図において
は、矩形状を呈する点（ｘ、ｙ）においてスタイラス即
ちトレーサ32として存在するロケータによりアクセスさ
れる抵抗シートが30で示される。この抵抗シート30は軸
ｘ^＋およびｘ⁻、ならびに軸ｙ^＋およびｙ⁻を有するよ
うに示され、その間の交点は矩形状シート30の略々中心
部にある。

この座標系がｘおよびｙの両方向における＋１から−１
までの範囲で示されものすれば、ある座標（ｘ、ｙ）を
表わす信号は、アース基準電圧が反対側に加えられる間
交番する電圧ソース即ち変化する付勢ソースが最初に１
つの座標方向に抵抗シートの１つの縁部に対して加えら
れる手順の下に、スタイラス即ちトレーサ32によって拾
われる電圧の値を測定することにより決定することがで
きる。次にこの手順は最初の座標方向と逆にされ、組合
された読みを用いて１つの座標を決定する。次いでこの
手順は反対の座標方向に実施される。例えば、同時に反
対側にｘ⁻に接地電圧が加えられる間交番する電流ソー
スがシート30のｘ^＋の座標側に沿って加えられる時、ス
タイラス32の出力がＸＰＬＵＳで表わされることを任意
に示し、交番する電流ソースがシート30のｘ⁻側に沿っ
て加えられかつ反対側ｘ⁻には接地電圧が加えられる反
対条件を得る時信号は任意にＸＭＩＮＵＳとなり、交番
する信号ソースが抵抗シート30のｙ^＋の側に加えられか
つ反対側即ちｙ⁻には接地電圧が加えられる時トレーサ
即ちスタイラス32における信号はＹＰＬＵＳとなり、対
のｙ^＋の座標信号で表わされるシート30の側に沿って接
地電圧が加えられる間、交番する電流ソースが抵抗シー
ト30のｙ⁻側に加えられる時にはトレーサ32で得られＹ
ＭＩＮＵＳで示される信号が得られる。例えば、これら
の信号値は、下式の如く面30上のトレーサ32のどんな位
置に対する対の座標の信号を得るために差および和の比
と共に用いることができる。即ち、位置ｘ＝｛（ＸＰＬＵＳ）−（ＸＭＩＮＵＳ）／（ＸＰＬＵＳ）＋（ＸＭＩＮＵＳ）｝位置ｙ＝｛（ＹＰＬＵＳ）−（ＹＭＩＮＵＳ）／（ＹＰＬＵＳ）＋（ＹＭＩＮＵＳ）｝如何なるデータ収集法の実施中でも、１組の座標領域即
ち抵抗シート30の側、例えばｙ^＋およびｙの縁部は電気
的な隔離状態で「浮動状態」となることが許容される
が、反対側の位置例えばｘ^＋およびｘ⁻側の境界領域は
交互に加わる接地電圧と交流ソースによって作動させら
れる。交流信号の印加ならびにアース接続の付加はやや
長いが境界に沿って置かれる離れたパッドとして設けら
れた接点により行なわれる。第４図は、ｘ^＋境界に沿っ
たこのようなパッド即ち接点の４つのアレイを34で示
し、ｘ⁻の境界領域におけるこのようなパッドの反対側
のアレイを36で示している。これと対応して、ｙ^＋で示
された境界領域に沿った４つの離れたパッド即ち接点の
アレイは38で示され、ｙ⁻で示される境界領域に沿った
接点即ちパッドの対応するアレイは40で示される。

ｘ^＋境界領域におけるそのアレイ34内の各接点即ちパッ
ドは、42で示されたアレイの単極単投アナログ・スィッ
チの片側に結合される。同様に、ｘ⁻境界領域における
アレイ36の各パッド即ち接点は、44で全体的に示された
そのアレイの対応する単極単投アナログ・スィッチに対
して結合される。これと対応して、ｙ^＋境界領域におけ
るアレイ38内部の各パッド即ち接点は46で全体的に示さ
れるそのアレイの単極単投アナログ・スィッチに対して
結合されるが、反対側に配置されたアレイ40のｙ⁻境界
領域の接点即ちポートはそれぞれのアレイ48の対応する
単極単投アナログ・スィッチに対して結合されている。

抵抗面30を付勢するための交流ソースは、２つの単極単
投アナログ・スィッチ56、57の入力側に同線54を介して
延長する回線52に出力を有する50で示される。スィッチ
56の出力側はバス58ａと接続され、これは更にアレイ4
6、42内の各アナログ・スィッチの入力側に対して一緒
に延長する。これに対応して、アナログ・スィッチ57の
出力はバス素子60ａ、60ｂを介してアレイ44、48内のア
ナログ・スィッチの共通の入力側に対して延長してい
る。

ディジタイザを内蔵する抵抗シート30を作動させるため
確保されるアース電圧は、２つの単極単投アナログ・ス
ィッチ66、67の入力側に回線64を介して延長する回線62
から得られる。スィッチ66の出力側は、アレイ42、46内
のアナログ・スィッチの入力側と共通に素子58ａを経て
延びるバス素子58ｂに対して結合されている。同様に、
アナログ・スィッチ67の出力側はバス素子60ｂに対して
結合され、これは更にアレイ48、44内のアナログ・スィ
ッチの入力側と共に結合されている。

上記の全てのアナログ・スィッチは、実際に、ブロック
70で示されるマイクロプロセッサを含む中央制御装置の
出力側に生じる論理的に互換性を有する電圧信号によっ
て付勢される。このため、「ＸＣＯＮＴＲＯＬ」（第
１の座標の論理信号）で示される回線72、73を介する適
当な信号の操作によって、アレイ42、44における如きｘ
軸に沿う全てのスィッチを同時に開閉することができ
る。同様に、制御装置70は、「ＹＣＯＮＴＲＯＬ」
（第２の座標の論理信号）で示される回線74、75からの
作動信号を付勢して、アレイ46、48に示される如きｙ軸
上の全てのスィッチの開閉を行なうことができる。制御
装置70はまた、スィッチ66、67に対する「ＰＬＵＳＣ
ＯＮＴＲＯＬ」（第１の方向の論理信号）で示される回
線76、77からの信号を同時に付勢消勢状態に強制するこ
とができる。このような動作により、交流ソースはｙ^＋
側のスィッチのアレイ46を介してバス58ａに対して加え
ることができ、また反対側のｙ⁻のスィッチのアレイ48
をバス60ｂを介して同時に接地するよう結合することも
できる。同様に制御装置70は、「ＭＩＮＵＳＣＯＮＴ
ＲＯＬ」（第２の方向の論理信号）で示した回線78、79
に流れる作動信号を強制して、スィッチ57の作動および
バス60ｂを経てｘ⁻スィッチのアレイ44に対する交流ソ
ース50の信号の通過を生じるが、同時にバス58ｂを介し
てｘ^＋の境界領域におけるアレイ42のスィッチを接地す
る。制御装置70からの出力「ＸＣＯＮＴＲＯＬ」、
「ＹＣＯＴＲＯＬ」を交互にすることにより、反対の
作動形態を得ることもできる。この点に関して、１つの
測定サイクルを実施するための操作モードがタイミング
図形態において示される第５図を参照する。これによれ
ば、回線ＸＣＯＮＴＲＯＬが図の82により示されるよう
に回線76、77上の対応するＯＮ信号ＰＬＵＳＣＯＮＴ
ＲＯＬと同時にＯＮの状態即ち作動信号を生じて、１つ
の測定サイクルの最初の四分の一の間隔においてカーブ
84で表わされる如き信号ＸＰＬＵＳを生じる。同様
に、図の80で示される如きＸＣＯＮＴＲＯＬに対する
ＯＮの状態が図の86で示される如き回線78、79の対応す
るＯＮ信号ＭＩＮＵＳＣＯＮＴＲＯＬと組合せて生成
される。このように生成された信号ＸＭＩＮＵＳはカ
ーブ88により示され、測定サイクルの２番目の四分の一
を表わす。測定サイクルの３番目の四分の一は、図の90
で示される如き回線74、75上のＯＮの即ち作動状態Ｙ
ＣＯＮＴＲＯＬの仮定により信号ＹＰＬＵ92を生じる
ように示される。図の90におり示されるこのＯＮの状態
と同時に、回線ＰＬＵＳＣＯＮＴＲＯＬ76、77は図の
82のＯＮ状態により示される如き作動信号を生じる。最
後に、信号ＹＭＩＮＵＳ94が４番目に四分の一におい
て生成され、図の86で示される如き回線ＭＩＮＵＳＣ
ＯＮＴＲＯＬ78、79における対応する作動状態即ちＯＮ
の状態と組合せて、図の90で示される如きＹＣＯＮＴ
ＲＯＬ回線74、75において作動状態即ちＯＮの状態を強
制する。

以上の如く示された構成により、ソース50が最初に１つ
の境界に対して加えられ、次いでｘ軸の方向に反対側の
境界に対して加えられ、その後同じ構成がｙ軸の方向に
も与えられるが、この座標方向における使用されないス
ィッチは反対側の境界の対が「浮動」することおよびピ
ンのクッション歪みの如き現象を避けることを可能にす
るため開かれる。上記のバス接続の使用により、さもな
ければ必要となるこのようなスィッチング・ロジックを
実施するためのスィッチの数は、その境界領域のアレイ
内の各接点即ち電極毎に２つの離散スィッチを必要とす
るスィッチング・システムに比較してかなり減少する。
スィッチング素子のこの望ましい数の減少は、必要とさ
れるバスと接続されるスィッチの数は同じ状態を維持す
るため、30の如きタブレットを支持する抵抗領域の大き
さが大きくなるため実際に有効である。一般に約30×30
cm（12×12インチ）の表面寸法を有するタブレットの場
合には、必要とされるスィッチの個数は従来の構造に比
して40％小さくなり、この個数の減少はタブレットの大
きさが増加するに伴って顕著となる。

一般に、30の如き抵抗層は、約6.45cm²（１平方イン
チ）当り約100乃至10,000Ωの値の範囲において選択さ
れる抵抗値を有する。しかし、しばしば遭遇する妨害現
象、例えば表面に接触するかこれに接近するオペレータ
の手または人間の部分からの妨害現象の故に、更に低い
抵抗値が望ましい。しかし、漂遊容量または周囲のノイ
ズ入力の現象を避ける観点から、この抵抗値はできるだ
け低いことが望ましく、250 乃至500 Ω／平方インチが
最も適当であると考えられる。ソース50に対する周波数
の選択もまた、28の如きディジタイザ装置の典型的な使
用において最もしばしば遭遇する干渉周波数レベルの回
避に関する配慮事項である。最初の考慮として、約５KH
z より低い付勢信号は、トレーサ即ちスタイラス32と抵
抗面30との間の容量結合が非常に小さくなるため望まし
くない。しかし、２MHz より高い付勢信号においては、
このような周波数を処理する電子部品のコストが不当に
高くなる。更に、例えば約200 KHz の中間の周波数範囲
においては、ディジタイザの環境と通常関連する装置か
ら干渉を受ける。このように約200 KHz の視覚的表示タ
ーミナル（ＶＤＴ）からの高調波が証拠付けられたが、
このような妨害信号は同期パルス等から生じる。

一般に、マイクロプロセッサおよび関連する構成要素を
含むブロック70における制御装置は、信号をディジタル
・フォーマットにおいて処理する如き特徴を有する。し
かし、これから座標対のディジタル情報が生成される制
御装置70に対する入力は予めアナログ形態で処理され
る。このため、ロケータ即ちピックアップ32は、ブロッ
ク98で示されるインピーダンス整合回路および関連する
前置増巾段100 の入力側に対して延びる遮蔽ケーブル96
によって結合される。前置増巾段は、この段から得られ
る最適の入力整合用の増巾された位置の信号を得るため
変更されるそのフィードバックおよび入力側においてＲ
Ｃ回路を有する。実際に、シート30の分布された抵抗お
よびピックアップ32における間隙が規定する容量結合が
ＲＣ回路の転送機能を生じる。前記回路の信号出力を最
適の結合状態を達成するため前記転送機能が逆となる対
応する整合回路に対して前記回路の信号出力を送ること
が必要である。

ピックアップ32と抵抗シート30間の係合の質が使用され
るピックアップの形式と共に変化する故に、均一な処理
を行なうため受取った位置の信号一貫性を得ることが必
要となる。例えば、トレーサまたはカーソルが問題とな
る座標点の付近に置かれる平らな受信リングを含む場
合、これにより得られた結合状態は優れたものとなるこ
とが判った。反対に、尖ったスタイラスを信号ピックア
ップとして使用する場合には、やや尖った品質の結合状
態が得られる。このため、予備処理信号段に対するケー
ブル96の取付けを適当にコード化することにより、選択
したピックアップと対応する受取った信号の自動的な減
衰が起り得、受取った信号のこのような変更可能即ち選
択可能な減衰状態がブロック102 において示される。段
102 における調整と同時に、この時の信号はソース50に
おける付勢の周波数に従って構成されフィルタされた位
置の信号を生じるブロック104 において示される帯域フ
ィルタにおいてフィルタされるのである。

トレーサ即ちピックアップ32の抵抗シート30の表面上の
距離における変化のため、システムはブロック106 に示
される自動的な利得制御を生じる。信号に対するこの自
動利得制御は、回線108 により示される関連要素を介し
てブロック70で示される制御機能から制御される。この
自動利得制御段106 に続いて、結果として得られた利得
により制御される位置の信号はブロック110 で示される
如き直流レベルに変換される。この時、信号はブロック
112 に示されるサンプルおよび保持回路の入力側に送ら
れる。回路112 は、その入力側に加えられる電圧を捕獲
するよに作用し、マイクロプロセッサが保有する制御装
置70の作用がやや減衰されあるいはシステムのディジタ
ル素子のノイズレベルが初期のアナログ信号の捕獲の間
著しく減少させられる所謂「ソフトウェアの自由度」と
呼ばれるものを生じる。これにより、システムのアナロ
グ素子が更にノイズのない電子的環境において作動する
ことを可能にする。このため、直流レベルのデータ（直
流レベルの位置の信号）が生成される時、このようなレ
ベルの情報がブロック114 で示されるＡ／Ｄ変換回路に
よってディジタル形態の２進数値に変換されるためサン
プル兼保持回路112 から検索される。回路114 において
このように生成されたディジタル値（位置のディジタル
信号）は、回線116 で示されるように制御装置70に対し
て多重リード・バスを介して送られる。

バス116 からのディジタル位置信号の受取りと同時に、
ブロック70で示される制御機能は前に述べた差と和の比
率の形成を行ない、増巾偏差を許容し、抵抗層30におけ
るコーティングの変化により偶発される非直線性を訂正
する。その結果得られる座標対即ちディジタル・データ
信号出力が回線118 において示される順次ポートにおい
て順次に、あるいは回線120 において示される如き並列
に提供することができる。これらの出力は上位コンピュ
ータ機構と結合される。

本文において前に示したように、抵抗シート30が交流ソ
ースにより付勢されるディジタイザ装置28に対する第１
の構造は図示の如くである。この構成により改善された
信号／ノイズ比が達成される。しかし、本システムはま
たピックアップ32のケーブル96がソース50と結合されて
所要の座標位置における信号を生じる場合にも作動す
る。このようなアーキテクチャにおける作動のため、回
線52をブロック98で始まるアナログ即ち信号事前処理要
素に対して結合される。

第６図においては、抵抗シート30に対する望ましい構造
が示されている。望ましくは、面30は、インジウム・ス
ズ酸化物（ＩＴＯ）層が例えばガラスの誘電性支持基板
上に形成されている。次に、ガラスとＩＴＯの合成物が
外側の境界領域はエッチングされて、約４cm程度だけ予
期される活動状態の書込み領域よりも大きな矩形状の周
囲のＩＴＯ領域を提供する。このため、アレイ122 によ
り示され印刷回路のリード線を支持するのに適するガラ
スの領域が残される。これらのリードは、例えばシルバ
ー・インクを用いてガラス部分上にシルク・スクリーン
がかけられる。各リードはＩＴＯ領域内のパッド即ち電
極まで延びることに注目されたい。各境界領域毎に４つ
のパッドのアレイが再び第６図に示され、第４図におい
て英字の接尾語と関連して示された同じアレイの識別法
を用いて個々に識別される。実際の書込み領域よりも大
きなＩＴＯ面域を使用する理由は、面30と共に用いるこ
とができるトレーサの必要な誘電性にある。

更に第７Ａ図乃至第７Ｃ図において、手で保持されるト
レーサが全体的に130 で示される。第７Ａ図および第７
Ｂ図に示されるように、トレーサ130 は全体的に134 で
示される一体に成形された上部ハウジング部内に間隙な
く固定された透明なプラスチックと基板部材132 を含
む。例えば、透明なアクリルから形成された透明なベー
スの前面は、十字ヘアー線と第７Ａ図および第７Ｃ図に
138 で示される視野円とを有するように形成される。こ
の視野円138 と十字ヘアー線は、オペレータが装置130
を提供面30上の適当な位置に定置する際これを助けるよ
うに作用する。第７Ｂ図に示されるように、基板部材13
2 に対して接着されているのは印刷回路板140 で、その
底面140 は第７Ｃ図における装置130 の底部と関連して
見ることができる。印刷回路板140 の側面141 の導電面
は、前に開示した第１の実施態様の場合に、収受のため
または本発明の別の実施態様の場合には交流信号の送信
のため使用することができる環状リング143 を含んでい
る。印刷回路板140 の上方に面する表面は第７Ｂ図にお
いて143 で示され、この面は環状リングをシールド・ケ
ーブル96ならびに指で操作されるスィッチ142 のアレイ
の一部をなしてこれに結合されるリード線に対して結合
するリード線を含んでいる。アレイ142 における各スィ
ッチは、例えば、操作される時確実な感触を有する弾性
を有するオーバーセンター型として提供される。各スィ
ッチは、印刷回路板143 内に形成された対応する接点対
との接触を完成する。トレーサ130 は更に、座標対を表
わすデータが受取られ、これにより装置28が作動的に関
連させられる上位コンピュータ機構により受入れられる
如き時点において示されることが解る発光ダイオード14
4 を支持している。スィッチ142 は、一連の色々な色彩
を付した印刷物に対する座標データの展開を表わす種々
の表示を持たせることができる。しかし、トレーサ130
の構造において特に重要なことは、高くなった手で把握
する部分148 に関する前面の十字ヘアー線を含む部分の
傾斜である。このため、把持部即ち胴部148 は線150 で
示される長手方向軸を有すると考えられる。しかし、前
方部分146 は、この軸心150 に対して約30゜だけ傾斜し
ている。このような構成により、トレーサ130 がユーザ
の親指が側面152 に当るように親指と人差し指の間に把
持される時、十字ヘアー線136 はこのような人間工学的
に最も望ましい姿勢においてユーザの前方に垂直方向お
よび水平方向に配置されている。例えば、この前方部分
146 が軸心150 と一直線状に延在するならば、オペレー
タの右手の自然な傾斜は僅かな応力を生じるものとな
る。前方部分146 の姿勢は、左手の使用の場合に反対方
向に傾斜される。また更に、高くなった内側に傾斜する
側面部で形成される胴部148 は疲労を避けるためユーザ
の掌に丁度具合よく収まることが判るであろう。環状リ
ング143 の寸法から、抵抗シート30に対する活動状態の
書込み領域が縁部の作用等による歪みを避けるためＩＴ
Ｏの実際の縁部から内側へ約４cmの位置になければなら
ないことが判るであろう。

次に、上記の回路を特に詳細に示すため、第４図と関連
して述べたスィッチング・システムの詳細を示す第８Ａ
図および第８Ｂ図を参照されたい。同図においては、適
当な場合に同じ構成要素の番号が付されている。交流ソ
ース50と関連して生成される変動信号が矩形波として制
御装置70から得られ、コネクタ162 を介して全体的に16
4 で示された信号処理回路に対して送られる。抵抗面30
が付勢される望ましい実施態様においては、コネクタ16
2 において表わされる周波数値は約211 KHz となる。一
方、抵抗面30をスタイラスまたはトレーサを介して付勢
状態が生じるモードと関連して使用される場合は、この
周波数の値は必然的に倍加される。166 で示される如き
回路164 の初期段は、通常０乃至５Ｖになる矩形波から
の初期のハーシュ即ち高調波内容を除去するため役立つ
積分器としてコンデンサ170 により構成される演算増巾
器168 を使用する。この段もまた、対称的に＋２Ｖとな
るように波形の中心をとるように作用する。このように
処理された信号は、次に全体的に174 で示される帯域フ
ィルタ段に対して抵抗172 を経て送られる。このため、
フィルタ段174 はコンデンサ178 、180 を使用する典型
的なフィルタ方式に構成された演算増巾器176 を含む。
帯域フィルタ段は、この場所において、最初に全ての高
調波を除去し、次いで第１の段166 から生じるおそれが
ある直流バイアスを除去するため信号処理回路164 にお
いて使用される。一般に、コネクタ162 において入力さ
れる上記の211 KHz の基底周波数を中心とする10のＱを
有する。回線182 における段174 の出力は、全体的に18
4 で示される電流駆動段の反対側に対して送られる。例
えば、モデルＬＨＯＯ２電流駆動回路として設けられる
と、段184 は抵抗面30のインピーダンスを駆動するよう
に作用し、実際にはバッファ段として作用する。駆動段
184 の出力は、コンデンサ186 および回線185 を経て、
回線185 、187 から前記のスィッチング段56、57の最初
の２つに対して結合された状態で示される。スィッチ5
6、57はアナログ・バージョンとして示され、188 で示
されるそのカッド・パッケージにおいて前記のスィッチ
66、67と組合される。スィッチ57に関する制御は、制御
機構70から回線78からコネクタ190 を通って論理的な互
換性のある電圧信号の選択的な付加により行なわれる
が、スィッチ56に関する対応する制御は制御装置70から
コネクタ192 からの信号を保有する回線76、77を介して
行なわれる。同様に、スィッチ66は回線191 を介して選
択的に接地され、回線78を介してコネクタ190 と結合さ
れた回線78からの論理的に互換性のある電圧信号の付加
により制御される。最後に、スィッチ67は回線193 およ
び191 を介して選択的に接地され、コネクタ192 を介し
て更に制御装置70に対し結合された回線77から制御され
る。

更に詳細に第８Ｂ図を照合すれば、交流付勢信号が選択
的にスィッチ56および回路58を介して回線194 に送ら
れ、次いで図示の如く接点即ちパッド34ａ〜34ｄ（第６
図）に対して出力側が結合されたスィッチ・アレイ42の
スィッチング出力側に結合されることが判るであろう。
スィッチ・アレイ42は、制御装置70からコネクタ196 お
よび組合せ回線73、72を介して論理的に互換性のある電
圧信号を選択的に受取る。このようなスィッチング動作
がｘ^＋の座標境界領域を付勢して交流付勢状態を受取る
ことが想起されよう。同様に、スィッチ57は、ｙ⁻の座
標情報の発生と関連して、付勢信号を回線60ａおよび19
7 を介してカッド・スィッチ・アレイ48に対して与え
る。４つのスィッチのアレイ48に関する制御は、制御装
置70から回線74、75およびそのコネクタＹＣＯＮＴＲＯ
Ｌ198 を介して与えられる。同様に、回線60ａは回線19
9 およびスィッチ・アレイ44の入力側に対して送られ
て、抵抗シート30のｘ⁻座標の付勢状態を生じる。スィ
ッチ・アレイ44更に、回線72、73および制御装置70から
コネクタ196 に現われる如き入力ＸＣＯＮＴＲＯＬから
制御される。スィッチ・アレイ44、48に対する接地は、
制御装置70からコネクタ192 を介して選択的に付勢され
るスィッチ67から生じる回線60ｂから与えられる。第９
図Ａ乃至第９Ｃ図において、装置28のアナログ信号処理
要素が詳細に示されている。これらの図は、それに付さ
れた結合ラベルによって示されるようにその英字の順序
で並列関係に隣接すると考えるべきである。第４図にお
いてピックアップ32として示される如きトレーサー即ち
スタイラスの出力側は第９Ａ図に示さるようにコネクタ
200 および回線202 を介して、89および100 により前の
説明した前置増巾兼インピーダンス整合回路の組合せ回
路の入力回線204 に対して結合されている。前置増巾段
100 は、その各フィードバックおよび入力経路にＲＣ回
路208 、210 を有する演算増巾器206 からなっている。
前に述べたように、信号ピックアップ装置とアナログ回
路の入力側との間のインピーダンスの整合を行なうこと
は重要なことである。本発明の一実施態様によれば、ピ
ックアップ装置自体が高インピーダンス装置でありかつ
これが抵抗面30自体と容量結合によって駆動されるた
め、望ましい信号対ノイズ比が受信モーダで作動するピ
ックアップ32により達成される。反対に、付勢信号がト
レーサ即ちスタイラスから生成される時は、抵抗面にお
ける容量結合は高インピーダンスを生じ、これが比較的
小さな信号が抵抗面30において生成されるシステムと関
連してある電圧降下状態となる高いインピーダンスを表
わす。このため、望ましくない信号損失が結合部の両側
に生じる。

抵抗面30とスタイラス間の結合が第７Ａ図乃至第７Ｃ図
と関連して述べた如きトレーサを使用する対応する結合
状態としての性格を持たないため、段100 の出力回線21
2 において生じる予め増巾された信号に関してある選択
的な減衰が要求される。この選択的な減衰状態を生じる
ため、214 で示される如きタイプ4501のアナログ・スィ
ッチが使用される。抵抗218 に対して結合された入力ピ
ンＹ０またはパルスＹ１のいずれかに送られる回線212
からのこの回路に対する入力は、抵抗216 を介して与え
らえる。このため、第７Ａ図乃至第７Ｃ図と関連して記
載した如きトレーサが与えられる場合は、Ａ０ターミナ
ルまで延びる回線220 が回線222 から接地されず、＋５
Ｖの信号が回線224 から回線220 へ加えられる、然るべ
く減衰され出力回線226 に与えられる信号の回線212 か
らターミナルＹ１の経る受取り状態を生じる。一方、ス
タイラスを使用する場合は、回線220 が結線222 から接
地され、出力回線226 に与えられるため減衰しない信号
が回線212 からターミナルＹ０に対して受取られる。

出力回線226 は、コンデンサ228 を介して帯域フィルタ
回路104 に対して結合される。一方、回路104 は、カス
ケード方式でコンデンサ232 を介して帯域フィルタ段23
4 に対して結合される非常に鋭敏な前縁フィルタを提供
する高域フィルタ段230 を含んでいる。前記各段230 、
234 は一極構造であり、回線236 における各段の出力
は、前述のフィルタ段174 （第８Ａ図）のものと略々同
じように構成されたフィルタ段238 に対して送られる。
一般に、段230 、234 および238 は、本発明の望ましい
実施態様においては略々タイプＬＦ356 の演算増巾器の
如き構成となっている。しかし、周波数が更に高い場
合、例えば400 KHz の範囲が用いられる場合（トレーサ
またはスタイラスが抵抗シート30に対して交流信号を生
じる構成の場合）は、タイプ2625の演算増巾器の使用が
望ましい。

回線240 における帯域フィルタ104 の出力は、第９Ｂ図
に示されるように自動利得制御段106 の入力に対して送
られる。この自動利得制御段は、本回路のアナログ部分
に対する入力において生じる信号の広いダイナミック・
レンジが存在するため使用される。このような信号の振
動範囲は、使用中抵抗シート30上のトレーサ即ちスタイ
ラス32の高さ変化、ならびにピックアップ装置と抵抗シ
ート30間の紙等の誘電性材料の挿間時の変化によって生
じることが多い。信号は最終的にはディジタル形態に変
換させるため、ある利得制御を行なうことが必要とな
る。こあの利得制御を行なうためには、例えばタイプ40
51でよいセレクタ回路242 が用いられる。回路242 の入
力ターミナルＹ０〜Ｙ７は、回線240 が結合される入力
を抵抗回路244 に対してタップを提供する。リード線24
6 およびコネクタ248 からのターミナルＡ０〜Ａ２にお
ける適当な２進数制御を行なうことにより、制御装置70
は入力ターミナルＹ０〜Ｙ７のどれかにおいて抵抗回路
のタップをとり、このような選択的に減衰した信号を出
力回線250 に生じる。回路242 はまた、ずれの測定のた
め回線230 に接地電圧信号を強制するように制御するこ
ともできる。242 のような装置において明らかになるヒ
ステリシス特性の故に、適当なタップを得るプログラム
が然るべく調整されることが判るであろう。

利得調整信号を含む出力回線250 は、118 で示されうる
正確な全波整流回路の入力側に結合される。整流回路11
0 は、初段252 がその出力側において半波整流を生じる
ダイオード254 、256 を含む２つの段からなっている。
この半波整流された信号は、次に、回線260 および抵抗
262 を含むフィードバックを有する第２の段258 に対し
て送られて全波整流を行なう。平均操作はコンデンサ26
4 を設けることにより行なう。

段110 は更に、ダイオード268 、および抵抗270 、272
を含むオフセット・バイアス回路266 を含んでいる。こ
の回路は回線260 と結合され、これまでに述べてきたア
ナログ信号処理システムにおける全ての直流レベルにお
いて正のバイアスを生じるように作用する。本システム
の全ての活動要素は、あるエラーを生じることになるあ
るオフセット電圧を有する。この電圧は負の値を有しま
たその後に遭遇するアナログ／ディジタル・コンバータ
装置が単に正の値しか変換できないため、後者の正の値
の確保は本構成によって行なわれるが、これは本システ
ムの制御プログラム全体において可能となる。例えば、
回線204 における入力は接地することができ、最終的に
生じる電圧は最終的にエラーとしてある減法により集め
られて訂正を行なうことができるあるディジタル・レベ
ルに変換される。段252 および258 は、周知のタイプＬ
Ｆ356 の演算増巾器を用いて構成することができる。

コンバータ回路110 の回線274 上の出力は、各コンデン
サ282 、284 と関連して作動する抵抗278 、280 からな
る全体的に276 で示される二極低域フィルタを通るよう
に送られる。このようにフィルタされた出力は、次に、
サンプル兼保持用集積回路286 をその主な構成要素とし
て有するサンプル件保持回路112 に対して送られるが、
この集積回路は例えばタイプＬＦ398 として提供され、
制御装置70まで延びる回線288 からの入力側に信号を保
持するように選択的に付勢されるものでよい。アナログ
信号即ち位置の信号の発生および受信成分からシステム
ノマイクロプロセッサまたはディジタル要素の比較的ノ
イズの多い活動状態を隔離する作動段として有効に作用
して、前記サンプル兼保持回路286 の回線290 における
出力は、第９Ｃ図に示される如き変換回路114 のアナロ
グ／ディジタル変換回路292 の入力ターミナルＲ27に対
して制御された状態で送られる。±12Ｖのレベルで付勢
されるコンバータ292 は、回線294 からの適当な変換始
動信号のＳＣターミナルにおける受取りと同時に回線24
0 における信号の変換動作を開始する。回線294 はプル
アップ抵抗296 によって＋12Ｖに保持され、このレベル
は更に例えばタイプ74ＨＣ74でよいフリッフフロップ30
2 まで延びる回線300 からその共通の入力を受取るタイ
プ74ＬＳ38の開路コレクタ・バッファ298 によってバッ
ファされる。フリップフロップ302 のクリアターミナル
ＣＬＲは回線304 によって論理値ハイに維持され、この
装置はコネクタ308 により示される如き制御装置70と結
合されたその入力回線306 における変換始動信号によっ
てトリガーされる。フリップフロップ302 は、コンバー
タ292 を制御装置70のクロックと同期させるように機能
するが、これは反対の入力側まで延びるコネクタ310 と
回線312 、314 によって示される如き制御装置70からフ
リップフロップに対して入力される102.4 KHz の信号を
与えることにより行なわれる。回線294 に与えられた信
号は、変換を開始する信号がフリップフロップ302 にお
いて付勢される回線314 上の連続的に作動するクロック
によりクリアされるため、連続的な論理レベルではな
い。回線312 もまた、開放コレクタ・バッファ316 およ
び＋12Ｖに結合されたプルアップ抵抗320 によて常にハ
イの状態に保持される回線318 との結合状態によりコン
バータ292 に対してクロック入力を提供することが判る
であろう。

コンバータ292 のこの12ビットの変換出力は、回線アレ
イ322 によって示されるようにそのＱ０〜Ｑ11の並列出
力に存在する。アレイ322 内の出力回線は、324 におい
て示されるそのアレイにおける如くこれに結合されたタ
イプ74Ｃ901 バッファによって５Ｖのロジックに個々に
変換される。その結果得られる並列に12ビットの出力
は、コネクタ328 によって示されるように制御装置70に
対して戻るようにデータ・バス326 に対して送られる。
コンバータ292 による変換が完了する如き時点におい
て、回線330 における出力ターミナルＶccは活動状態の
論理値ローをとり、この活動状態の論理値ローは電界効
果トランジスタ332 によって12Ｖから５Ｖの論理レベル
に変換される。トランジスタ332 は、コネクタ336 によ
って示される如き制御位置70に延びる信号回線334 を有
する。回線288 は回線334 との結合を介して同じコネク
タに対して結合されていることに注目されたい。トラン
ジスタ332 は、例えばダイプＳＤ1117Ｎとして提供され
るものでよい。回線294 は活動状態の論理値ローをとる
が、回線330 におけるターミナルＶccは変換の開始を確
認するとこれに続いてハイの状態になる。トランジスタ
332 による更に低いレベルへの変換同時に、その結果得
られる信号はサンプル兼保持回路286 に戻されて信号を
回線290 に保持する。ディジタル変換の完了と同時に、
回線330 におけるターミナルＶccの信号は活動状態の論
理値ローをとり、この状態は回線334 において証明さ
れ、制御装置70によってポーリングされる。実際に、こ
れはデータ準備完了信号である。同き論理レベルの変化
が回線288 およびサンプル件保持回路286 において証明
される。

抵抗シート30が例えば約30×30cm（12×12インチ）の活
動領域のフォーマットと関連して使用される時、12ビッ
トのコンバータ要素292 に対して13ビットのＡ／Ｄ変換
が要求される。この13ビットを生成するためには、入力
回線290 における通常８Ｖの完全スケール信号が12ビッ
トの変換が行なわれ０乃至４Ｖまた４乃至８Ｖのいずれ
かの範囲内となるようにコンバータ自体の内部の基準に
より処理される。制御装置70は回線290 における信号が
４Ｖより低いかどうかを判定し、もしそうであるなら
ば、13ビットは０とされる。回線290 における信号が４
Ｖより高ければ、別の変換が行なわれ、この場合コンバ
ータ292 内の基準が変更され、13ビットが生成される。
この判定は、ターミナルＲ25およびＲ26からアクセスさ
れる如きコンバータ292 内の内部抵抗を用いて行なわれ
る。これらのターミナルは、更に高い電圧範囲における
13番目のビットに対する必要に従ってアースまたは＋12
Ｖのいずれかと結合される。制御装置70が回線290 にお
ける入力が上記の半分のスケール即ち４Ｖより高いか低
いかについて判定する。これと同時に、信号がコネクタ
340 からタイプＬＭ339 のコンパレータ342 の片側に至
る回線338 において生じる。コンパレータ342 は、コン
ピュータのロジックからコンバータ292 の±12Ｖのレベ
ルに変化するレベルを生じる。従って、上記信号がコン
バレータ342 に対する負の入力にあると、そのゲートが
回線346 を介してコンバレータ342 の出力側に結合され
るタイプＪ111 ＦＥＴが付勢されて、回線348 を介して
コンバータ292 のターミナルＲ25およびＲ26に対して結
合された抵抗と関連する＋12Ｖを生じるように付勢され
る。反対に、内部抵抗は回線352 における信号の結果Ｆ
ＥＴ350 に対して送られる回線338 における信号によっ
て接地される。明らかなように、コンバレータ342 に対
する反対の入力は抵抗354 および回線358 を介してこれ
に接続されたダイオード対356 によって調整される。

第10図においは、第７図に示されるトレーサの実施態様
における発光ダイオード144 を付勢するための小さな回
路が示される。例えば、ＬＥＤ144 は、そのエミッタ回
線362 において示されるように＋５Ｖに集められ、その
ベースがコネクタ368 により示されるように回線364 お
よび抵抗366 を介して制御装置70に対して結合されたタ
イプＰＳ2907でよい。トランジスタ144 のエミッタは抵
抗370 を介して電源のアースに結合されるが、ベース結
合回線364 はプルアップ抵抗372 を介して＋５Ｖに結合
される。明らかなように、線366 がローの活動状態とな
る時、ＬＥＤ144 が発光させられる。

第11Ａ図乃至第11Ｃ図においえは、ディジタイザ28の回
路のディジタル要素が特に詳細に示される。これらの図
面は、その結合ラベルによって示されるようにアルファ
ベット順い隣接する位置に置かれる。最初に真中の第11
Ｂ図においては、回路がその作用下で作動するマイクロ
プロセッタが380 で示され、示されたマイクロプロセッ
サはタイプ8085であるが、僅かに改善された能力のタイ
プ8088が本用途には望ましいと考えられる。マイクロプ
ロセッタ380 は、そのＸ１およびＸ２ターミナルにおい
て6.5536MHz の出力を得る水晶制御発振器382 から駆動
される。その結果、そのクロック・ターミナルＣＬＫ
は、４で除算するカウンタ386 の入力に対して結合され
る回線386 において対応する出力を生じる。カウンタ38
6 の４つの出力の内の１つは、前記のコネクタ162 （本
例では’を付して示す）に対して結合される回線388 に
おいてタップされ、トレーサ即ちスタイラス32を介して
抵抗面30に付勢状態が与えらる本発明の実施態様におけ
る第８Ａ図の164 で示された付勢フィルタ段に対して約
409.6 KHz の矩形波入力を生じる。一方、第１の実施態
様においては、カウンタ386 は抵抗面30自体が付勢され
る望ましい実施態様において要求される204.8 KHz の周
波数信号を生じるため回線392 に延びる回線390 および
同じコネクタ162 においてタップがとられえる。回線39
0 はまた、別の４除算カウンタ394 の入力側に送られ、
その出力は第９Ｃ図におけるフリップフロップ302 と関
連して述べたコネクタ310 まで延びる回線396 におい
てタップされている。コネクタ310 における出力信号の
周波数は102.4 KHz であることが想起されよう。カウン
タ294 の他の出力は回線398 において与えられるが、こ
れは例えばタイプ8155Ｈとして提供される複合ランダム
・アクセス・メモリー（ＲＡＭ）兼タイマー回路400
（第11Ｂ図）の「ＴＩＭＥＲＩＮ」に対して送られ
る。複合回路400 は更に、マイクロプロセッサ380 によ
る使用のため入出力ポート機能の12ビットを提供する。
その制御の関連を生じるため、複合回路400 およびマイ
クプロセッサ380 の共通に示されるＩＯ／Ｍ、ＡＬＥ、
ＲＤ、ＲＤ、ＷＲおよびＲＳＴターミナルが共通に結合
されている。これらの共通の結線380 が離散状態のプル
アップ抵抗401 のアレイを介して＋５Ｖの電源と結合さ
れることを留意されたい。回路400 のＲＡＭ入力ターミ
ナルＰＡ2 〜ＰＡ7 およびＰＢ0 〜ＰＢ6 はバス326 の
結合され、これらは更にアナログ／ディジタル・コンバ
ータ292 （第９Ｃ図）の並列ディジタル出力を受取るた
めのコネクタ328 と結合されている。回路400 のアドレ
ス／データ・ターミナルＡＤ0 〜ＡＤ7 は、共通のアド
レス／データ・バス402 を介してマイクロプロセッサ38
0 Ｎ9 と対応するポートならびに汎用非同期送受信装置
（ＵＡＲＴ）404 の対応するデータ・ポートＤ0 〜Ｄ7
に対して結合されている。回路400 のターミナルＰＣ0
およびＰＣ1 は各コネクタ368 、340 と結合され、これ
は更にＬＥＤ144 （第10図）を付勢してコンバータ292
にしてビット13の情報を提供する。本文で前に述べたよ
うに、ＬＥＤ144 は記号対の信号が上位コンピュータに
対して送信された時のみ付勢される。バス402 は、＋５
Ｖ電源（第11Ａ図）と結合された離散プルアップ抵抗40
6 のアレイまで続くように示されている。バス402 は更
に、バス410 の連続部までコネクタ回線408 により示さ
れるように結合され、その１要素はプログラム可能な読
出し専用メモリー（ＰＲＯＭ）412 の出力ターミナル00
〜07に至る。ＰＲＯＭ412 は、例えばタイプ2764として
提供することができる。本装置は、更にマイクロプロセ
ッサ380 の書込みターミナル▲▼まで延びる回線41
4 からそのＯＥターミナルにおいて付勢される。ＰＲＯ
Ｍ412 の更に高いレベルのアドレス・ターミナルＡ8 〜
Ａ12はマイクロプロセッサ280 の対応するアドレス・タ
ーミナルに対してバス412 によって結合されるが、更に
低い順位のアドレス・ターミナルＡ0 〜Ａ7 はバス418
によってアドレス・ラッチ即ちバッファ420 の各ターミ
ナル 1Ｑ〜 8Ｑに対して結合される。ラッチ420 は、例
えばタイプ74ＨＣ373 でよく、バス410 を介してマイク
ロプロセッサ380 に至るバス410 に対して結合されたそ
のデータ・ターミナル1 Ｄ〜8 Ｄを有する如く示されて
いる。ラッチ420 のＧ（使用可能）ターミナルは、回線
422 を介してマイクロプロセッサ380 の読出しターミナ
ル▲▼に対して結合されている。ラッチ420 は、マ
イクロプロセッサ380 が多重化されたアドレスを有しデ
ータ・バス402 およびアドレス情報が保持即ち捕獲され
なければならないため、本回路においては必要である。

バス410 は更にバッファ424 のＹターミナル入力まで延
び、それに対する反対側即ちＡターミナル入力はディッ
プ・スィッチ・アレイ428 の個々のスィッチに対してリ
ード・アレイ426 を介して接続されている。アレイ426
内の各リードは抵抗アレイ430 の対応するプルアップ抵
抗と結合され、かかる抵抗は＋５Ｖ電源と結合されるこ
とを留意されたい。スィッチ・アレイ428 内の個々のス
ィッチは、オペレータが種々の操作の特性、例えば対の
座標信号の毎秒の伝播速度を選択することを可能にす
る。このため、座標対信号は毎秒１対、毎秒５対、毎秒
40対、、等の速度で送信することができる。ユーザはま
たモード・スィッチのセット、例えばオペレータがスィ
ッチ・アレイ142 の選択されたボタンを押す時座標対情
報即ち信号が送られるモード「点」を選定することもで
きる。更に、アレイ142 におけるスィッチの投入にも拘
らず、座標対信号が連続的に送られる「ストリーム」モ
ードを選定できる。アレイ142 内のボタン即ちスィッチ
が押される時座標対情報が座標信号のストリームとして
送られる「スィッチ・ストリーム」モードの選定ができ
るが、このような信号の送信は前記スィッチが離される
時停止し、また、座標対が送られない「遊休」モードの
選定もできる。スィッチ428 はまた英国式即ちメートル
法の較正の選定するためセットすることもできる。更
に、このスィッチを投入すると、オペレータがキャリッ
ジ戻し（改行）またはキャリッジの戻し行送り文字を送
信に対る接尾部として置くことを選定することを可能に
するが、スィッチ▲▼／ＢＣＤの選択は２進数の
如きあるいはＡＳＣＩＩフォーマットに変換された如き
データの提供を行なう。

類似のスィッチが第11Ｃ図において432 で示されてい
る。このスィッチについて見れば、オペレータはそのよ
うにラベルで示した４つのスィッチの操作によってボー
速度を選択することができる。次のシーケンスにおい
て、オペレータは「データ・ストローブ」の操作によっ
てストローブ入力の後縁部または前縁部において並列デ
ータを生じるように選定することができる。次のシーケ
ンスにおいて、オペレータは状態妥当検査を実施するよ
うに選定することもできる。次に隣接するスィッチ要素
においては、オペレータにより奇偶数パリティーを選択
することができるが、次のシーケンスのスィッチはパリ
ティーまたはパリティーなしのオペレータの選定を行な
う。最後に、スィッチ432 は、混同する約0.076 または
0.127 mm（３ミルまたは５ミル）の円の解像度の選択を
可能にする。スィッチ432 における後者の３つのスィッ
チ入力は、それぞれバッファ434 の入力ポート２Ａ４、
２Ａ３および２Ａ１に対して送られる。バッファ424 と
同様に、バッファ433 はタイプ74ＨＣ244 でよく、その
出力側ターミナルは共通のデータ／アドレス・バス402
に対して結合された状態で示される。バッファ434 のホ
ート１Ａ１〜１Ａ４もまたトレーサ130 （第６図）のそ
のアレイの対応する４つのスィッチからの入力回線436
〜439 と結合されている。バッファ434 に対する全ての
入力はそれぞれ更に＋５Ｖソースまで延びるアレイ440
内のプルアップ抵抗を介して結合されている。

バス402 もまた、例えばタイプ74ＬＳ244 とすることが
できる入力バッファ442 の出力ポートに至るように示さ
れている。バッファ442 に対する入力ポートは、その各
回線が446 で示されるそのアレイのプルアップ抵抗を介
して＋５ソースに結合された回線アレイ444 等を結合さ
れている。回線アレイ444 は、上位コンピュータ等との
並列接続を提供するように処理し、例えば、ユーザがさ
もなければ前に述べたスィッチ424 および432 の操作に
より生じ得るデータと対応しかつこれを指定変更する構
造データまたはプログラミング・データを受取るように
機能する。この回路の並列出力ポートは、出力ラッチ45
0 の 1Ｑ〜8 Ｑとの接続部から延長する回線アレイ448
として示される。例えばタイプ74ＬＳ273 である場合、
ラッチ450 の入力ポート 1Ｄ〜8 Ｄはバス402 に対して
結合され、明らかなようにこのラッチは装置28が共に作
動する上位コンピュータに対して８ビット出力データを
生じる。ラッチ450 の直前にはこれに対してバス402 と
結合される別の出力ラッチ452 の入力ポート1 Ｄ〜8 Ｄ
があり、またシステム内の制御機能を提供する色々な出
力がある。例えば、タイプ74ＨＣ273 の場合には、ラッ
チ452 のターミナル1 Ｑは、第８Ｂ図における回線73と
関連して記述した如き、同図に示されたゆに同じコネク
タ番号196 により表わされる信号ＸＣＯＮＴＲＯＬを
送るように作用する。ラッチ452 のターミナル2 Ｑはコ
ネクタ198 および回線74において第８Ｂ図に示された如
き信号ＹＣＯＮＴＲＯＬを有し、前者はまた同図にお
いても示されている。ターミナル3 Ｑは、第８Ａ図にお
けるコネクタ192 と関連して記述した同図においてその
コネクタの照合番号が示される前記の信号ＰＬＵＳＣ
ＯＮＴＲＯＬを送るが、ターミナル4 Ｑは同図において
コネクタ190 で記述されかつ同図にそのコネクタの表示
が繰返される如き対応する信号ＭＩＮＵＳＣＯＮＴＲ
ＯＬを送る。最後に、ラッチ452 のターミナル6 Ｑ〜8
Ｑは、第９Ｂ図においてコネクタ248 で示された如きそ
のコネクタの表示が同図において繰返される自動利得制
御回路242 に対して利得制御入力を送る。

第11Ｂ図に戻り、マイクロプロセッサ380 は、第９Ｃ図
と関連して述べたようにコネクタ308 における変換開始
信号をその直列データ・アウト・ターミナル（ＳＯＤ）
を介して提供するように示されている。同様に、このマ
イクロプロセッサは、第９Ｃ図に示されたようにコンバ
ータ292 から始まるコネクタ336 からその直列データ入
力（ＳＩＤ）において変換完了信号を受取る。同じコネ
クタ表示が同図において示される。マイクロプロセッサ
380 に対する割込みが、回路400 のタイミング機能から
回線454 およびタイプ74ＬＳ86ゲート456 を経てそのＲ
ＳＴ6.5 ターミナルで生じる。この排他的ＯＲゲートに
対する反対の入力は＋５Ｖソースから与えられる。同様
に、ＵＡＲＴ404 からマイクロプロセッサ380 ＲＳＴ7.
5 ポートに対して割込みが指示されて１バイトの受取り
を表示する。これに関して、受信用意完了ターミナルＲ
Ｘが回線458 およびタイプ748 Ｃ332 ＯＲゲート460 を
介して上記ターミナルに対して結合されることに注意さ
れたい。ゲート460 に対する反対の入力は回線462 から
得られるが、これは更にその入力が並列の入力ポート・
リード・アレイ444 の最も上部のリードからの専用であ
る他の74ＬＳ86ＯＲゲート464 の出力と結合される。上
記のリードにより送られる信号は＋５ＶソースでＡＮＤ
されて、更にバッファ442 の入力1 Ａ1 に対して送られ
る。同様に、上位リセット信号入力が＋５Ｖソースを送
る回線466 およびマイクロプロセッサ380 のターミナル
入力ＴＲＡＰに対してインバータ470 を送る回線468 を
介して送られるように第11Ｃ図に示される。

マイクロプロセッサ380 により生成された要素制御装置
即ちシステムのマッピングは、プルアップ抵抗アレイ47
2 を経て＋５Ｖソースに結合され、またデコーダ474 の
制御入力ターミナルＣＳ1 、1 Ｂ、1 Ｂ、2 Ａ、2 Ｂに
対して結合されるターミナルＡ13〜Ａ15から与えられ
る。デコーダ474 はタイプ74ＨＣ139 として提供され、
その1 Ｙ0 ターミナル474 は回線476 に沿ってチップ選
択入力をＰＲＯＭ412 （第11Ａ図）のＣＥターミナルに
対して与えるように作用する。同様に、デコーダ474 の
1 Ｙ1 ターミナルは回線478 に沿って回路400 のチップ
選択ターミナルＣＳに対してチップ選択信号を与える。
デコーダ474 の1 Ｙ2 ターミナルは、回線480 を介して
ＵＡＲＴ404 のチップ選択ターミナルＣＳに対して結合
されている。

デコーダ474 のターミナルＣＳ2 はＯＲゲート482 の出
力側に結合され、その１つの入力は回線482 においてイ
ンバータ486 の出力から別れ、それに対しる入力はマイ
クロプロセッサ380 のターミナルＡ15と結合された回線
488 、490 から与えられる。ゲート482 の反対の入力
は、マイクロプロセッサ380 の読出しターミナルＲＤま
で延びる回線492 から与えられる。

デコーダ474 の第２のグループのターミナルのターミナ
ル1 Ｙ0 バッファ442 （第11Ｃ図）の使用可能入力ター
ミナルに対して回線494 により結合された状態で示され
るが、次に隣接する出力ターミナル1 Ｙ1 は回線496 を
介してバッファ434 の対応する使用可能ターミナルに対
して結合されている。同様に、この第２のグループのタ
ーミナル1 Ｙ2 は回線498 を介して使用可能状態をバッ
ファ424 （第11Ａ図）の対応する使用可能入力ターミナ
ルに対して与えるように結合されている。

本システムにおいてこれ以上の復号能力を提供するた
め、デコーア474 の上位のターミナル・グループのター
ミナル1 Ｙ3 は回線500 によってＯＲゲート502 の１つ
の入力に対して結合される。例えば、ゲート502 はタイ
プ74ＨＣ32として与えられる。ゲート502 に対する反対
の入力は、回線504 、506 を介する接続によりマイクロ
プロセッサ380 の書込みターミナルＷＲから得られる。
回線508 におけるゲート502 の出力は、出力ラッチ452
（第11Ｃ図）のクロック入力ＣＬＫに対して結合され
る。

同様に、回線506 は別のＯＲゲート510 の入力側に結合
されるが、これに対する反対の入力は回線484 から延長
する回線512 から与えられる。回線514 におけるゲート
510 の出力は出力ラッチ450 のクロック入力ＣＬＫまで
延長している。ラッチ450 のクリア・ターミナルＣＬＲ
は更に、回線518 からマイクロプロセッサ380 、回路40
0 およびＵＡＲＴ404 の共通に結合されたターミナルＲ
ＳＴに対して回線516 によって結合される。回線518 か
らの信号は、回線516 においてそれが存在する前にイン
バータ520 において反転される。

マイクロプロセッサ380 は、システムに対する給電と同
時に、あるいは第11Ａ図に示されるスィッチ520 のオペ
レータによる投入により初期化機能を実施する。スィッ
チ520 の片側は接地されるが、その反対側はマイクロプ
ロセッサ380 のターミナルＲＩＮまで延びる回線522 に
対して結合される。回線522 は、ＲＣ回路内でコンデン
サ526 と関連して作動する抵抗524 を介して＋５Ｖソー
スに保持される。従って、スィッチ520 を閉路すると、
コンデンサ526 は放電することが許容されて、回線522
に沿ってパルスの印加を生じる。ダイオード528 は＋５
Ｖより高い過渡電圧に対する保護を行なうように作用す
る。パワーアップ再開もまた、抵抗524 ／コンデンサ52
6 の回路と関連して自動的に行なわれる。明らかなよう
に、この回路は所要の小さな遅れを生じる。

ＵＡＲＴ404 は、第11Ｂ図において全体的に118 で示さ
れる直列インターフェース・ポートと関連してある上位
コンピュータと直列に通信するため使用される。ＵＡＲ
Ｔ404 に対する入力はマイクロプロセッサ3890からバス
402 からのそのデータ入力ポートＤ0 〜Ｄ7 に対するも
のであるが、本装置の出力は回線530 におけるデータ送
信ポートＴＸＤにおいて与えられ、その出力は回線534
に与えるためゲート532 にいてバッファされる。ＵＡＲ
Ｔ404 に対する対応する直列入力は、インバータ538 を
含みターミナルＲＸＤまで延びる回線536 において与え
られる。これらのターミナルの下方には従来の初期手順
機能が含まれる。このため、ターミナルＲＴＳにおいて
与えられるＲＥＡＤＹＴＯＳＥＮＤ信号はバッファ
542 を含む回線540 において与えられるが、ＣＬＥＡＲ
ＴＯＳＥＮＤ信号は抵抗546 を介して＋12Ｖソース
と結合される回線544 からターミナルＣＴＳにおいて入
力される。回線544 はまたインバータ548 を内蔵する。
このデータ・ターミナル出力用意完了信号はＵＡＲＴ40
4 のＤＴＲターミナルにおいて与えられ、バッファ552
を内蔵する回線550 を介して送られる。

本文に既に述べたように、ＵＡＲＴ404 の作動のため選
択されたボー速度は、スィッチ・アレイ432 （第11Ｃ
図）の構成要素と作動と関連してオペレータにより選択
される。このボー速度の選択は、４つのリード・アレイ
556 を介してボー速度タイマー558 のＡ−Ｄ入力側に与
えられる。このように選定されたタイマー558 からの周
知数出力は、ＵＡＲＴ404 のＴＸＣおよびＲＸＣターミ
ナルに至る回線560 において与えられる。

ある上位構成要素に対して与えるためのディジタイザ28
の並列出力ポート120 （第11Ｃ図）は、選択タイミング
入力を要求する。この選択タイミング入力は、第11Ｃ図
に示したような回線562 においてデータ・ストローブ信
号として与えられる。回線562 は排他的ＯＲゲート564
の出力側から延び、その１つの入力はスィッチ432 にお
けるオペレータが制御するデータ・ストロープ選択側か
ら延びる回線566 かの使用可能論理レベルにある。回線
566 は常に抵抗568 を介して＋５Ｖソースに保持され
る。ゲート564 に対する反対の入力は組合せカウンタ57
2 からのデータ・ストローブ・タイミング信号を保持
し、第11Ｂ図に示されるようにＪＫフリップフロップ57
4 に入力する。フリップフロップ574 のＪ入力ターミナ
ルは、回線575 および576 を介して回線514 に対してこ
れが接続される故に常に出力ラッチ450 に対して与えら
れるタイミング出力を受取るように結合されている。フ
リップフロップ574 に対するクロック入力は、カウンタ
386 および回線390 、392 （第11Ａ図）から得られ、上
記の104.8 KHz の信号を保持する。これと同じ信号がイ
ンバータ580 および回線582 を介してカウンタ572 に対
して与えられるが、回線570 におけるその出力は回線58
4 を介してフリップフロップ574 のＫ入力ターミナルに
対してフィードバックされる。４による除算を示すこの
ための回線584 における出力は、フリップフロップ574
のリセットまたは初期化を行なう。回線570 における出
力は更に約60μ秒の予め定めた遅れを生じて、上位装置
に対する前記のデータ・ストローブ信号を表わす。この
ため、ラッチ450 はデータでロードされ、これに続いて
回線562 における信号がデータが使用できる状態にある
ことを表示する。

ディジタイザが上位機器からデータを受取る場合、デー
タの用意完了信号をこの上位機器、例えばアレイ444
（第11Ｃ図）の回線586 から与えることができる。回線
586 は、第11Ｂ図に示される別のフリップフロップ588
のＪ入力ターミナルに至る。フリップフロップ588 は、
マイクロプロセッサ380 のクロック出力を保持する回線
384 との結合部まで延びる回線590 からクロックされ
る。このフリップフロップのＫターミナルは接地され、
そのＱ出力ターミナルは回線592 を介して並列入力バッ
ファ442 の入力２Ａ３ターミナルに対して結合される。
フリップフロップ588 のクリア・ターミナルは、書込み
指令と関連してクリア動作が生じるように回線574 に対
して結合されている。フリップフロップ558 は、マイク
ロプロセッサ380 が信号のポーリングまたは読出しがで
きる時まで、上位コンピュータから受取ったデータ用意
完了信号を保持する機能を有する。

第12Ａ図乃至第12Ｃ図においては、マイクロプロセッサ
380 によって行なわれる全体的な制御プログラムが略図
的に示される。第12Ａ図の最上部に示されるように、プ
ログラムは始動手順と同時に開始する。この手順は、本
文に既に述べたようにパワーアップにより開始すること
ができる。更に、コンデンサ526 の充電を行なうため、
スィッチ520 の瞬間的な装置により再始動を行なうこと
ができる。始動に続いて、第12図のブロック600 に示す
ように、システム内の全ての割込みは、制御システムの
初期化の間割込み手順を行なうことができないように消
勢される。この消勢タスクに続いて、プログラムが進ん
でブロック602 に示すようにスタック・ポインタおよび
メモリーの変数を初期化する。このタスクに続いて、ブ
ロック604 に示すように、スィッチ428 （第11Ａ図）お
よび432 （第11Ｃ図）を読出してシステムの運転のため
のオペレータが選択したパラメータを生じる。第11図Ａ
乃至第11Ｃ図と関連する記述から、これらの上位コンピ
ュータがスィッチの選択を無効化することができること
が想起できよう。ブロック604 に示した如きスィッチの
選択に基づいて、システムは次にバッファ606 に示すよ
うにモード・レジスタをセットする。「点」、「ストリ
ーム」、「スィッチ・ストリーム」および「遊休」とし
て先に述べたシステムの４つの可能な操作モードがあ
る。モード・レジスタのセットに続いて、バッファ608
に示すように、分解能フラッグがスィッチにより選択さ
れる如き分解能の高低についてセットされ、ブロック61
0 で示すように、これらのスィッチにおけるオペレータ
の選択に基づいて英国式即ちメートル法フラッグがセッ
トされる。プログラムは次にブロック612 の命令まで進
み、ここで上記のスィッチにおける直列または並列の送
信の選択に従ってフラッグがセットされる。最後に、ブ
ロック614 に示すように、ＵＡＲＴ404 のポートが初期
化される。

ディジタイザ28の回路の直流の増幅または類似の操作成
分が第９Ｂ図と関連して記述したようにどんな操作環境
とも関連するドリフト特性を呈するため、正確なオフセ
ットが確認され、次いでこのオフセットが計数化即ち測
定される。これは、選択回路242 に対するマイクロプロ
セッサの指令により回線250 を実質的に接地レベルにさ
せることによって行なわれる。この指令はブロック616
において示され、オフセットの量が測定されて保持され
る。ブロック618 に示されるオフセットの測定に続い
て、マイクロプロセッサは回路244 および関連する回路
242 における利得をこのような利得が要求される最悪の
場合を予期して最大の値にセットする。このプログラム
は、節点即ちコネクタＡにより示される如く第12Ｂ図に
示される命令まで継続する。同図によれば、コネクタＡ
はブロック620 の命令に続く如くに示され、これと同時
に初期化手順の完了の後に通常の操作のための割込みを
可能にする命令が続くことが示される。

次に、システムはｘ座標方向に沿って測定を行ない、シ
ステムの利得がブロック622 における命令により示され
る如きｘ軸の利得設定点にセットされる。この命令は、
プログラムの最初のサイクルに対する最大値をセットす
るが、プログラムが循環し続けるに伴い、ＸＧＡＩＮ選
択が調整されることになる。利得のセットと同時に、命
令バッファ624 で示されるように、アナログ・スィッチ
がｘ^＋の形態に対してセットされる。このため、第４図
において、アレイ42、44のスィッチに加えて56、67がセ
ット即ち閉路されるように信号ＸＣＯＮＴＲＯＬおよび
ＰＬＵＳＣＯＮＴＲＯＬが操作されることが想起されよ
う。このスィッチ・ロジックの提供により、ブロック62
6 における命令により表わされる如く、行なわれる測定
命令ＸＰＬＵＳと対応してディジタル評価が生成される
ようにサブルーチンＡＤＲＥＡＤが呼出される。この
時、ブログラムはブロック628 における命令に進み、こ
こでディジタル・フォーマットにおける測定内容ＸＰＬ
ＵＳが格納される。ブロック630 に示すように、本シス
テムはこの時、Ｘ座標の反対方向の評価を行なうことが
できるようにスィッチのセッティングＸＣＯＮＴＲＯＬ
を維持しながら、負の方向の制御に変換する。ブロック
632 において述べるように、サブルーチンＡＤＲＥＡＤ
が呼出され、ＸＭＩＮＵＳに対するディジタル形態の評
価が生じ、ブロック634 に示すようにこの値は格納さ
れ、全てのこのような格納動作が周知の方式でＲＡＭに
おいて行なわれる。

節点Ｂに示すように、次にプログラムは第12Ｃ図の対応
する節点を見出しへ進み、Ｘ軸のヒステリシス・フラッ
グがセットされたかどうかを判定するブロック636 に示
す照合に進む。このフラッグは、２つの妥当ではあるが
異なる利得制御評価がある座標の評価ＸＰＬＵＳおよび
ＸＭＩＮＵＳについて与えられる可能性が存在するよう
な時セットされる。フラッグがセットされない場合は、
回線638 および節点Ｃによって表わされるように、プロ
グラムは第12Ｄ図に示される結合節点で始まる同図の命
令に行く。

一般に、第12Ｄ図に示されるプログラムは、前に行なわ
れた２つのＸ軸の読みが利得に関して妥当であるかどう
かを判定する。これに関して、行なわれディジタル的測
定がその範囲内で比較される上下の閾値を有するウィン
ドが確立される。一般に、この比較における基準は、両
方の読みが前記ウィンドの高い閾値よりも低くなければ
ならず、またその一方が低い閾値よりも高くなければな
らないことである。ブロック640 における照会について
見れば、ＸＰＬＵＳの値が高い閾値よりも大きいかどう
かについて判定が行なわれ、もしそうならば、線642 に
より示されるように、ＸＧＡＩＮの値がシステムの最小
の利得よりも大きいかどうかについて照会がブロック64
4 に示されるように行なわれる。その場合には、ブロッ
ク646 で示されるように、値ＸＧＡＩＮは第９Ｂ図に示
される回路244 内の１つの抵抗により表わされるように
１つの増分だけ減分される。回路244 内の個々の抵抗に
対する抵抗値はインピーダンスの約18％の増分を確保す
るように選択されることが判るであろう。この比率の増
分は、さもなければ低い比率の抵抗の増分値により生じ
るおそれがある隣接する利得値間の変動を生じることな
く利得の変更を行なうための最適な方法と考えられる。
ＸＧＡＩＮの調整に続いて、節点即ちコネクタＤにおい
て示されるように、プログラムは第12Ｂ図における対応
する節点および線648 により示されるようにブロック62
2 における如くシステムの利得をセットするため戻る。
ブロック644 における照会の結果が否である場合は、線
650 により示されるように、プログラムは再びブロック
622 に示すようにシステムの利得をセットするため戻
る。

ブロック640 における照会が値ＸＰＬＵＳが高い閾値よ
りも大きいことを示す場合、ブロック652 により示され
るように、値ＸＭＩＮＵＳが高い閾値よりも大きいかど
うかについて判定が行なわれる。その場合には、線654
で示されるように、値ＸＧＡＩＮを選択的に減分するた
め同じ手順が行なわれ。値ＸＰＬＵＳおよびＸＭＩＮＵ
Ｓの双方が高い閾値より低い場合には、ブロック656 に
示すように、値ＸＰＬＵＳが低い閾値レベルよりも大き
いかどうかについて判定が行なわれる。この値が前記閾
値より大きくない場合には、線658 およびブロック660
に示すように、測定結果ＸＭＩＮＵＳが低い閾値より大
きいかどうかの判定となる。そうである場合には、線66
2 およびブロック664 により示されるように、値ＸＧＡ
ＩＮが格納される。同様に、ブロック656 における照会
が値ＸＰＬＵＳが低い閾値より大きいことを示す場合に
は、線666 により示すように値ＸＧＡＩＮが格納され
る。このＸＧＡＩＮの値は、次の動作サイクルが生じる
ような時に第12Ｂ図におけるブロック622 と関連して記
載されるように用いられる。この時、プログラムは進ん
でコネクタＥにより示すようにヒステリシス検査を行な
う。

値ＸＭＩＮＵＳまたはＸＰＬＵＳのいずれも低い閾値を
越えない場合には、線668 および判定ブロック670 によ
り示されるように、値ＸＧＡＩＮがシステムの最大許容
利得より小さいかどうかの判定が行なわれ。このテスト
が満たされる場合は、ブロック672 に示すように、値Ｘ
ＧＡＩＮが増分される。反対に、値ＸＧＡＩＮが最大許
容利得よりも小さくない場合には、線674 および節点即
ちコネクタＤにより示されるように、プログラムは第12
Ｂ図の線648 の対応する節点に戻り、線648 における同
じ利得値を存在させることが判る。反対に、値ＸＧＡＩ
Ｎにおける増分がブロック672 における命令によって行
なわれる場合、この増分値が線648 により表わされる位
置において強制され、システムの利得はブロック622 に
おいて示されるように前記値を反映することになる。

第12Ｃ図のブロック636 と関連して本分に既に述べたよ
うに、単一の点が交流ソースを最初に一方の境界に、次
いで他方に与えることによりある一方の座標方向に沿っ
て評価される場合、２つの異なる利得レベルが同じ点の
測定のため生じ得るため、抵抗シート30またはシステム
自体における非直線性がある座標点に対する不当な読み
を生じることになることが判った。従って、第12Ｃ図お
よび第12Ｅ図に示されるルーチンが用いられる。これに
より示されるルーチンによれば、可能な限り最も大きな
妥当な利得がシステムに対して選定され、この場合２つ
の妥当な利得が得られる。第12Ｅ図においては、ブロッ
ク664 において格納された命令ＸＧＡＩＮからのコネク
タ即ち節点Ｅが最初に評価されて、もし利得信号が１つ
の利得ステップ、例えば因数18％だけ増分されたものと
すれば、その結果得られる増分は閾値を受入れるウィン
ド内に残ることを判定する。従って、ブロック676 にお
いては、もし例えば1/18％即ち１ステップの利得の増加
に関して増加したものとすれば、この値が評価のウィン
ドの高い閾値内に維持されることに基づいて信号ＸＰＬ
ＵＳが評価される。ブロック676 はこの評価結果を実施
し、値ＸＰＬＵＳが１の利得因数だけ増分することがで
きる場合には、線678 およびコネクタＦにより示される
ように、プログラムは続行することができる。信号ＸＰ
ＬＵＳがこのように変更することができる場合には、ブ
ロック680 により示されるように、同じ評価が信号ＸＭ
ＩＮＵＳについても行なわれる。信号ＸＭＩＮＵＳが１
の利得因数だけ増加させることができる場合には、線68
2 により示されるように、プログラムは利得を変化する
ことなく続行する。

一方、信号ＸＰＬＵＳおよびＸＭＩＮＵＳの双方がブロ
ック676 および680 の評価に失敗する場合には、測定結
果が最大ウィンド閾値よりも大きくないという条件が存
在する。従って、ブロック683 に示されるように、Ｘ軸
のヒステリシス・フラッグがブロック636 および第12Ｃ
図に関連して論議するようにセットされる。この時、１
つのある座標点に対し二重の利得状態が生じるという予
測が存在する。しかし、この予測が不正確である場合に
備えるため、最初に測定された最後の値ＸＰＬＵＳおよ
びＸＭＩＮＵＳがブロック684 の命令により示されるよ
うに格納される。

第12Ｂ図に戻って、節点Ｄが線684 まで続くことおよび
プログラムが節点Ｂまで継続することが判る。前の場合
のように、この節点は第12Ｃ図の対応する節点に至る。
第12Ｃ図においては、ブロック636 における照会がこの
時諾であり、システムにおいて比較的高い利得がありこ
れが高低の閾値が規定する利得ウィンドに関して妥当な
読みを生じるという予測を表わすことが観察できる。従
って、この時プログラムはブロック686 における命令ま
で進み、ここでＸ軸のヒステリシス・フラッグ０にリセ
ットされ、また判定ブロック688 において示されるよう
に、利得の変化が有効であるかどうかについての最初の
判定が行なわれる。従って、もし増分した値ＸＰＬＵＳ
が高い閾値より大きければ、線690 およびブロック692
において示されるように、最後の値ＸＰＬＵＳがプログ
ラムにおいて復旧され、予測は裏切られたことになる。
同様に、値ＸＰＬＵＳが高い閾値よりも小さくない場合
には、ブロック694 に示すように、増分された値ＸＭＩ
ＮＵＳから同じ評価が得られる。値ＸＭＩＮＵＳが高い
閾値を越える場合には、線696 により示されるように、
最後の値はブロック692 において示されるように使用さ
れる。ブロック694 における判定が否の場合、または最
後の数値が使用される場合には、線689 および700 で示
されるように、プログラムはこれもまた第12Ｆ図に示さ
れる節点即ちコネクタＦで示されるように継続する。同
図においては、最初の測定値ＸＰＬＵＳはブロック702
の命令によって処理され、ここでこの値はその損失を避
けるため一時レジスタに置かれる。次いでこのプログラ
ムは、システムにおける如何なる過渡状態または急激な
変化が払拭されるソフトウェア・フィルタの最後のＸＰ
ＬＵＳ読出し形態によりその時の読み値ＸＰＬＵＳの平
均化を行なうように進む。この命令はブロック704 に示
される。次いで、最後の読み値ＸＰＬＵＳが一時レジス
タに置かれて、ブロック706 における命令によって示さ
れるようにその時の読みとなる。この同じ手順がＸＭＩ
ＮＵＳの測定値についても繰返され、値ＸＭＩＮＵＳは
ブロック708 で示されるようにその損失を避けるため一
時レジスタに置かれ、これと同時に値ＸＭＩＮＵＳがブ
ロック710 に示されるように最後の読みで平均化され、
この最後の読みは次いでブロック712 に示されるように
即時の使用のため一時レジスタに置かれる。

このようなＸ座標の測定の最終的な処理により、プログ
ラムは次にＹ座標方向に沿った対応する組をなす座標の
測定を実施するためシフトする。第12Ｇ図においては、
節点Ｇがブロック714 の命令と関連してプログラムの継
続を生じ、ここで値ＹＧＡＩＮがメモリーから再び呼出
され、システムの利得がＹＧＡＩＮの値にセットされる
ことが判る。次に、ブロック716 に示されるように、交
流ソース50がＹ座標のプラスの境界に対して加えられる
形態にアナログ・スィッチがセットされる。このため、
更に第４図を照合すれば、スィッチ56、57が閉路される
が、値ＹＣＯＮＴＲＯＬはスィッチ・アレイ46、48に対
して加えられることになる。スィッチのセットに続い
て、ブロック718 に示されるように、サブルーチンＡＤ
ＲＥＡＤが呼出されて受取った信号をディジタル・フォ
ーマットに変換する。この変換に続いて、ブロック720
に示されるように、ディジタル化された結果のＹＰＬＵ
Ｓが格納され、この時スィッチ・システムはブロック72
2 に示されるように負で示されたＹ座標の境界に対して
交流ソースを加えるようにセットされる。このため、信
号ＭＩＮＵＳＣＯＮＴＲＯＬが第４図に示されるよう
にスィッチ57、64を閉路するため加えられる。読みの収
集に続いて、ブロック724 に示されるように、サブルー
チンＡＤＡＲＥＡＤが呼出されてその結果の値をディジ
タル化し、ブロック726 に示されるように、その結果は
読みＹＭＩＮＵＳとして格納される。プログラムは、次
いで、第12Ｈ図に再び示される節点Ｈに示されるように
続行する。第12Ｈ図においては、この節点Ｈはブロック
728 においてなされた判定に続くように示され、ここで
Ｙ軸のヒステリシス・フラッグがセットされたかどうか
についての判定がなされる。これがセットされなかった
場合には、線730 で示されるように、プログラムは第12
Ｉ図に再び現われる節点Ｉに示されるように続行する。
第12Ｉ図においては、プログラムは最初高い閾値を調
べ、測定された値ＹＰＬＵＳ５がブロック731 に示され
る如き閾値よりも大きないかどうかについて照会する。
プログラムは線732 により示されるようにブロック734
でなされる照会まで進む。ブロック734 においては、Ｙ
ＧＡＩＮが最小利得より大きいかどうかについての判定
が行なわれ、そうであれば、ブロック736 に示されるよ
うに、値ＹＧＡＩＮは１つの増分、即ち例えば18％の因
数だけ減分される。線738 に示されるように、プログラ
ムは次に第12Ｇ図に示される節点Ｊに示されるように進
み、線740 を介してブロック714 における命令に対する
入力に至り、ここでシステムの利得がＹＧＡＩＮにセッ
トされる。ブロック734 における判定がＹＧＡＩＮが最
小の利得を越えないことを示す場合には、線742 に示さ
れる如く、プログラムは再び第12Ｇ図示されるように節
点Ｊおよび線740 まで戻る。

第12Ｉ図に戻って、ブロック731 における照会が読みＹ
ＰＬＵＳが利得の入口ウィンドの高い閾値よりは大きく
ないことを示す場合は、ブロック744 に示されるよう
に、対応する照会が測定結果ＹＭＩＮＵＳが利得のウィ
ンドの高い閾値より大きいかどうかについて行なわれ
る。そうである場合には、線746 に示されるように、Ｙ
ＧＡＩＮが減分され、プログラムは節点Ｊに関連して述
べるように継続する。バッファ744 における照会が両方
の測定結果が高い閾値よりも小さなことを示す場合に
は、ブロック748 に示されるように、測定ＹＰＬＵＳが
利得のウィンドの低い閾値よりも大きいかどうかについ
て判定がなされる。そうでない場合には、線750 および
ブロック752 により示されるように、対応する測定が値
ＹＭＩＮＵＳに関して行なわれる。ブロック748 におけ
る照会の結果が諾であるか、あるいはその結果がブロッ
ク752 から諾である場合には、各線754 、756 により示
されるように、その結果の有効な利得がブロック758 に
示されるように格納される。この時、プログラムはコネ
クタＫに示されるように続行する。

ブロック752 における照会がＹＭＩＮＵＳが低い閾値よ
り大きくないと判定する場合は、ブロック760 に示され
るように、ＹＧＡＩＮが最大許容利得因数より小さいか
どうかについて判定が行なわれる。もしそうであれば、
ブロック762 において示されるように、ＹＧＡＩＮが１
つの因数例えば18％だけ増分される。バッファ760 にお
ける照会が否の結果となる場合には、線764 により示さ
れるように、プログラムは節点Ｊおよび線740 を経て第
12Ｇ図に示されるようにシステムのセット値ＹＧＡＩＮ
まで戻る。この同じ手順が、バッファ762 に示されるよ
うにＹＧＡＩＮの増分と同時に実施される。

ブロック758 に示されるようにＹＧＡＩＮが格納される
場合には、プログラムは第12Ｊ図に再現されるコネクタ
Ｋで示されるように進行する。同図においては、１つお
利得因数だけ増分される如き値ＹＰＬＵＳが、Ｘ座標に
おけるブロック676 と関連して記述される如き最高許容
利得変化量と比較される。照会の結果が諾である場合に
は増分が得られ、また線768 において示されるように、
プログラムはコネクタＬまで進む。ブロック766 におけ
る照会の結果が否である場合には、ブロック770 に示さ
れるように、同じ照会が値ＹＭＩＮＵＳについてお行な
われ、その結果が諾の場合には、線722 にに示すよう
に、コネクタＬにより示されるようにプログラムが同じ
ように進行する。ブロック770 における照会の結果が否
である場合には、ブロック744 にに示すようにＹ軸のヒ
ステリシス・フラッグが１にセットされ、これに続い
て、ブロック776 にに示すように、ＹＰＬＵＳの最後の
値がＹＰＬＵＳとなり、対応する最後の値ＹＭＩＮＵＳ
がＹＭＩＮＵＳとなる格納機能が生じる。プログラムは
この時第12Ｇ図に示す如く節点Ｊにおいて示されるよう
に戻る。プログラムが繰返されると、これは再び第12Ｈ
図に示される如きブロック728 における照会に再び遭遇
する。この場合、この照会はＹ軸のヒステリシス・フラ
ッグがセットされプログラムがバッファ778 における命
令まで継続することを表示し、ここでヒステリシス・フ
ラッグが０にリセットされる。このヒステリシス・フラ
ッグのリセットと同時に、ブロック780 に示されるよう
に、拡張されたＹＰＬＵＳがブロック780 において示さ
れる如き利得ウィンドの高い閾値レベルよりも大きいか
どうかについて判定がなされる。そうである場合には、
線782 およびブロック784 において示されるように、値
ＹＰＬＵＳおよびＹＭＩＮＵＳがその最後の値に戻され
る。その時、プログラムは線786 に示されるように進行
し、コネクタＭに再び示されるように続行する。ブロッ
ク780 における判定が値ＹＰＬＵＳが高い閾値レベルよ
りも小さいことを示す場合は、ブロック788 に示すよう
に、拡張された値ＹＭＩＮＵＳが利得のウィンドの高い
閾値レベルよりも大きいかどうかについて対応する判定
がなされる。この閾値を越える場合には、線790 に示さ
れるように、ＹＰＬＵＳおよびＹＭＩＮＵＳに対する最
後の値が再び呼出され、プログラムが続行する。同様
に、値ＹＭＩＮＵＳが線792 により示すように高い閾値
レベルよりも小さい場合にプログラムが続行する。

Ｘ座標の場合のように、プログラムはこの時、システム
における過渡的変化または急激な変化を平滑化するため
Ｙ座標の測定に関してある形態のソフトウェア・フィル
タ動作を実施する。第12Ｋ図およびコネクタＭにおいて
は、プログラムはブロック794 において示されるよう
に、値ＹＰＬＵＳを一時レジスタに格納することが判
る。このような格納動作を生じると同時に、ブロック79
6 にに示すように、値ＹＰＬＵＳが最後の読みＹＰＬＵ
Ｓで平均化される。この時、ブロック798 にに示すよう
に、最後の値ＹＰＬＵＳが一時レジスタに格納され、ブ
ロック800 に示されるように、値ＹＭＩＮＵＳが一時レ
ジスタに置かれる。ブロック802 における次の命令が値
ＹＭＩＮＵＳの平均化を行ない、その時の値ＹＭＩＮＵ
Ｓは最後の値ＹＭＩＮＵＳによって平均化される。この
時、ブロック804 にに示すように、最後の値ＹＭＩＮＵ
Ｓが用いられ、一時レジスタに格納される。この時、プ
ログラムはＸおよびＹ座標を得るための測定の全組合せ
が行なわれる段階にあり、次いでプログラムはこれらの
値から座標情報即ち位置を得るべく探索する。第12Ｌ図
においては、節点Ｎが再生され、次の読出しを行なうた
めシステムを準備するよう作用するブロック806 、808
に続くように示される。この点に関して、ブロック806
における命令はシステムの利得をＸＧＡＩＮにセット
し、ブロック808 はアナログ・スィッチをセットしてＸ
ＰＬＵＳ形態の読出しを実施する。

この時、プログラムはブロック810 における命令に進
み、ここで正規化されたＸの値即ちＸＮＯＲＭが加減法
を用いて得られる。この値は、抵抗シート30の自然座標
からこれを得たために正規化されたと考えられる。この
ため、この接合点における値は負の値から正の値までの
範囲を有する。この正規化された値即ちＸＮＯＲＭを正
の整数に関する座標系における値に変換する、即ち、値
０から他の正の値に変換することが要求される。抵抗シ
ート30がその製造において変化するため、１つの境界か
ら他の境界への実際に読出された値は正確な数列に従わ
ない。その結果、抵抗シート30の最小値即ち０の値は予
め読込まれ、適正使用のためＲＯＭに格納される。この
値はＸＭＩＮとして表わされる。同様に、対応する測定
法がＹ座標方向に対しても行なわれ、値ＹＭＩＮＵＳを
得てメモリーに置かれる。

ブロック812 に示されるように、プログラムは次にＸＮ
ＯＲＭに対する値から値ＸＭＩＮを控除し、これに展開
因数Ｘ＄ＥＸＰＡＮＤを乗じる。後の項は単にディジタ
ル処理に適する大きな数、例えば64,000を提供する展開
因数である。

次いで、プログラムはＸ軸に対する結果の値を検査し、
受入れられない数値が存在しないことを確認する。この
ような偽の数値は、例えばトレーサが抵抗シート30の活
動領域の外側に配置された場合に生じることがある。従
って、ブロック814 に示すように、Ｘの値が既知のＸの
最大値ＸＭＡＸよりも大きいかどうかについての判定が
なされる。そうである場合には、線816 およびコネクタ
０により示すように、プログラムは再び始動して第12Ｂ
図の対応するコネクタ指示に戻り、ここでブロック626
に示されるようにアナログ／ディジタル変換読出しを行
なう指令がなされる。同図における節点０が線818 を経
てプログラムに至ることを注意されたい。

値Ｘが最小の評価に関して受入れられる場合には、プロ
グラムはブロック820 において行なわれる比較を探索
し、ここでＸの値は最小値即ち０の評価結果と比較され
る。Ｘの値がこのような０の評価よりも小さい場合は、
線822 、816 により示されるように、プログラムは上記
の如く線818 に戻る。Ｘの値が０に関して正しい場合に
は、線824 により示されるように、対応する演算がＹの
評価に関して行なわれる。このため、ブロック826 に示
されるように、正規化されたＹの値即ちＹＮＯＲＭが差
と和の比として得られ、これと同時にブロック828 に示
されるように、Ｙに対する訂正され展開された値を生
じ、この値はブロック830 における命令に従ってテスト
されて、これがＹＭＡＸの値を越えるかどうかを判定す
る。そうである場合には、線832 およびコネクタ０で示
されるように、プログラムは第12Ｂ図における線818 に
戻る。Ｙの値がＹＭＡＸに関して正しい場合には、ブロ
ック834 に示されるように、値Ｙが０に関してテストさ
れる。これが０より小さい場合には、線836 、832 に示
されるように、プログラムは前に述べたように線818 に
戻る。Ｙの値がトレーサの位置等に関して不適正である
場合には、ブロック838 に示されるように、性格的には
ディジタルであり、ほとんどの場合抵抗シート30のコー
ティングの厚さの変化の補正を行なうように提供される
エラー訂正手順が実施される。このエラーの補正を行な
うためのサブルーチンについては、本願と同じ日付で出
願され本願と同じ譲受人に譲渡されたR. Kable および
S. Nakamura の係属中の米国特許出願第 664,980号「電
子図形システムおよび図形作成方法」において記載され
ている。エラー補正に続いて、プログラムは本文におい
て後に記載されブロック840 において示される出力サブ
ルーチンを呼出す。これが全プログラムを完了し、プロ
グラムは第12Ｂ図に関して記述したように線818 および
コネクタ０に戻る。

ＡＤＲＥＡＤと呼ばれるサブルーチンが第12Ｂ図におけ
るブロック626 と関連して記述されたことが想起されよ
う。このサブルーチンは、第13図と関連して更に詳細に
記載される。同図においては、このサブルーチンの適当
な始動即ち呼出しに続いて、このサブルーチンがブロッ
ク842 に示される如き割込みの消勢を呼出す。この消勢
は、ソフトウェアのタイミングを伴ないかつどの割込み
活動も望ましくない上欄を生じることにになるため実施
される。このプログラムは、次に、アナログ回路および
フィルタ操作機能が「鎮静」することを可能にして改善
された評価を達成するためブロック844 に示される如き
時間遅れを実施する。このような遅れは、例えば、約２
ミリ秒程度でよい。この遅れに続いて、ブロック846 に
示されるように、変換ビットがセットされ、最初の判定
が12ビットの変換を行なうことになる。このような変換
は、次に、ブロック484 に示されるように開始され、プ
ログラムがブロック850 およびループ線852 に示される
ように、この変換操作が完了するまでループ状態にあ
る。変換の完了と同時に、データが入力され、ブロック
856 に示されるように、データが上記の如き半分より小
さなスケールにあるかどうかについて判定するためテス
トが実施される。これは、Ａ／ＤデータをＡ／Ｄmax と
して識別される半分のスケール値と比較することにより
示される。このデータが半分のスケールより小さい場合
には、線858 に示されるように、前に判定されたオフセ
ット値がデータの値から控除される。このような減算の
完了後、ブロック862 に示されるように、割込みが再び
可能状態にされサブルーチンは主プログラムに戻る。

ブロック856 において実施されたテストがデータ・レベ
ルが半分のスケール値より大きいことを示す場合には、
線864 およびブロック866 に示されるように、ビット13
信号が第９Ｃ図のコネクタ340 に示されるように生成さ
れて、13ビットの変換を行なう。この変換は、ブロック
868 に示されるように開始され、プログラムは変換が完
了するような時までブロック870 およびループ線872 に
よって示されるように保持ループに入る。変換の完了と
同時に、ブロック874 に示されるように、その結果得ら
れるディジタル形態のデータが入力され、サブルーチン
が続行してブロック860 （第12Ａ図のブロック616 参
照）に示されるように、オフセット値を控除し、ブロッ
ク862 に示されるように割込みを可能にして、これと同
時に主プログラムに戻る。

第14Ａ図においては、第12Ｌ図のブロック840 に関連し
て記述した出力サブルーチンについて詳細に記載されて
いる。このサブルーチンに入る時点で、プログラムは、
英国式表示即ちメートル値の選定に関して、また前述の
高いあるいは低い分解能の選定に関連して訂正されると
共に位取りされたＸおよびＹの値を生成する。更に、こ
れらの値は、０乃至１の評価を表わす０乃至64,000の位
取りに関してディジタル化されることになる。サブルー
チンＯＵＴＰＵＴによりなされる最初の判定は、トレー
サ130 がオペレータにより運動状態にあるかあるいは静
止状態に保持されるかを識別するものである。トレーサ
が静止状態に保持される場合には、結果として生じる出
力のスクリーンにおけるちら付きを避けるため、ソフト
ウェア・フィルタ操作の形態で実施される。

運動がトレーサ130 の側に生じるかどうかを判定するた
め、上位コンピュータに対して与えられたＸＳＥＮＤと
して識別されるＸの最後の値の絶対値がその時のＸの値
から控除され、この絶対値が上記の差が静止状態と対応
するかどうかを判定するため選定される対応する値であ
るウィンドと比較される。この比較はブロック876 にお
いて示されている。この絶対値がウィンドよりも大きい
場合には、運動するトレーサが表示され、ブロック878
に示されるように、値ＸＳＥＮＤがＸと等しくされ、値
Ｘは上位コンピュータに対して送出される用意ができ
る。

ブロック876 の比較が運動が生じていないことを示す場
合には、線880 およびブロック882 に示されるように、
加重された平均化手順が行なわれるが、これにおいては
送られるべき最後の値即ちＸＳＥＮＤが３で加重され、
Ｘのその時の値が１の加重を与えられる。これらの加重
された値は加算されて４で除され、スクリーン等におけ
る安定した読みを生じることになる値を生じる。線882
、884 により示されるように、このサブルーチンはこ
の時ブロック866 においてなされる比較により示される
如きＹの値に関して同じ評価を行なうため継続する。こ
の比較がトレーザ130 が運動中であることを示す場合に
は、ブロック888 に示されるように、値ＹＳＥＮＤが出
力の用意ができた状態と等しくされる。一方、ブロック
886 における比較がトレーサが運動中でないことを示す
場合には、線890 およびブロック892 に示されるよう
に、同じ形態の加重平均がブロック882 と関連して記述
されるように実施される。ブロック894 および896 に示
されるように、サブルーチンは次にブロック898 におけ
る命令に進みモード・レジスタの読取りを行なう。この
ことは、モードが前に述べた点、ストリームまたはスィ
ッチのストリームであるかどうかを示す。この判定は、
点のモードがブロック900 における命令により示される
ように存在するかどうかを最初に判定することによって
なされる。点のモードが示される場合は、線902 および
節点Ｐに示されるように、サブルーチンは適当なアレイ
142 のスィッチがブロック904 に示されるように、押さ
れる即ち付勢されるかどうかを判定する。点のモードに
おいては、スィッチ即ちボタンが付勢される時、唯１つ
の座標の組が送られることが想起されよう。スィッチが
活動状態にない場合は、サブルーチンは主なプログラム
に戻り、座標が送出される。しかし、スィッチが活動状
態にある場合は、同じ座標値即ち点が前に送られたかど
うかについての判定が行なわれる。このような場合に
は、カーソルのフラッグ１にセットされることになる。
従って、ブロック906 に示されるように、カーソル・フ
ラッグが０か１のどれであるかについて判定が行なわれ
る。点即ち値における表示か送られた場合には、線908
および910 に示されるように、サブルーチンは主プログ
ラムに戻る。しかし、カーソル・フラッグの値が０であ
る場合には、ブロック912 に示されるように、カーソル
は１にセットされ、線914 に示されるように、サブルー
チンはコネクタＱにより示されるように続行する。同様
に、ブロック904 における判定がアレイ142 からのスィ
ッチが活動状態にない即ち押されないことである場合に
は、線910 に示されるように、サブルーチンは主プログ
ラムに戻る。

ブロック900 に示される照会が点のモードが存在しない
ことを示す場合には、ブロック916 に示されるように、
スィッチ・ストリーム・モードが存在するかどうかにつ
いての判定が行なわれる。存在しない場合には、線918
およびコネクタＱに示されるように、サブルーチンは続
行する。しかし、ブロック916 における照会がスィッチ
・ストリーム・モードが選択されたことを示す場合に
は、座標の連続する「ストリーム」がアレイ142 の適当
なスィッチが押された即ち作動させられた状態を維持す
る限り送出される。従って、ブロック916 における判定
が諾であれば、線920 および線922 に示されるように、
アレイ142 のスィッチが付勢される即ち作動させられる
かどうかについて判定が行なわれ、行なわれなかった場
合には、線924 に示されるように、サブルーチンは主プ
ログラムに戻る。一方、ブロック922 における判定が適
当なトレーサ・スィッチが活動状態にあることを示す場
合には、線926 および918 に示されるように、サブルー
チンはコネクタＱによって示されるように続行する。第
14Ｂ図においては、コネクタＱが再生され、この接合点
におけるサブルーチンのロジックが、もしモードが点も
しくはスィッチのストリームでなければ、座標値が連続
的に送出されるストリームであることを示す。従って、
サブルーチンにおいてなされる次の判定が、英国式即ち
メートル単位がブロック928 による照会によって示され
るようにオペレータにより選択されたかどうかを判定す
る。この照会がメートル単位が選択されたことを判定す
る場合には、線930 およびブロック932 に示されるよう
に、オペレータにより高い分解能と低い分解能のどちら
が選択されたかについて判定するため次の照会が行なわ
れる。高い分解能が選択された場合には、線934 および
ブロック936 に示されるように、メートル法の高い分解
能に特有の位取り因数が与えられ、サブルーチンは線93
8 により示されるように続行する。ブロック932 におけ
る照会が低い分解能が選択されたことを示す場合には、
メートル法に特有の位取り因数がブロック940 に示され
るように加えられ、線938 に示されるようにサブルーチ
ンが継続する。

ブロック928 において英国式の単位がオペレータにより
選択された旨の判定がなされる場合には、ブロック942
に示されるように、高い分解能か低い分解能のどちらが
選択されるかについての判定が行なわれる。高い分解能
がオペレータにより選択される場合には、線944 および
ブロック946 に示されるように、英国式単位と関連する
高い分解能に対する特有の位取り因数が加えられ、サブ
ルーチンは線938 に示されるように継続する。同様に、
ブロック942 における照会が低い分解能の選択を示す場
合には、ブロック948 に示されるように、英国単位特有
の位取り因数および低い分解能が与えられる。この時、
サブルーチンはブロック950 における照会を続行して、
上位コンピュータが２進入力か２進化10進入力のどちら
を要求するかについて判定し、後者はＡＳＣＩＩ文字に
よって表わされる。２進化10進出力が選択されると、線
952 およびブロック954 に示されるように、値はＡＳＣ
ＩＩ文字に変換され、サブルーチンは線956 に示される
ように継続する。ブロック950 における照会が上位コン
ピュータが２進入力を要求することを示す場合には、サ
ブルーチンはブロック958 における照会を継続し、出力
が並列ピッチ120 と直列ポート118 のどちらを通るかに
ついて判定が行なわれる。並列ポートが選択される場合
には、線960 およびブロック962 に示されるように、並
列ポート120 に対してデータを送出するための指令が記
述される。一方、ブロック958 における照会が直列の出
力が要求されることを示す場合には、ブロック964 に示
されるように、データはＵＡＲＴ404 およびポート118
に対して送出される。

このサブルーチンは更に、線966 およびブロック698 に
おいて示されるように継続する。ブロック968 における
命令は、結果として生じる出力信号の数をカウントする
よう機能し、ある長い間隔を表わすもののある大きな
数、例えば65,000の出力に続いて、システムのその時の
直流段のオフセット値の更に別の読取りの実施を生じ
る。このため、長い時間のドリフト現象等の許容度を保
証する。従って、ｎ番目の出力が生じなかった場合に
は、線970 に示されるように、サブルーチンは主プログ
ラムに戻る。一方、ｎ番目の出力が生じる場合には、線
972 およびブロック974 に示されるように、オフセット
値が再び読取られて評価される。この時、サブルーチン
は、線976 および970 により示されるように主プログラ
ムに戻る。

上記のシステム、方法および装置において本文における
本発明の範囲から逸脱することなくある変更が可能であ
るため、その記述に含まれあるいは図面に示される全て
の事柄は例示であって限定する意図はないものと解釈す
べきものである。

【図面の簡単な説明】

第１図は本発明の電子的グラフィック装置の１次元モデ
ルを示す概略図、第２図は第１図のモデルの同様な概略
回路図、第３図は第１図に示した抵抗層における電圧の
分布を示す理想的なグラフ、第４図は本発明の回路およ
びスィッチング素子を示す概略図、第５図は本発明の装
置の順次の動作即ちデータ・モードに対するタイミング
および制御シーケンス特性を示すグラフ、第６図は本願
において記述される本発明を盛込んだ電子図形タブレッ
トを示す平面図、第７Ａ図は本発明によるトレーサまた
はロケータを示す平面図、第７Ｂ図は第７Ａ図の線７Ｂ
−７Ｂに関する断面図、第７Ｃ図は第７Ａ図のトレーサ
の底面図、第８Ａ図および第８Ｂ図は本発明の装置の駆
動およびスィッチング動作の電子素子を示す概略図、第
９Ａ図乃至第９Ｃ図は本発明の装置のアナログ処理要素
を示す回路図、第10図は本発明の装置のＬＥＤ駆動回路
を示す回路図、第11Ａ図乃至第11Ｃ図は本発明の装置の
ディジタル処理要素の回路図、第12Ａ図乃至第12Ｌ図は
本発明の装置の主な制御プログラムを説明するフロー・
チャート、第13図は本発明の制御プログラムのサブルー
チンＡＤＲＥＡＤを説明するフロー・チャート、および
第14Ａ図および第14Ｂ図は一緒に本発明の制御プログラ
ムのサブルーチンＯＵＴＰＵＴを説明するフロー・チャ
ートである。 10……抵抗層、12……誘電物質、14、15……電極、16、
17……回線、20……スタイラス（トレーサ）、21、22…
…回線、28……ディジタイザ装置、30……抵抗シート
（面）、32……スタイラス（トレーサ）、34……パッド
・アレイ、36、38、40、42、44、46、48……アレイ、50
……交流ソース、52、54……回線、56、57、66、67……
単極単投アナログ・スィッチ、62、64……回線、70……
制御装置、72〜79……回線、100 ……前置増巾段、112
……サンプル兼保持回路、114 ……バッファ、116 、11
8 、120 ……回線、138 ……覗き円部、140 ……縁枠
部、142 ……スィッチ、144 ……発光ダイオード、162
……コネクタ、164 ……信号処理回路、168 ……演算増
巾器、170 ……コンデンサ、172 ……抵抗、174 ……帯
域フィルタ段、176 ……演算増巾器、178 ……コンデン
サ、180 ……コンデンサ、182 ……回線、184 ……電流
駆動段、185 ……回線、186 ……コンデンサ、187 ……
回線、188 ……カッド・パッケージ、190 ……コネク
タ、191 ……回線、192 ……コネクタ、193 ……回線、
194 ……回線、196 ……コネクタ、200 ……コネクタ、
202 、204 ……回線、206 ……演算増巾器、208 、210
……ＲＣ回路、212 ……回線、214 ……アナログ・スィ
ッチ、216 、218 ……抵抗、220 、222 224、226 ……
回線、228 、232 ……コンデンサ、230 、234 、238 …
…フィルタ段、240 ……回線、242 ……セレクタ回路、
244 ……抵抗回路、246 、250 、260 ……回線、248 …
…コネクタ、254 、256 、268 ……ダイオード、262 、
270 、272 、278 、280 ……抵抗、276 ……低域フィル
タ、282 、284 ……コンデンサ、286 ……サンプル兼保
持回路、288 、290 、294 、300 、304 、306 、312 、
314 、318 ……回線、292 ……アナログ／ディジタル変
換回路、296 、320 ……プルアップ抵抗、298 、316 …
…バッファ、302……フリップフロップ、310 、328 、3
36 、340 ……コネクタ、322 、324 ……回線アレイ、3
26 ……データ・バス、330 、338 ……回線、332 ……
電界効果トランジスタ、342 ……コンバレータ、366 、
370 ……抵抗、380 ……マイクロプロセッサ、382 ……
発振器、386 、394 ……カウンタ、400 ……ＲＡＭ／タ
イマー回路、402 、410 、416 、418 ……バス、404 …
…ＵＡＲＴ、406 、446 、472 ……プルアップ抵抗、41
2 ……ＰＲＯＭ、420 、450 、452 ……ラッチ、424 、
434 、442 ……バッファ、426 、444 ……回線アレイ、
428 、432 ……ディップ・スィッチ・アレイ、430 ……
抵抗アレイ、474 ……デコーダ、502 、510 ……ＯＲゲ
ート、520 ……スィッチ、524 ……抵抗、526 ……コン
デンサ、528 ……ダイオード、532 ……ゲート、538 、
548 、578 、580 ……インバータ、542 、552 ……バッ
ファ、558 ……タイマー、564 ……ＯＲゲート、572 …
…カウンタ、574 、588 ……フリップフロップ。

Claims

【特許請求の範囲】

【請求項１】電子図形装置において、絶縁性基板（１２）と、該絶縁基板上に支持された抵抗層であって、平行に離間
された第１及び第２の境界領域の間でｘ座標方向に延在
し、かつ平行に離間された第３及び第４の境界領域間で
ｙ座標方向に延在する作動領域を有する抵抗層（１０）
と、前記第１の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第１の接点（３４）
と、前記第２の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第２の接点（３６）
と、前記第３の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第３の接点（３８）
と、前記第４の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第４の接点（４０）
と、アクティブ電気回路機能を提して周波数信号を発生する
する回路手段（５０）と、接地基準（６２）と、各々が前記第１の接点の１つと結合され、第１の座標の
論理信号を受け取ると閉路状態に動作される離散状の第
１のソリッドステート直列スイッチ（４２）と、各々が前記第２の接点の１つと結合され、前記第１の座
標の論理信号を受け取ると閉路状態に動作される離散状
の第２のソリッドステート直列スイッチ（４４）と、各々が前記第３の接点の１つと結合され、第２の座標の
倫理信号の受け取ると閉路状態に動作される離散状の第
３のソリッドステート直列スイッチ（４６）と、各々が前記第４の接点の１つと結合され、前記第２の座
標の論理信号を受け取ると閉路状態に動作される離散状
の第４のソリッドステート直列スイッチ（４８）と、前記第１のソリッドステート直列スイッチと、前記第３
のソリッドステート直列スイッチと、前記回路手段との
間に直列に接続され、第１の方向に論理信号（７６、７
７）に応答して、前記第１及び第３のソリッドステート
直列スイッチを前記回路手段に対して電気的に接続する
ための第１のソリッドステート方向制御スイッチ（５
６）と、前記第２のソリッドステート直列スイッチと、前記第４
のソリッドステート直列スイッチと、前記接地基準との
間に直列に接続され、前記第１の方向の論理信号に応答
して、前記第２及び第４のソリッドステート直列スイッ
チを前記接地基準に対して電気的に接続するための第２
のソリッドステート方向制御スイッチ（６７）と、前記第２のソリッドステート直列スイッチと、前記第４
のソリッドステート直列スイッチと、前記回路手段との
間に直列に接続され、第２の方向に論理信号に応答し
て、前記第２及び第４のソリッドステート直列スイッチ
を前記回路手段に対して電気的に接続するための第３ソ
リッドステート方向制御スイッチ（５７）と、前記第１のソリッドステート直列スイッチと、前記第３
のソリッドステート直列スイッチと、前記接地基準との
間に直列に接続され、前記第２の方向の論理信号に応答
して、前記第１及び第３のソリッドステート直列スイッ
チを前記接地基準に対して電気的に接続するための第４
のソリッドステート方向制御スイッチ（６６）と、前記第１、第２、第３、及び第４のソリッドステート直
列スイッチと、前記第１、第２、第３、及び第４のソリ
ッドステート方向制御スイッチとに接続されて、第１の
データモードの期間中に前記第１の座標の論理信号と前
記第１の方向の論理信号を同時に生じ、第２のデータモ
ードの期間中に前記第１の座標の論理信号と前記第２の
方向の論理信号とを同時に生じ、第３のデータモードの
期間中に前記第２の座標の論理信号と前記第１の方向の
論理信号とを同時に生じ、第４のデータモードの期間中
に前記第２の座標の論理信号と前記第２の方向の論理信
号とを同時に生じる制御手段（７０）と、前記第１、第２、第３、及び第４のデータモードの期間
中に前記抵抗層と共働するように該抵抗層との隣接位置
で運動可能で、ｘ座標およびｙ座標の信号を生成させる
ロケータ手段（２０、１３０）とを備えていることを特徴とする電子図形装置。
【請求項２】特許請求の範囲第１項記載の電子図形装置
において、前記回路手段が、時間的に変化する信号ソース（５０）
と信号処理回路網（９８、１００、１０２、１０６、１
１０、１１２）とを含み、前記第１及び第３のソリッドステート方向制御スイッチ
が前記信号ソースに接地され、前記ロケータ手段が前記
信号回路網に接続されていることを特徴とする電子図形装置。
【請求項３】特許請求の範囲第１項記載の電子図形装置
において、前記回路手段が、予め定められた周波数が時間的に変化
する周波数信号ソース（５０）と信号処理回路網（９
８、１００、１０２、１０６、１１０、１１２、１１
４）とを含み、前記第１及び第３のソリッドステート方向制御スイッチ
が前記信号処理回路網に接続され、前記ロケータ手段が
前記周波数信号ソースに接続されていることを特徴とす
る電子図形装置。
【請求項４】特許請求の範囲第１項記載の電子図形装置
において、前記ロケータ手段がトレーサ（１３０）で構成されてお
り、該トレーサは、オペレータの親指と人差し指との間に把持されるための
形態を有する２つの対向位置関係に配置された直立した
側面（１５２）を有し、かつこの側面とほぼ平行に延長
する軸心（１５０）を有する胴部（１４８）と、該胴部に対してその前方に取付けられ、前記抵抗層に隣
接位置してこれと電気的相互作用を生じる導電性の環状
リング（１４３）と、該環状リングと共に取付けられ、この環状リングの中心
と交差する十字ヘアー線を有する透明支持部であって、
該十字ヘアー線が、前記トレーサが把持される時にオペ
レータの前に該十字ヘアー線が垂直方向ならびに水平方
向に常に整合するように、予め定められた角度で前記軸
心に対して傾斜して位置決めされている透明支持部（１
３２、１３６）とを備えていることを特徴とする電子図形装置。
【請求項５】特許請求の範囲第１項記載の電子図形装置
において、前記トレーサの十字ヘアーの傾斜角度が約３
０度であることを特徴とする電子図形装置。
【請求項６】電子図形装置において、絶縁基板（１２）と、該絶縁基板上に支持された抵抗層であって、平行に離間
された第１及び第２の境界領域の間でｘ座標方向に延在
し、かつ平行に離間された第３及び第４の境界領域の間
でｙ座標方向に延在する作動領域を有する抵抗層（１
０）と、前記第１の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第１の接点（３４）
と、前記第２の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第２の接点（３６）
と、前記第３の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第３の接点（３８）
と、前記第４の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第４の接点（４０）
と、周波数が時間的に変化する信号ソース（５０）と、接地基準（６２）と、各々が前記第１の接点の１つと結合され、第１の座標の
論理信号を受け取ると閉路状態に動作される離散状の第
１のソリッドステート直列スイッチ（４２）と、各々が前記第２の接点の１つと結合され、前記第１の座
標の論理信号を受け取ると閉路状態に動作される離散状
の第２のソリッドステート直列スイッチ（４４）と、各々が前記第３の接点の１つと結合され、第２の座標の
倫理信号の受け取ると閉路状態に動作される離散状の第
３のソリッドステート直列スイッチ（４６）と、各々が前記第４の接点の１つと結合され、前記第２の座
標の論理信号を受け取ると閉路状態に動作される離散状
の第４のソリッドステート直列スイッチ（４８）と、前記第１のソリッドステート直列スイッチと、前記第３
のソリッドステート直列スイッチと、前記信号ソースと
の間に直列に接続され、第１の方向の論理信号（７６、
７７）に応答して、前記第１及び第３のソリッドステー
ト直列スイッチを前記信号ソースに対して電気的に接続
するための第１のソリッドステート方向制御スイッチ
（５６）と、前記第２のソリッドステート直列スイッチと、前記第４
のソリッドステート直列スイッチと、前記接地基準との
間に直列に接続され、前記第１の方向の論理信号に応答
して、前記第２及び第４のソリッドステート直列スイッ
チを前記接地基準に対して電気的に接続するための第２
のソリッドステート方向制御スイッチ（６７）と、前記第２のソリッドステート直列スイッチと、前記第４
のソリッドステート直列スイッチと、前記信号ソースと
の間に直列に接続され、第２の方向に論理信号に応答し
て、前記第２及び第４のソリッドステート直列スイッチ
を前記信号ソースに対して電気的に接続するための第３
ソリッドステート方向制御スイッチ（５７）と、前記第１のソリッドステート直列スイッチと、前記第３
のソリッドステート直列スイッチと、前記接地基準との
間に直列に接続され、前記第２の方向の論理信号に応答
して、前記第１及び第３のソリッドステート直列スイッ
チを前記接地基準に対して電気的に接続するための第４
のソリッドステート方向制御スイッチ（６６）と、前記抵抗層と隣接して運動可能であるロケータ手段であ
って、該抵抗層との位置関係において、前記抵抗層と容
量結合を生じることにより応答特性を有する位置信号を
提供するロケータ手段（２０、１３０）と、前記位置信号に応答する入力段（１００）を含み、該位
置信号の増巾を行なって増巾された位置信号を生じる信
号処理手段と、前記選択周波数に対応して前記増巾された位置信号をフ
イルタし、フイルタされた位置信号を提供するフイルタ
手段（１０４）と、利得制御入力（２４８）に応答して、減衰値の増分が生
じたインピーダンスの範囲から選択された前記フイルタ
された位置信号の振巾減衰を生じて、利得制御された位
置信号を提供する利得制御手段（１０６、２４２）と、前記利得制御された位置信号に応答して、これと対応す
る直流レベル位置信号を提供する変換手段（１１０、２
５２）と、作動状態にある時に前記直流レベル位置信号をデイジタ
ル位置信号に変換するデイジタル変換手段（１１４）
と、前記第１、第２、第３、及び第４のソリッドステート直
列スイッチと、前記第１、第２、第３、及び第４のソリ
ッドステート方向制御スイッチとに結合されて、第１の
データモードの期間中に前記第１の座標の論理信号と前
記第１の方向の論理信号を同時に生じ、第２のデータモ
ードの期間中に前記第１の座標の論理信号と前記第２の
方向の論理信号とを同時に生じ、第３のデータモードの
期間中に前記第２の座標の論理信号と前記第１の方向の
論理信号とを同時に生じ、第４のデータモードの期間中
に前記第２の座標の論理信号と前記第２の方向の論理信
号とを同時に生じる制御手段であって、ある許容範囲の
予め定めた閾値と前記デイジタル位置信号の値を周期的
に比較して（第１２Ｄ図、第１２Ｉ図）前記利得制御入
力を発生し、また前記デイジタル位置信号と対応するデ
イジタルデータ信号を発生する制御手段（３８０）とを備えることを特徴とする電子図形装置。
【請求項７】特許請求の範囲第６項記載の電子図形装置
において、前記制御手段が、前記減衰の増分の差が生じ
る値を有する２つのデイジタル位置信号であって、前記
ロケータ手段の一つの位置に対応する２つの前記デイジ
タル位置信号を同時に発生する条件に応答して、前記減
衰の増分の選択された１つを表わす前記利得制御入力を
発生するように構成されていることを特徴とする電子図
形装置。
【請求項８】特許請求の範囲第６項記載の電子図形装置
において、前記信号処理手段が、前記直流レベル位置信号に対して
正のオフセット信号を供給するためのオフセット回路手
段（２６８）を含み、前記制御手段が、前記利得制御された位置信号が存在し
ない場合に前記直流レベル位置信号の値を測定してオフ
セット値を発生し、かつ該オフセット値を前記デイジタ
ル位置信号から減ずるように構成されていることを特徴とする電子図形装置。
【請求項９】特許請求の範囲第６項記載の電子図形装置
において、前記ロケータ手段が、前記応答特性を識別するための接
続手段（２２０）を含み、前記信号処理手段が、前記接続手段に応答する減衰手段
であって、前記応答特性に対応して前記増幅された位置
信号を減衰するための減衰手段（１０２、２１４）を含
んでいることを特徴とする電子図形装置。
【請求項１０】特許請求の範囲第６項記載の電子図形装
置において、前記制御手段が、前記第１、第２、第３、及び第４の境界領域の各々にお
ける前記抵抗層の前記作動領域の終端と対応する前記デ
イジタル位置信号を表わす境界データ値を保持する記憶
手段を有し、前記デイジタル・データ信号の各々を対応する前記境界
データ値と比較することによって（８１４、８３０）、
前記ロケータ手段の位置が前記作動領域外であることを
前記デイジタルデータ信号が表わす時点を決定し、該決
定を行うと前記デイジタルデータ信号の供給を無視する
ように構成されていることを特徴とする電子図形装置。
【請求項１１】特許請求の範囲第６項記載の電子図形装
置において、前記制御手段が、前記ロケータ手段の移動
状態を決定するために２つの連続した前記デイジタルデ
ータ信号の差の値を予め定められた基準値と比較し、移
動が無い場合はデイジタルデータ信号を連続的に平均し
て（８８２、８９２）それらの平均値を出力し、その読
み出しにおけるジッタの影響を防止するように構成され
ていることを特徴とする電子図形装置。
【請求項１２】特許請求の範囲第６項記載の電子図形装
置において、前記ロケータ手段が、アクティブ状態の時に感知可能な
出力を提供する信号手段（１４４）を含み、前記制御手段が、座標対データである前記デイジタルデ
ータ信号の出力に応答して前記信号手段をアクティブ状
態にするように制御するよう構成されていることを特徴とする電子図形装置。
【請求項１３】特許請求の範囲第６項記載の電子図形装
置において、前記信号処理手段が、前記直流レベル位置信号に対して
正のオフセット信号を供給するためのオフセット回路網
手段（２６８）を含み、前記制御手段が、前記利得制御された位置信号が存在しない時に前記直流
レベル位置信号の値を測定してオフセット値を発生し
（９７４）、かつ前記オフセット値をデイジタル位置信
号の値から減ずるように制御し、さらに、前記減衰の増分の差を生じる値を有している、前記ロケ
ータ手段の一つの位置に関連する２つの前記ディジタル
位置信号が同時に生じる条件に応答して、前記減衰の増
分の選択された１つを表わす前記利得制御入力を発生す
るように構成されている（第１２Ｅ図、第１２Ｈ図）ことを特徴とする電子図形装置。
【請求項１４】特許請求の範囲第１３項記載の電子図形
装置において、前記制御手段が、前記第１、第２、第３及び第４の境界領域の各々におけ
る前記抵抗層の前記作動領域の終端と対応する前記デイ
ジタル位置信号を表わす境界データ値を保持する記憶手
段を有し、前記デイジタルデータ信号を対応する前記境界データ値
と比較することによって（８１４、８３０）、前記ロケ
ータ手段の位置が前記作動領域外にあることを前記デイ
ジタルデータ信号が表わす時点を決定し、該決定がなさ
れると前記デイジタルデータ信号の供給を無視するよう
に構成されていることを特徴とする電子図形装置。
【請求項１５】特許請求の範囲第１３項記載の電子図形
装置において、前記制御手段が、前記ロケータ手段の移
動状態を決定するために２つの連続した前記デイジタル
データ信号の差の値を予め定められた基準値と比較し
（８７６、８８６）、移動が無い場合は前記デイジタル
データ信号を連続的に平均して（８８２、８９２）それ
らの平均値を出力し、その読み出しにおけるジッタの影
響を防止するように制御するよう構成されていることを
特徴とする電子図形装置。
【請求項１６】特許請求の範囲第６項記載の電子図形装
置において、前記制御手段が、前記減衰の増分の差を生じる値を有
し、かつ前記ロケータ手段の一つの位置に関連する２つ
の前記デイジタル位置信号を生ずる条件に応答し、前記
減衰の増分の選択された１つを表わす前記利得制御入力
を発生するように構成されており（第１２Ｅ図、第１２
Ｈ図）、前記ロケータ手段が、前記応答特性を識別するための接
続手段（２２０）を含み、前記信号処理手段が、前記接続手段に応答する減衰手段
であって、前記応答特性に対応して前記増幅された位置
信号を減衰するための減衰手段を含んでいることを特徴とする電子図形装置。
【請求項１７】特許請求の範囲第１６項記載の電子図形
装置において、前記制御手段が、前記ロケータ手段の移動状態を決定す
るために２つの連続した前記デイジタルデータ信号の差
の値を予め定められた基準値と比較し（８７６、８８
６）、移動が無い場合は前記デイジタルデータ信号を連
続的に平均して（８８２、８９２）それらの平均値を出
力し、その読み出しにおけるジッタの影響を防止するよ
うに構成されていることを特徴とする電子図形装置。
【請求項１８】特許請求の範囲第１６項記載の電子図形
装置において、前記ロケータ手段が、アクティブ状態の時に感知可能な
出力を提供する信号手段（１４４）を含み、前記制御手段が、座標対データである前記デイジタルデ
ータ信号の発生に応答して、前記信号手段をアクティブ
状態に制御するよう構成されていることを特徴とする電
子図形装置。
【請求項１９】特許請求の範囲第６項記載の電子図形装
置において、前記制御手段が、前記第１、第２、第３及び第４の境界領域の各々におけ
る前記抵抗層の前記作動領域の終端と対応する前記デイ
ジタル位置信号を表わす境界データの最小値を保持する
記憶手段を有し、前記第１及び第２のデータモードの期間中に得られた前
記デイジタル位置信号に関して演算により正規化したデ
イジタル位置の値を決定し、かつ前記デイジタルデータ
信号を得るために前記正規化したデイジタル位置の値か
ら対応する境界データの最小値を減ずるように制御することを特徴とする電子図形装置。
【請求項２０】電子図形装置において、絶縁基板（１２）と、該絶縁基板上に支持された抵抗層であって、平行に離間
された第１及び第２の境界領域の間でｘ座標方向に延在
し、かつ平行に離間された第３及び第４の境界領域間で
ｙ座標方向に延在する作動領域を有する抵抗層（１０）
と、前記第１の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第１の接点（３４）
と、前記第２の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第２の接点（３６）
と、前記第３の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第３の接点（３８）
と、前記第４の境界領域において、前記抵抗層と電気的に結
合された複数の離散状の離間された第４の接点（４０）
と、位置信号を受け取るための入力段を有し、該信号を増幅
して増幅された位置信号を発生する信号処理手段（１０
０）と、接地基準（６２）と、各々が前記第１の接点の１つと結合され、第１の座標の
論理信号を受け取ると閉路状態に動作される離散状の第
１のソリッドステート直列スイッチ（４２）と、各々が前記第２の接点の１つと結合され、前記第１の座
標の論理信号を受け取ると閉路状態に動作される離散状
の第２のソリッドステート直列スイッチ（４４）と、各々が前記第３の接点の１つと結合され、第２の座標の
倫理信号の受け取ると閉路状態に動作される離散状の第
３のソリッドステート直列スイッチ（４６）と、各々が前記第４の接点の１つと結合され、前記第２の座
標の論理信号を受け取ると閉路状態に動作される離散状
の第４のソリッドステート直列スイッチ（４８）と、前記第１のソリッドステート直列スイッチと、前記第３
のソリッドステート直列スイッチと、前記回路手段との
間に直列に接続され、第１の方向に論理信号（７６、７
７）に応答して、前記第１及び第３のソリッドステート
直列スイッチを前記回路処理手段に対して電気的に接続
するための第１のソリッドステート方向制御スイッチ
（５６）と、前記第２のソリッドステート直列スイッチと、前記第４
のソリッドステート直列スイッチと、前記接地基準との
間に直列に接続され、前記第１の方向の論理信号に応答
して、前記第２及び第４のソリッドステート直列スイッ
チを前記接地基準に対して電気的に接続するための第２
のソリッドステート方向制御スイッチ（６７）と、前記第２のソリッドステート直列スイッチと、前記第４
のソリッドステート直列スイッチと、前記信号処理手段
との間に直列に接続され、第２の方向の論理信号に応答
して、前記第２及び第４のソリッドステート直列スイッ
チを前記信号処理手段に対して電気的に接続するための
第３ソリッドステート方向制御スイッチ（５７）と、前記第１のソリッドステート直列スイッチと、前記第３
のソリッドステート直列スイッチと、前記接地基準との
間に直列に接続され、前記第２の方向の論理信号に応答
して、前記第１及び第３のソリッドステート直列スイッ
チを前記接地基準に対して電気的に接続するための第４
のソリッドステート方向制御スイッチ（６６）と、選択周波数信号を時間的に変化させて発生する周波数信
号ソース（５０）と、該周波数信号ソースと接続され、前記第１、第２、第３
及び第４のデータモードの期間中に前記抵抗層と共働す
るように該抵抗層との隣接位置で運動可能で、前記位置
信号を生成させるロケータ手段（２０、１３０）と、前記選択周波数信号に対応して前記増巾された位置信号
をフイルタしてフイルタされた位置信号を提供するフイ
ルタ手段（１０４）と、利得制御入力に応答して、減衰値の増分が生じたインピ
ーダンスの範囲から選択された前記フイルタされた位置
信号の振巾減衰を生じて、利得制御された位置信号を提
供する利得制御手段（１０６、２４２）と、前記利得制御された位置信号に応答して、これと対応す
る直流レベル位置信号を提供する変換手段（１１０、２
５２）と、アクティブ状態にある時に前記直流レベル位置信号をデ
イジタル位置信号に変換するデイジタル変換手段（１１
４）と、前記第１、第２、第３、及び第４のソリッドステート直
列スイッチと、前記第１、第２、第３、及び第４のソリ
ッドステート方向制御スイッチとに結合されて、第１の
データモードの期間中に前記第１の座標の論理信号と前
記第１の方向の論理信号を同時に生じ、第２のデータモ
ードの期間中に前記第１の座標の論理信号と前記第２の
方向の論理信号とを同時に生じ、第３のデータモードの
期間中に前記第２の座標の論理信号と前記第１の方向の
論理信号とを同時に生じ、第４のデータモードの期間中
に前記第２の座標の論理信号と前記第２の方向の論理信
号とを同時に生じる制御手段であって、ある許容範囲の
予め定めた閾値と前記デイジタル位置信号の値を周期的
に比較して（第１２Ｄ図、第１２Ｉ図）前記利得制御入
力を発生し、また前記デイジタル位置信号と対応するデ
イジタルデータ信号を発生する制御手段（３８０）とを備えることを特徴とする電子図形装置。
【請求項２１】特許請求の範囲第２０項記載の電子図形
装置において、前記制御手段が、前記減衰の増分の差を
生じる値を有している、前記ロケータ手段の一つの位置
に関連する２つの前記デイジタル位置信号を同時に生ず
る条件に応答し、前記減衰の増分の選択された１つを表
わす前記利得制御入力を発生するように構成されている
（第１２Ｅ図、第１２Ｈ図）ことを特徴とする電子図形
装置。
【請求項２２】特許請求の範囲第２０項記載の電子図形
装置において、前記信号処理手段が、前記直流レベル位置信号に対して
正のオフセット信号を供給するためのオフセット回路網
手段（２６８）を含み、前記制御手段が、前記利得制御された位置信号が存在し
ない時に前記直流レベル位置信号の値を測定してオフセ
ット値を発生し（６１６）、かつ前記オフセット値を前
記デイジタル位置信号から減ずる（８６０）ように構成
されていることを特徴とする電子図形装置。
【請求項２３】特許請求の範囲第２０項記載の電子図形
装置において、前記制御手段が、前記第１、第２、第３及第４の境界領域の各々における
前記抵抗層の前記作動領域の終端と対応する前記デイジ
タル位置信号を表わす境界データ値を保持する記憶手段
を有し、前記各デイジタル位置信号を対応する前記境界データ値
と比較して（８１４、８３０）、前記ロケータ手段の位
置が前記作動領域外にあることを前記出維持足る位置信
号が表わす時点を決定し、該決定がなされると前記座標
対にデイジタルデータ信号の供給を無視するように構成
されていることを特徴とする電子図形装置。
【請求項２４】特許請求の範囲第２０項記載の電子図形
装置において、前記制御手段が、前記ロケータ手段の移
動状態を決定するために２つの連続した前記デイジタル
データ信号の差の値を予め定められた基準値と比較し
（８７６、８８６）、移動が無い場合は前記デイジタル
データ信号を連続的に平均して（８８２、８９２）それ
らの平均値を出力し、その読み出しにおけるジッタの影
響を防止するように構成されていることを特徴とする電
子図形装置。
【請求項２５】特許請求の範囲第２０項記載の電子図形
装置において、前記ロケータ手段が、アクティブ状態の時に感知可能な
出力を提供する信号手段（１４４）を含み、前記制御手段が、座標対データである前記デイジタルデ
ータ信号の発生に応答して、前記信号手段をアクティブ
状態に制御するよう構成されていることを特徴とする電
子図形装置。
【請求項２６】電子図形装置において、所定の作動領域の抵抗面を画成する手段であって、対向
する境界領域を有する画成手段（１０）と、選択周波数信号が時間と共に変化する周波数信号ソース
（５０）と、接地基準（６２）と、第１の作動モードの期間中に前記周波数信号ソールを前
記境界領域の一方に対して加え、それと同時に前記接地
基準を前記境界領域の他方に加え、かつ第２の作動モー
ドの期間中に前記境界領域に対する接地基準および周波
数信号ソースの供給を反転するよう制御可能なスイッチ
ング手段（５６、５７、６６、６７）と、前記抵抗面と隣接して移動可能で、前記第１と第２の作
動モードの期間中に前記抵抗面と容量結合を生じて位置
信号を提供するロケータ手段であって、所定の応答特性
を有するロケータ手段（２０、１３０）と、前記位置信号に応答する入力段（１００）を有し、前記
位置信号の増巾を行って増巾された位置信号を生じる信
号処理手段と、前記選択周波数信号に対応して前記増巾された位置信号
をフイルタし、フイルタされた位置信号を提供するフイ
ルタ手段（１０４）と、利得制御入力に応答して、減衰値の増分が生じたインピ
ーダンスの範囲から選択された前記フイルタされた位置
信号の振巾減衰を生じて、利得制御された位置信号を提
供する利得制御手段（１０６、２４２）と、前記利得制御された位置信号に応答して、これと対応す
る直流レベル位置信号を供給する変換手段（１１０、２
５２）と、アクティブ状態にある時に前記直流レベル位置信号をデ
イジタル位置信号に変換するデイジタル変換手段（１１
４）と、前記第１及び第２の作動モードに対応して前記スイッチ
ング手段を制御し、ある許容範囲の予め定めた閾値と前
記デイジタル位置信号の値を周期的に比較して（第１２
Ｄ図、第１２Ｉ図）前記利得制御入力を発生し、前記デ
イジタル位置信号と対応するデイジタルデータ信号を発
生する制御手段（３８０）とを備えることを特徴とする電子図形装置。
【請求項２７】特許請求の範囲第２６項記載の電子図形
装置において、前記制御手段が、前記減衰の増分の差を
生じる値を有している、前記ロケータ手段の一つの位置
に関連する２つの前記デイジタル位置信号を同時に生ず
る（６３６）条件に応答し、前記減衰の増分の選択され
た１つを表わす前記利得制御入力を発生するように構成
されている（第１２Ｅ図、第１２Ｉ図）ことを特徴とす
る電子図形装置。
【請求項２８】特許請求の範囲第２６項記載の電子図形
装置において、前記信号処理手段が、前記直流レベル位置信号に対して
正のオフセット信号供給するためのオフセット回路網手
段（２６８）を含み、前記制御手段が、前記利得制御された位置信号が存在し
ない時に前記直流レベル位置信号の値を測定してオフセ
ット値を発生し（６１６）、かつ前記オフセット値を前
記デイジタル位置信号から減ずる（８６０）ように構成
されていることを特徴とする電子図形装置。
【請求項２９】特許請求の範囲第２６項記載の電子図形
装置において、前記ロケータ手段が、前記応答特性を識別するための接
続手段（２２０）を含み、前記信号処理手段が、前記接続手段に応答する減衰手段
であって、前記応答特性に対応して前記増幅された位置
信号を減衰するための減衰手段を含んでいることを特徴とする電子図形装置。
【請求項３０】特許請求の範囲第２６項記載の電子図形
装置において、前記制御手段が、前記境界領域の各々における前記抵抗面の前記作動領域
の終端と対応する前記デイジタル位置信号を表わす境界
データ値を保持する記憶手段を有し、前記各デイジタルデータ信号を対応する前記境界データ
値と比較して（８１４、８３０）、前記ロケータ手段の
位置が前記作動領域外にあることを前記デイジタルデー
タ信号が表わす時点を決定し、該決定がなされると前記
デイジタルデータ信号の供給を無視するように構成され
ていることを特徴とする電子図形装置。
【請求項３１】特許請求の範囲第２６項記載の電子図形
装置において、前記制御手段が、前記ロケータ手段の移
動状態を決定するために２つの連続した前記デイジタル
データ信号の差の値を予め定められた基準値と比較し
（８７６、８８６）、移動が無い場合は前記デイジタル
データ信号を連続的に平均して（８８２、８９２）それ
らの平均値を出力し、その読み出しにおけるジッタの影
響を防止するように構成されていることを特徴とする電
子図形装置。
【請求項３２】特許請求の範囲第２６項記載の電子図形
装置において、前記ロケータ手段が、アクティブ状態の時に感知可能な
出力を提供する信号手段（１４４）を含み、前記制御手段が、座標対データである前記デイジタルデ
ータ信号の発生に応答して、前記信号手段をアクティブ
状態に制御するよう構成されていることを特徴とする電
子図形装置。
【請求項３３】特許請求の範囲第２６項記載の電子図形
装置において、前記ロケータ手段がトレーサ（１３０）で構成されてお
り、該トレーサは、オペレータの親指と人差し指との間に把持されるための
形態を有する２つの対向位置関係に配置された直立した
側面（１５２）を有し、かつこの側面とほぼ平行に延長
する軸心（１５０）を有する胴部（１４８）と、該胴部に対してその前方に取付けられ、前記抵抗層に隣
接位置してこれと電気的相互作用を生じる導電性の環状
リング（１４３）と、該環状リングと共に取付けられ、この環状リングの中心
と交差する十字ヘアー線を有する透明支持部であって、
該十字ヘアー線が、前記トレーサが把持される時にオペ
レータの前に該十字ヘアー線が垂直方向ならびに水平方
向に常に整合するように、予め定められた角度で前記軸
心に対して傾斜して位置決めされている透明支持部（１
３２、１３６）とを備えていることを特徴とする電子図形装置。
【請求項３４】特許請求の範囲第２６項記載の電子図形
装置において、前記トレーサの十字ヘアーの傾斜角度が
約３０度であることを特徴とする電子図形装置。
【請求項３５】電子図形装置において、所定の作動領域の抵抗面の画成する手段であって、対向
する境界領域を有する画成手段（１０）と、周波数信号が時間と共に変化する周波数信号ソース（５
０）と、接地基準（６２）と、第１の作動モードの期間中に前記周波数信号ソースを前
記境界領域の一方に対して加え、それと同時に前記接地
基準を前記境界領域の他方に加え、かつ第２の作動モー
ドの期間中に前記境界領域に対する接地基準および周波
数信号ソースの供給を反転するよう制御可能なスイッチ
ング手段（５６、５７、６６、６７）と、前記抵抗面と隣接して移動可能で、前記第１と第２の作
動モードの期間中に前記抵抗面と容量結合を生じて位置
信号を提供するロケータ手段であって、所定の応答特性
を有するロケータ手段（２０、１３０）と、前記位置信号に応答する入力段（１００）を有し、前記
位置信号の増巾を行って増巾された位置信号を生じる信
号処理手段と、前記選択周波数信号に対応して前記増巾された位置信号
をフイルタし、フイルタされた位置信号を提供するフイ
ルタ手段（１０４）と、前記フイルタされた位置信号に応答して、これと対応す
る直流レベル位置信号を提供する変換手段（１１０、２
５２）と、アクティブ状態にある時に前記直流レベル位置信号をデ
イジタル位置信号に変換するデイジタル変換手段（１１
４）と、前記第１及び第２の作動モードに対応して前記スイッチ
ング手段を制御する制御手段であって、前記境界領域の
各々における前記抵抗面の前記作動領域の終端と対応す
る前記デイジタル位置信号を表わす境界データの最小値
を保持する記憶手段を有し、かつ第１及び第２の作動モ
ードの期間中に正規化されたデイジタル位置の値を決定
し、該正規化されたデイジタル位置の値から相対する前
記境界領域の対応する最小値を減算してデジタルデータ
信号を発生する制御手段とを備えることを特徴とする電子図形装置。
【請求項３６】特許請求の範囲第３５項記載の電子図形
装置において、前記信号処理手段が、前記直流レベル位置信号に対して
正のオフセット信号を供給するためのオフセット回路網
手段（２６８）を含み、前記制御手段が、前記ロケータ手段が前記位置信号を発
生しない場合に、前記直流レベル位置信号の値を測定し
てオフセット値を発生し、かつ前記オフセット値を前記
デイジタル位置信号から減ずるように構成されていることを特徴とする電子図形装置。
【請求項３７】特許請求の範囲第３５項記載の電子図形
装置において、前記制御手段が、前記ロケータ手段の移
動状態を決定するために２つの連続した前記デイジタル
データ信号の差の値を予め定められた基準値と比較し
（８７６、８８６）、移動が無い場合は前記デイジタル
データ信号を連続的に平均して（８８２、８９２）それ
らの平均値を出力し、その読み出しにおけるジッタの影
響を防止するように構成されていることを特徴とする電
子図形装置。
【請求項３８】特許請求の範囲第３５項記載の電子図形
装置において、前記ロケータ手段が、アクティブ状態の時に感知可能な
出力を提供する信号手段（１４４）を含み、前記制御手段が、座標対データである前記デイジタルデ
ータ信号の発生に応答して、前記信号手段をアクティブ
状態に制御するように構成されていることを特徴とする
電子図形装置。
【請求項３９】特許請求の範囲第３５項記載の電子図形
装置において、前記ロケータ手段がトレーサ（１３０）で構成されてお
り、該トレーサは、オペレータの親指と人差し指との間に把持されるための
形態を有する２つの対向位置関係に配置された直立した
側面（１５２）を有し、かつこの側面とほぼ平行に延長
する軸心（１５０）を有する胴部（１４８）と、該胴部に対してその前方に取付けられ、前記抵抗層に隣
接位置してこれと電気的相互作用を生じる導電性の環状
リング（１４３）と、該環状リングと共に取付けられ、この環状リングの中心
と交差する十字ヘアー線を有する透明支持部であって、
該十字ヘアー線が、前記トレーサが把持される時にオペ
レータの前に該十字ヘアー線が垂直方向ならびに水平方
向に常に整合するように、予め定めた角度で前記軸心に
対して傾斜して位置決めされている透明支持部（１３
２、１３６）と、を備えていることを特徴とする電子図形装置。
【請求項４０】特許請求の範囲第３９項記載の電式図形
装置において、前記トレーサの十字ヘアーの傾斜角度が
約３０度であることを特徴とする電子図形装置。
【請求項４１】電子図形装置において、所定の作動領域の抵抗面を画成する手段であって、対向
する境界領域を有する画成手段（１０）と、位置信号に応答する入力段（１１０）を有する信号処理
手段であって、該位置信号を増幅して増幅された位置信
号を発生する信号処理手段と、接地基準（６２）と、周波数信号が時間と共に変化する周波数信号ソース（５
０）と、第１の作動モードの期間中に前記周波数信号ソースを前
記境界領域の一方に対して加え、それと同時に前記接地
基準を前記境界領域の他方に加え、かつ第２の作動モー
ドの期間中に前記境界領域に対する接地基準および周波
数信号ソースの供給を反転するよう制御可能なスイッチ
ング手段（５６、５７、６６、６７）と、前記周波数信号ソースに接続されてかつ前記抵抗面と隣
接して移動可能なロケータ手段であって、前記第１と第
２の作動モードの期間中に前記抵抗面と容量結合を生じ
て位置信号を提供するロケータ手段（２０、１３０）
と、前記周波数信号に対応して前記増巾された位置信号をフ
イルタし、フイルタされた位置信号を提供するフイルタ
手段（１０４）と、利得制御入力に応答して、減衰値の増分が生じたインピ
ーダンスの範囲から選択された前記フイルタされた位置
信号の振巾減衰を生じて、利得制御された位置信号を提
供する利得制御手段（１０６、２４２）と、前記利得制御された位置信号に応答して、これと対応す
る直流レベル位置信号を提供する変換手段（１１０、２
５２）と、アクティブ状態にある時に前記直流レベル位置信号をデ
イジタル位置信号に変換するデイジタル変換手段（１１
４）と、前記第１及び第２の作動モードに対応して前記スイッチ
ング手段を制御し、ある許容範囲の予め定めた閾値と前
記デイジタル位置信号の値を周期的に比較して（第１２
Ｄ図、第１２Ｉ図）前記利得制御入力を発生し、前記デ
イジタル位置信号と対応するデイジタルデータ信号を発
生する制御手段（３８０）と、を備えることを特徴とする電子図形装置。
【請求項４２】特許請求の範囲第４１項記載の電子図形
装置において、前記制御手段が、前記減衰の増分の差を
生じる値を有している、前記ロケータ手段の一つの位置
に関連する２つの前記デイジタル位置信号を同時に生ず
る（６３６）条件に応答し、前記減衰の増分の選択され
た１つを表わす前記利得制御入力を発生するように構成
されている（第１２Ｅ図、第１２Ｈ図）ことを特徴とす
る電子図形装置。
【請求項４３】特許請求の範囲第４１項記載の電子図形
装置において、前記信号処理手段が、前記直流レベル位置信号に対して
正のオフセット信号供給するためのオフセット回路網手
段（２６８）を含み、前記制御手段が、前記利得制御された位置信号が存在し
ない時に前記直流レベル位置信号の値を測定してオフセ
ット値を発生し（６１６）、かつ前記オフセット値を前
記デイジタル位置信号から減ずる（８６０）ように構成
されていることを特徴とする電子図形装置。
【請求項４４】特許請求の範囲第４１項記載の電子図形
装置において、前記制御手段が、前記境界領域の各々における前記抵抗面の前記作動領域
の終端と対応する前記デイジタル位置信号を表わす境界
データの値を保持する記憶手段を有し、前記デイジタルデータ信号の各々を対応する前記境界デ
ータ値と比較して８１４、８３０）、前記前記ロケータ
手段の位置が前記作動領域外にあることを前記デイジタ
ルデータ信号が表わす時点を決定し、該決定が行われる
と前記デイジタルデータ信号の供給を無視するように構
成されていることを特徴とする電子図形装置。
【請求項４５】特許請求の範囲第４１項記載の電子図形
装置において、前記制御手段が、前記ロケータ手段の移
動状態を決定するために２つの連続した前記デイジタル
データ信号の差の値を予め定められた基準値と比較し
（８７６、８８６）、移動が無い場合は前記デイジタル
データ信号を連続的に平均して（８８２、８９２）それ
らの平均値を出力し、その読み出しにおけるジッタの影
響を防止するように構成されていることを特徴とする電
子図形装置。
【請求項４６】特許請求の範囲第４１項記載の電子図形
装置において、前記ロケータ手段が、アクティブ状態の時に感知可能な
出力を提供する信号手段（１４４）を含み、前記制御手段が、座標対データである前記デイジタルデ
ータ信号の発生に応答して、前記信号手段をアクティブ
状態に制御するように構成されていることを特徴とする
電子図形装置。
【請求項４７】特許請求の範囲第４１項記載の電子図形
装置において、前記ロケータ手段がトレーサ（１３０）で構成されてお
り、該トレーサは、オペレータの親指と人差し指との間に把持されるための
形態を有する２つの対向位置関係に配置された直立した
側面（１５２）を有し、かつこの側面とほぼ平行に延長
する軸心（１５０）を有する胴部（１４８）と、該胴部に対してその前方に取付けられ、前記抵抗層に隣
接位置してこれと電気的相互作用を生じる導電性の環状
リング（１４３）と、該環状リングと共に取付けられ、この環状リングの中心
と交差する十字ヘアー線を有する透明支持部であって、
該十字ヘアー線が、前記トレーサが把持される時にオペ
レータの前に該十字ヘアー線が垂直方向ならびに水平方
向に常に整合するように、予め定めた角度で前記軸心に
対して傾斜して位置決めされている透明支持部（１３
２、１３６）とを備えていることを特徴とする電子図形装置。
【請求項４８】特許請求の範囲第４１項記載の電子図形
装置において、前記トレーサの十字ヘアーの傾斜角度が
前記軸心に対して約３０度であることを特徴とする電子
図形装置。