JPH0622226A - 固体撮像素子の欠陥補正装置 - Google Patents
固体撮像素子の欠陥補正装置Info
- Publication number
- JPH0622226A JPH0622226A JP4196175A JP19617592A JPH0622226A JP H0622226 A JPH0622226 A JP H0622226A JP 4196175 A JP4196175 A JP 4196175A JP 19617592 A JP19617592 A JP 19617592A JP H0622226 A JPH0622226 A JP H0622226A
- Authority
- JP
- Japan
- Prior art keywords
- output
- defect
- image pickup
- solid
- state image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 静電破壊や経時変化に伴う欠陥変化にも対応
できるとともに、固体撮像素子と欠陥データを対とした
流通形態が不要な固体撮像素子の欠陥補正装置を提供す
る。 【構成】 固体撮像素子１のＣＣＤ出力（ａ）を１ビッ
ト遅延回路５にて１画素ピッチに相当する期間だけ遅延
し、その遅延後のＣＣＤ出力（ｌ）を遅延前のＣＣＤ出
力（ｉ）から減算器７で減じ、その減算出力（ｍ）に基
づいて欠陥画素を検出し、その検出出力（ｐ），（ｑ）
をアドレスカウンタ１６でカウントしかつアドレス変換
回路１７でアドレス変換してアドレスデータを得、これ
をＲＡＭ１８に記憶保持する。通常撮像時には、この欠
陥アドレスデータに基づいて補正パルス生成回路１９で
欠陥補正パルスを生成することにより欠陥補正を行う。
できるとともに、固体撮像素子と欠陥データを対とした
流通形態が不要な固体撮像素子の欠陥補正装置を提供す
る。 【構成】 固体撮像素子１のＣＣＤ出力（ａ）を１ビッ
ト遅延回路５にて１画素ピッチに相当する期間だけ遅延
し、その遅延後のＣＣＤ出力（ｌ）を遅延前のＣＣＤ出
力（ｉ）から減算器７で減じ、その減算出力（ｍ）に基
づいて欠陥画素を検出し、その検出出力（ｐ），（ｑ）
をアドレスカウンタ１６でカウントしかつアドレス変換
回路１７でアドレス変換してアドレスデータを得、これ
をＲＡＭ１８に記憶保持する。通常撮像時には、この欠
陥アドレスデータに基づいて補正パルス生成回路１９で
欠陥補正パルスを生成することにより欠陥補正を行う。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子の欠陥補
正装置に関する。
正装置に関する。
【０００２】
【従来の技術】ＣＣＤ等の半導体で形成した固体撮像素
子では、半導体の局部的な結晶欠陥等によって感度が低
下する欠陥画素が生じることがあり、このような場合、
その欠陥画素に起因して画質劣化が生じることが知られ
ている。この欠陥画素に起因する画質劣化を信号処理に
よって補正するために、従来より、固体撮像素子に含ま
れる欠陥画素についての欠陥データを、全白又は全黒の
撮像状態において、その固体撮像素子を製造した半導体
工場で検出してＲＯＭに予め記憶させておき、通常の撮
像時に、このＲＯＭデータに基づいて欠陥画素を特定
し、その欠陥画素の撮像出力を例えば１画素前の撮像出
力で置換することによって欠陥補正が行われていた。
子では、半導体の局部的な結晶欠陥等によって感度が低
下する欠陥画素が生じることがあり、このような場合、
その欠陥画素に起因して画質劣化が生じることが知られ
ている。この欠陥画素に起因する画質劣化を信号処理に
よって補正するために、従来より、固体撮像素子に含ま
れる欠陥画素についての欠陥データを、全白又は全黒の
撮像状態において、その固体撮像素子を製造した半導体
工場で検出してＲＯＭに予め記憶させておき、通常の撮
像時に、このＲＯＭデータに基づいて欠陥画素を特定
し、その欠陥画素の撮像出力を例えば１画素前の撮像出
力で置換することによって欠陥補正が行われていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
欠陥補正装置では、固体撮像素子の製造段階でＲＯＭに
記憶した欠陥データを用いて欠陥補正を行うようにして
いたので、半導体の局部的な結晶欠陥等に伴う画素欠陥
には対応できるものの、固体撮像素子のビデオカメラへ
の組込み時の静電破壊や、ビデオカメラへの搭載後の経
時変化に伴う欠陥変化には対応できなく、また固体撮像
素子と欠陥データを対にした流通形態が不可欠であると
いう問題点があった。そこで、本発明は、静電破壊や経
時変化に伴う欠陥変化にも対応できるとともに、固体撮
像素子と欠陥データを対とした流通形態が不要な固体撮
像素子の欠陥補正装置を提供することを目的とする。
欠陥補正装置では、固体撮像素子の製造段階でＲＯＭに
記憶した欠陥データを用いて欠陥補正を行うようにして
いたので、半導体の局部的な結晶欠陥等に伴う画素欠陥
には対応できるものの、固体撮像素子のビデオカメラへ
の組込み時の静電破壊や、ビデオカメラへの搭載後の経
時変化に伴う欠陥変化には対応できなく、また固体撮像
素子と欠陥データを対にした流通形態が不可欠であると
いう問題点があった。そこで、本発明は、静電破壊や経
時変化に伴う欠陥変化にも対応できるとともに、固体撮
像素子と欠陥データを対とした流通形態が不要な固体撮
像素子の欠陥補正装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明による固体撮像素
子の欠陥補正装置は、固体撮像素子の撮像出力を１画素
ピッチに相当する期間だけ遅延する遅延手段と、この遅
延手段の入力とその出力との減算を行う減算手段と、こ
の減算手段の減算出力に基づいて欠陥画素を検出する欠
陥検出手段と、この欠陥検出手段によって検出された欠
陥画素に関する欠陥データを記憶保持する記憶手段と、
この記憶手段に記憶保持された欠陥データに基づいて欠
陥画素についての撮像出力を補正する補正手段とを備え
た構成となっている。
子の欠陥補正装置は、固体撮像素子の撮像出力を１画素
ピッチに相当する期間だけ遅延する遅延手段と、この遅
延手段の入力とその出力との減算を行う減算手段と、こ
の減算手段の減算出力に基づいて欠陥画素を検出する欠
陥検出手段と、この欠陥検出手段によって検出された欠
陥画素に関する欠陥データを記憶保持する記憶手段と、
この記憶手段に記憶保持された欠陥データに基づいて欠
陥画素についての撮像出力を補正する補正手段とを備え
た構成となっている。
【０００５】
【作用】固体撮像素子の撮像出力を１画素ピッチに相当
する期間だけ遅延し、その遅延後の撮像出力を遅延前の
撮像出力から減じ、その減算出力に基づいて映像信号中
の画素欠陥（点欠陥）を検出する。上記減算出力は、点
欠陥の場合、白点欠陥にあっては２ビット（画素）単位
で正と負の波形、黒点欠陥にあってはその逆の波形とな
る。この波形から白点及び黒点の欠陥画素を検出し、こ
れをアドレスデータとしてＲＡＭ等に記憶保持する。通
常の撮像時には、ＲＡＭ等に記憶保持されたアドレスデ
ータに基づいて欠陥補正を行い、画素欠陥による画質劣
化を改善する。
する期間だけ遅延し、その遅延後の撮像出力を遅延前の
撮像出力から減じ、その減算出力に基づいて映像信号中
の画素欠陥（点欠陥）を検出する。上記減算出力は、点
欠陥の場合、白点欠陥にあっては２ビット（画素）単位
で正と負の波形、黒点欠陥にあってはその逆の波形とな
る。この波形から白点及び黒点の欠陥画素を検出し、こ
れをアドレスデータとしてＲＡＭ等に記憶保持する。通
常の撮像時には、ＲＡＭ等に記憶保持されたアドレスデ
ータに基づいて欠陥補正を行い、画素欠陥による画質劣
化を改善する。
【０００６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示すブロック
図である。図１において、本発明に係る固体撮像装置
は、固体撮像素子として例えば白黒ＣＣＤ撮像素子１を
用いている。このＣＣＤ撮像素子１は、電荷転送方式と
して例えばインターライン転送方式を採用している。Ｃ
ＣＤ撮像素子１の撮像出力（ＣＣＤ出力）は、リセット
部とプリチャージ部とデータ部とからなっており、ＣＤ
Ｓ（相関二重サンプリング）回路２に供給されてリセッ
ト雑音等の低減が図られる。
に説明する。図１は、本発明の一実施例を示すブロック
図である。図１において、本発明に係る固体撮像装置
は、固体撮像素子として例えば白黒ＣＣＤ撮像素子１を
用いている。このＣＣＤ撮像素子１は、電荷転送方式と
して例えばインターライン転送方式を採用している。Ｃ
ＣＤ撮像素子１の撮像出力（ＣＣＤ出力）は、リセット
部とプリチャージ部とデータ部とからなっており、ＣＤ
Ｓ（相関二重サンプリング）回路２に供給されてリセッ
ト雑音等の低減が図られる。
【０００７】ＣＤＳ回路２は、ＣＣＤ出力のプリチャー
ジ部をサンプル／ホールドし、これを１画素ピッチに相
当する期間だけ遅延するＳ／Ｈ（サンプル／ホールド）
回路２１〜２３と、ＣＣＤ出力のデータ部をサンプル／
ホールドし、これをプリチャージ部と同時化するＳ／Ｈ
回路２４，２５とを有している。Ｓ／Ｈ回路２１，２
３，２５はサンプリングパルスＳＨＰによってサンプル
動作を行い、Ｓ／Ｈ回路２２，２４はサンプリングパル
スＳＨＤによってサンプル動作を行う。そして、同時化
されたプリチャージ部及びデータ部には同一のノイズ成
分が重畳されていることから、Ｓ／Ｈ回路２３，２５の
各Ｓ／Ｈ出力が、ＡＧＣ（自動利得制御）回路３で減算
処理されることによってノイズ成分が除去され、信号成
分のみが撮像出力（ＣＤＳ出力）として導出される。
ジ部をサンプル／ホールドし、これを１画素ピッチに相
当する期間だけ遅延するＳ／Ｈ（サンプル／ホールド）
回路２１〜２３と、ＣＣＤ出力のデータ部をサンプル／
ホールドし、これをプリチャージ部と同時化するＳ／Ｈ
回路２４，２５とを有している。Ｓ／Ｈ回路２１，２
３，２５はサンプリングパルスＳＨＰによってサンプル
動作を行い、Ｓ／Ｈ回路２２，２４はサンプリングパル
スＳＨＤによってサンプル動作を行う。そして、同時化
されたプリチャージ部及びデータ部には同一のノイズ成
分が重畳されていることから、Ｓ／Ｈ回路２３，２５の
各Ｓ／Ｈ出力が、ＡＧＣ（自動利得制御）回路３で減算
処理されることによってノイズ成分が除去され、信号成
分のみが撮像出力（ＣＤＳ出力）として導出される。
【０００８】Ｓ／Ｈ回路２３，２５の各Ｓ／Ｈ出力を２
入力とする減算器４によっても、ＣＤＳ出力と同じ撮像
出力が得られる。Ｓ／Ｈ回路２３，２５の各Ｓ／Ｈ出力
はさらに、１ビット遅延回路５を介して減算器６の２入
力となる。すなわち、Ｓ／Ｈ回路２３のＳ／Ｈ出力はＳ
／Ｈ回路５１，５２を経て減算器６の減算入力となり、
Ｓ／Ｈ回路２５のＳ／Ｈ出力はＳ／Ｈ回路５３，５４を
経て減算器６の被減算入力となる。これにより、減算器
６の減算出力として、減算器４の減算出力に対して１ビ
ット、即ち１画素ピッチに相当する期間だけ遅れた撮像
出力が導出され、水平方向において隣接する画素情報の
同時化が行われる。
入力とする減算器４によっても、ＣＤＳ出力と同じ撮像
出力が得られる。Ｓ／Ｈ回路２３，２５の各Ｓ／Ｈ出力
はさらに、１ビット遅延回路５を介して減算器６の２入
力となる。すなわち、Ｓ／Ｈ回路２３のＳ／Ｈ出力はＳ
／Ｈ回路５１，５２を経て減算器６の減算入力となり、
Ｓ／Ｈ回路２５のＳ／Ｈ出力はＳ／Ｈ回路５３，５４を
経て減算器６の被減算入力となる。これにより、減算器
６の減算出力として、減算器４の減算出力に対して１ビ
ット、即ち１画素ピッチに相当する期間だけ遅れた撮像
出力が導出され、水平方向において隣接する画素情報の
同時化が行われる。
【０００９】減算器４の減算出力は減算器７の被減算入
力となり、減算器６の減算出力は減算器７の減算入力と
なる。すなわち、減算器７は、同時化された水平方向に
おいて隣接する２つの画素についての各撮像出力間で減
算処理を行うことになる。減算器７の減算出力は、正負
の検出レベルＶａ，Ｖｂを有するシュミット回路８，９
に供給される。シュミット回路８，９は、レベル比較回
路としての作用をなし、減算器７の減算出力が正負の検
出レベルＶａ，Ｖｂを越えたとき検出出力を発生し、ラ
ッチ回路１０，１１に供給する。なお、正負の検出レベ
ルＶａ，Ｖｂは、可変抵抗器ＶＲ１，ＶＲ２の調整によ
って可変となっている。
力となり、減算器６の減算出力は減算器７の減算入力と
なる。すなわち、減算器７は、同時化された水平方向に
おいて隣接する２つの画素についての各撮像出力間で減
算処理を行うことになる。減算器７の減算出力は、正負
の検出レベルＶａ，Ｖｂを有するシュミット回路８，９
に供給される。シュミット回路８，９は、レベル比較回
路としての作用をなし、減算器７の減算出力が正負の検
出レベルＶａ，Ｖｂを越えたとき検出出力を発生し、ラ
ッチ回路１０，１１に供給する。なお、正負の検出レベ
ルＶａ，Ｖｂは、可変抵抗器ＶＲ１，ＶＲ２の調整によ
って可変となっている。
【００１０】ラッチ回路１０，１１は、シュミット回路
８，９の各検出出力を１画素ピッチに相当する期間だけ
ラッチする。ラッチ回路１０，１１の各出力は、ＮＡＮ
Ｄ回路１２，１３の各一入力となる。また、ラッチ回路
１０，１１の各入力は、ＮＡＮＤ回路１３，１２の各他
入力となる。ＮＡＮＤ回路１２，１３の各出力は、イン
バータ１４，１５で反転されて欠陥情報としてアドレス
カウンタ１６に供給される。
８，９の各検出出力を１画素ピッチに相当する期間だけ
ラッチする。ラッチ回路１０，１１の各出力は、ＮＡＮ
Ｄ回路１２，１３の各一入力となる。また、ラッチ回路
１０，１１の各入力は、ＮＡＮＤ回路１３，１２の各他
入力となる。ＮＡＮＤ回路１２，１３の各出力は、イン
バータ１４，１５で反転されて欠陥情報としてアドレス
カウンタ１６に供給される。
【００１１】アドレスカウンタ１６は、ＣＣＤ撮像素子
１の水平走査に同期してカウント動作を行い、インバー
タ１４又は１５から欠陥情報が供給された時点のカウン
ト値をアドレス変換回路１７に供給する。アドレス変換
回路１７は、アドレスカウンタ１６から供給されるカウ
ント値を欠陥画素の位置を示すアドレスデータに変換す
る。このアドレスデータは、ＲＡＭ１８に記憶保持され
る。欠陥画素の位置を示すアドレスは、絶対アドレス及
び相対アドレスのいずれであっても良い。
１の水平走査に同期してカウント動作を行い、インバー
タ１４又は１５から欠陥情報が供給された時点のカウン
ト値をアドレス変換回路１７に供給する。アドレス変換
回路１７は、アドレスカウンタ１６から供給されるカウ
ント値を欠陥画素の位置を示すアドレスデータに変換す
る。このアドレスデータは、ＲＡＭ１８に記憶保持され
る。欠陥画素の位置を示すアドレスは、絶対アドレス及
び相対アドレスのいずれであっても良い。
【００１２】ＲＡＭ１８に記憶保持された欠陥画素に関
するアドレスデータは、通常の撮像時における欠陥補正
に用いられる。すなわち、補正パルス生成回路１９にお
いて、ＲＡＭ１８に格納されているアドレスデータに基
づいて欠陥画素を特定し、毎フィールド、その欠陥画素
に対応したタイミングで欠陥補正パルスを生成する。こ
の欠陥補正パルスは、サンプリングパルスＳＨＰ，ＳＨ
Ｄを生成するサンプリングパルス生成回路２０に供給さ
れる。サンプリングパルス生成回路２０は、欠陥補正パ
ルスが供給されると、欠陥画素の１画素前のサンプリン
グパルスＳＨＰの生成を停止する。これにより、欠陥画
素についてのＣＣＤ出力（撮像出力）を、１画素前のＣ
ＣＤ出力で置換する前置補間によって欠陥補正が行われ
る。
するアドレスデータは、通常の撮像時における欠陥補正
に用いられる。すなわち、補正パルス生成回路１９にお
いて、ＲＡＭ１８に格納されているアドレスデータに基
づいて欠陥画素を特定し、毎フィールド、その欠陥画素
に対応したタイミングで欠陥補正パルスを生成する。こ
の欠陥補正パルスは、サンプリングパルスＳＨＰ，ＳＨ
Ｄを生成するサンプリングパルス生成回路２０に供給さ
れる。サンプリングパルス生成回路２０は、欠陥補正パ
ルスが供給されると、欠陥画素の１画素前のサンプリン
グパルスＳＨＰの生成を停止する。これにより、欠陥画
素についてのＣＣＤ出力（撮像出力）を、１画素前のＣ
ＣＤ出力で置換する前置補間によって欠陥補正が行われ
る。
【００１３】次に、上記構成の欠陥補正装置における欠
陥検出及び欠陥補正について、図２及び図３のタイミン
グ波形図を参照しつつ説明する。なお、図２及び図３の
各波形（ａ）〜（ｑ）は、図１中の各部（ａ）〜（ｑ）
の波形を表している。先ず、欠陥検出の際の動作につい
て説明するに、ＣＣＤ出力（ａ）は、図２から明らかな
ように、リセット部、プリチャージ部及びデータ部から
なり、そのプリチャージ部がＳ／Ｈ回路２１でサンプリ
ングパルスＳＨＰ（ｂ）によってサンプル／ホールドさ
れる一方、データ部がＳ／Ｈ回路２４でサンプリングパ
ルスＳＨＤ（ｃ）によってサンプル／ホールドされる。
陥検出及び欠陥補正について、図２及び図３のタイミン
グ波形図を参照しつつ説明する。なお、図２及び図３の
各波形（ａ）〜（ｑ）は、図１中の各部（ａ）〜（ｑ）
の波形を表している。先ず、欠陥検出の際の動作につい
て説明するに、ＣＣＤ出力（ａ）は、図２から明らかな
ように、リセット部、プリチャージ部及びデータ部から
なり、そのプリチャージ部がＳ／Ｈ回路２１でサンプリ
ングパルスＳＨＰ（ｂ）によってサンプル／ホールドさ
れる一方、データ部がＳ／Ｈ回路２４でサンプリングパ
ルスＳＨＤ（ｃ）によってサンプル／ホールドされる。
【００１４】Ｓ／Ｈ回路２１のＳ／Ｈ出力（ｄ）は、Ｓ
／Ｈ回路２２でサンプリングパルスＳＨＤ（ｃ）によっ
てサンプル／ホールドされ、そのＳ／Ｈ出力（ｅ）はさ
らにＳ／Ｈ回路２３でサンプリングパルスＳＨＰ（ｂ）
によってサンプル／ホールドされる。一方、Ｓ／Ｈ回路
２４のＳ／Ｈ出力（ｇ）は、Ｓ／Ｈ回路２５でサンプリ
ングパルスＳＨＰ（ｂ）によってサンプル／ホールドさ
れる。その結果、ＣＣＤ出力（ａ）のプリチャージ部と
データ部が同時化される。そして、減算器４において、
Ｓ／Ｈ回路２５のＳ／Ｈ出力（ｈ）からＳ／Ｈ回路２３
のＳ／Ｈ出力（ｆ）が減算されることにより、減算器４
の減算出力（ｉ）として、ノイズ成分が除去されたＣＣ
Ｄ出力が得られる。
／Ｈ回路２２でサンプリングパルスＳＨＤ（ｃ）によっ
てサンプル／ホールドされ、そのＳ／Ｈ出力（ｅ）はさ
らにＳ／Ｈ回路２３でサンプリングパルスＳＨＰ（ｂ）
によってサンプル／ホールドされる。一方、Ｓ／Ｈ回路
２４のＳ／Ｈ出力（ｇ）は、Ｓ／Ｈ回路２５でサンプリ
ングパルスＳＨＰ（ｂ）によってサンプル／ホールドさ
れる。その結果、ＣＣＤ出力（ａ）のプリチャージ部と
データ部が同時化される。そして、減算器４において、
Ｓ／Ｈ回路２５のＳ／Ｈ出力（ｈ）からＳ／Ｈ回路２３
のＳ／Ｈ出力（ｆ）が減算されることにより、減算器４
の減算出力（ｉ）として、ノイズ成分が除去されたＣＣ
Ｄ出力が得られる。
【００１５】また、Ｓ／Ｈ回路２３のＳ／Ｈ出力（ｆ）
はＳ／Ｈ回路５１でサンプリングパルスＳＨＤ（ｃ）に
よってサンプル／ホールドされ、そのＳ／Ｈ出力はさら
にＳ／Ｈ回路５２でサンプリングパルスＳＨＰ（ｂ）に
よってサンプル／ホールドされる。一方、Ｓ／Ｈ回路２
５のＳ／Ｈ出力（ｈ）はＳ／Ｈ回路５３でサンプリング
パルスＳＨＤ（ｃ）によってサンプル／ホールドされ、
そのＳ／Ｈ出力はさらにＳ／Ｈ回路５４でサンプリング
パルスＳＨＰ（ｂ）によってサンプル／ホールドされ
る。そして、減算器６において、Ｓ／Ｈ回路５４のＳ／
Ｈ出力（ｋ）からＳ／Ｈ回路５２のＳ／Ｈ出力（ｊ）が
減算されることにより、減算器６の減算出力（ｌ）とし
て、減算器４の減算出力（ｉ）に対して１画素ピッチに
相当する期間だけ遅れたＣＣＤ出力が得られる。
はＳ／Ｈ回路５１でサンプリングパルスＳＨＤ（ｃ）に
よってサンプル／ホールドされ、そのＳ／Ｈ出力はさら
にＳ／Ｈ回路５２でサンプリングパルスＳＨＰ（ｂ）に
よってサンプル／ホールドされる。一方、Ｓ／Ｈ回路２
５のＳ／Ｈ出力（ｈ）はＳ／Ｈ回路５３でサンプリング
パルスＳＨＤ（ｃ）によってサンプル／ホールドされ、
そのＳ／Ｈ出力はさらにＳ／Ｈ回路５４でサンプリング
パルスＳＨＰ（ｂ）によってサンプル／ホールドされ
る。そして、減算器６において、Ｓ／Ｈ回路５４のＳ／
Ｈ出力（ｋ）からＳ／Ｈ回路５２のＳ／Ｈ出力（ｊ）が
減算されることにより、減算器６の減算出力（ｌ）とし
て、減算器４の減算出力（ｉ）に対して１画素ピッチに
相当する期間だけ遅れたＣＣＤ出力が得られる。
【００１６】続いて、減算器７において、減算器４の減
算出力（ｉ）から減算器６の減算出力（ｌ）を減ずる、
即ち水平方向において隣接する２つの画素の各信号間の
差をとることにより、減算器７の減算出力（ｍ）とし
て、ある画素に白点欠陥がある場合には２ビット（画
素）単位で正と負、黒点欠陥がある場合には負と正の微
分状波形が得られる。そして、シュミット回路８，９に
おいて、この微分状波形出力（ｍ）をある検出レベルＶ
ａ，Ｖｂでトリガリングすることにより、欠陥パルス
（ｎ），（ｏ）が得られる。
算出力（ｉ）から減算器６の減算出力（ｌ）を減ずる、
即ち水平方向において隣接する２つの画素の各信号間の
差をとることにより、減算器７の減算出力（ｍ）とし
て、ある画素に白点欠陥がある場合には２ビット（画
素）単位で正と負、黒点欠陥がある場合には負と正の微
分状波形が得られる。そして、シュミット回路８，９に
おいて、この微分状波形出力（ｍ）をある検出レベルＶ
ａ，Ｖｂでトリガリングすることにより、欠陥パルス
（ｎ），（ｏ）が得られる。
【００１７】これら欠陥パルス（ｎ），（ｏ）は、ラッ
チ回路１０，１１、ＮＡＮＤ回路１２，１３及びインバ
ータ１４，１５を経ることにより、白点欠陥パルス
（ｐ）又は黒点欠陥パルス（ｑ）となる。アドレスカウ
ンタ１６においては、この白点欠陥パルス（ｐ）又は黒
点欠陥パルス（ｑ）をアドレスカウントすることによっ
て欠陥画素の位置を特定する。そして、アドレスカウン
タ１６のカウント値をアドレス変換回路１７でアドレス
データに変換し、ＲＡＭ１８に記憶する。
チ回路１０，１１、ＮＡＮＤ回路１２，１３及びインバ
ータ１４，１５を経ることにより、白点欠陥パルス
（ｐ）又は黒点欠陥パルス（ｑ）となる。アドレスカウ
ンタ１６においては、この白点欠陥パルス（ｐ）又は黒
点欠陥パルス（ｑ）をアドレスカウントすることによっ
て欠陥画素の位置を特定する。そして、アドレスカウン
タ１６のカウント値をアドレス変換回路１７でアドレス
データに変換し、ＲＡＭ１８に記憶する。
【００１８】次に、欠陥補正の際の動作について説明す
るに、先ず、補正パルス生成回路１９では、ＲＡＭ１８
に記憶保持されているアドレスデータに基づいて欠陥補
正パルスを生成し、サンプリングパルス生成回路２０に
供給する。これにより、欠陥画素の１画素前のサンプリ
ングパルスＳＨＰがブランキングされる。その結果、欠
陥画素についてのＣＣＤ出力（撮像出力）が、１画素前
のＣＣＤ出力で置換され、欠陥補正が行われる。
るに、先ず、補正パルス生成回路１９では、ＲＡＭ１８
に記憶保持されているアドレスデータに基づいて欠陥補
正パルスを生成し、サンプリングパルス生成回路２０に
供給する。これにより、欠陥画素の１画素前のサンプリ
ングパルスＳＨＰがブランキングされる。その結果、欠
陥画素についてのＣＣＤ出力（撮像出力）が、１画素前
のＣＣＤ出力で置換され、欠陥補正が行われる。
【００１９】なお、上記実施例では、固体撮像素子とし
て白黒ＣＣＤ撮像素子を用いた固体撮像装置に適用した
場合について説明したが、固体撮像装置としてカラーＣ
ＣＤ撮像素子を用いた固体撮像装置には、色分離Ｓ／Ｈ
後に、白黒の場合と同様の処理を色分離後の信号に対し
て行うことにより、同様に実現できる。但し、カラーフ
ィルタが例えば補色市松方式のときには、カラーコーデ
ィングがいわゆる水平２繰返しであることから、遅延回
路５においては、画素ピッチの２倍に相当する期間だけ
ＣＣＤ出力を遅延する必要がある。
て白黒ＣＣＤ撮像素子を用いた固体撮像装置に適用した
場合について説明したが、固体撮像装置としてカラーＣ
ＣＤ撮像素子を用いた固体撮像装置には、色分離Ｓ／Ｈ
後に、白黒の場合と同様の処理を色分離後の信号に対し
て行うことにより、同様に実現できる。但し、カラーフ
ィルタが例えば補色市松方式のときには、カラーコーデ
ィングがいわゆる水平２繰返しであることから、遅延回
路５においては、画素ピッチの２倍に相当する期間だけ
ＣＣＤ出力を遅延する必要がある。
【００２０】また、上記実施例においては、１ビット遅
延回路５をＳ／Ｈ回路を用いて構成したが、Ｓ／Ｈ回路
構成に限定されるものではなく、要は、１画素ピッチに
相当する期間（カラーの場合には、その２倍）だけＣＣ
Ｄ出力を遅延できる構成のものであれば良い。さらに、
上記実施例では、Ｓ／Ｈ回路を用いて欠陥画素について
のＣＣＤ出力を１画素前のＣＣＤ出力で置換する前置補
間によって欠陥補正を行うとしたが、ディジタル信号処
理を用いた適応型の補間システムにおいては、欠陥画素
についてのＣＣＤ出力をその前後の画素についてのＣＣ
Ｄ出力の平均値で置換する平均値補間を用いて欠陥補正
を行うことも可能である。
延回路５をＳ／Ｈ回路を用いて構成したが、Ｓ／Ｈ回路
構成に限定されるものではなく、要は、１画素ピッチに
相当する期間（カラーの場合には、その２倍）だけＣＣ
Ｄ出力を遅延できる構成のものであれば良い。さらに、
上記実施例では、Ｓ／Ｈ回路を用いて欠陥画素について
のＣＣＤ出力を１画素前のＣＣＤ出力で置換する前置補
間によって欠陥補正を行うとしたが、ディジタル信号処
理を用いた適応型の補間システムにおいては、欠陥画素
についてのＣＣＤ出力をその前後の画素についてのＣＣ
Ｄ出力の平均値で置換する平均値補間を用いて欠陥補正
を行うことも可能である。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
固体撮像素子の撮像出力を１画素ピッチに相当する期間
だけ遅延し、その遅延後の撮像出力を遅延前の撮像出力
から減じ、その減算出力に基づいて欠陥画素を検出して
その欠陥データを記憶保持し、通常撮像時にはこの欠陥
データに基づいて欠陥補正を行うようにしたので、通常
の撮像状態でも欠陥検出をリアルタイムで行うことがで
きるとともに、静電破壊や経時変化に伴う欠陥変化にも
対応でき、しかも固体撮像素子と欠陥データを対とした
流通形態が不要となる効果が得られる。
固体撮像素子の撮像出力を１画素ピッチに相当する期間
だけ遅延し、その遅延後の撮像出力を遅延前の撮像出力
から減じ、その減算出力に基づいて欠陥画素を検出して
その欠陥データを記憶保持し、通常撮像時にはこの欠陥
データに基づいて欠陥補正を行うようにしたので、通常
の撮像状態でも欠陥検出をリアルタイムで行うことがで
きるとともに、静電破壊や経時変化に伴う欠陥変化にも
対応でき、しかも固体撮像素子と欠陥データを対とした
流通形態が不要となる効果が得られる。
【図１】本発明の一実施例を示すブロック図である。
【図２】欠陥検出及び欠陥補正の動作を説明するための
タイミング波形図（その１）である。
タイミング波形図（その１）である。
【図３】欠陥検出及び欠陥補正の動作を説明するための
タイミング波形図（その２）である。
タイミング波形図（その２）である。
１ ＣＣＤ撮像素子 ２ ＣＤＳ（相関二重サンプリング）回路 ３ ＡＧＣ（自動利得制御）回路 ４，６，７ 減算器 ５ １ビット遅延回路 １６ アドレスカウンタ １７ アドレス変換回路 １８ ＲＡＭ １９ 補正パルス生成回路 ２０ サンプリングパルス生成回路 ２１〜２５，５１〜５４ Ｓ／Ｈ（サンプル／ホール
ド）回路
ド）回路
Claims (6)
- 【請求項１】 固体撮像素子の撮像出力を１画素ピッチ
に相当する期間だけ遅延する遅延手段と、 前記遅延手段の入力とその出力との減算を行う減算手段
と、 前記減算手段の減算出力に基づいて欠陥画素を検出する
欠陥検出手段と、 前記欠陥検出手段によって検出された欠陥画素に関する
欠陥データを記憶保持する記憶手段と、 前記記憶手段に記憶保持された欠陥データに基づいて欠
陥画素についての撮像出力を補正する補正手段とを備え
たことを特徴とする固体撮像素子の欠陥補正装置。 - 【請求項２】 前記遅延手段は、前記撮像出力をサンプ
ル／ホールドするサンプル／ホールド回路からなること
を特徴とする請求項１記載の固体撮像素子の欠陥補正装
置。 - 【請求項３】 前記欠陥検出手段は、前記減算出力のレ
ベルを正負の２つの検出レベルと比較する一対のレベル
比較回路を有し、前記２つの検出レベルが可変であるこ
とを特徴とする請求項１記載の固体撮像素子の欠陥補正
装置。 - 【請求項４】 前記欠陥検出手段は、前記一対のレベル
比較回路の各比較出力を１画素ピッチに相当する期間だ
けラッチする一対のラッチ回路と、前記一対のラッチ回
路の一方の入力と他方の出力との論理積をとる一対の論
理積回路とを有し、前記一対の論理積回路の各出力に基
づいて前記欠陥データを得ることを特徴とする請求項３
記載の固体撮像素子の欠陥補正装置。 - 【請求項５】 前記欠陥データをアドレスデータに変換
して前記記憶手段に記憶するアドレス変換手段を有する
ことを特徴とする請求項１記載の固体撮像素子の欠陥補
正装置。 - 【請求項６】 前記補正手段は、前記欠陥画素について
の撮像出力を１画素前の撮像出力で置換する前置補間、
又は前記欠陥画素についての撮像出力をその前後の画素
についての撮像出力の平均値で置換する平均値補間によ
って補正を行うことを特徴とする請求項１記載の固体撮
像素子の欠陥補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19617592A JP3186230B2 (ja) | 1992-06-29 | 1992-06-29 | 固体撮像素子の欠陥補正装置及び固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19617592A JP3186230B2 (ja) | 1992-06-29 | 1992-06-29 | 固体撮像素子の欠陥補正装置及び固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0622226A true JPH0622226A (ja) | 1994-01-28 |
| JP3186230B2 JP3186230B2 (ja) | 2001-07-11 |
Family
ID=16353451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19617592A Expired - Fee Related JP3186230B2 (ja) | 1992-06-29 | 1992-06-29 | 固体撮像素子の欠陥補正装置及び固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186230B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216923A (ja) * | 2011-03-31 | 2012-11-08 | Ikegami Tsushinki Co Ltd | 特異点判定装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2551101A (en) * | 2016-03-11 | 2017-12-13 | Gaine Julian | Measured food storage apparatus |
-
1992
- 1992-06-29 JP JP19617592A patent/JP3186230B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012216923A (ja) * | 2011-03-31 | 2012-11-08 | Ikegami Tsushinki Co Ltd | 特異点判定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3186230B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3931606B2 (ja) | 撮像装置およびノイズ除去方法 | |
| JP2006094010A (ja) | 撮像装置及び撮像方法 | |
| US7327392B2 (en) | Signal processing apparatus | |
| EP0132277A1 (en) | Method and apparatus for processing signals from a solid-state image sensor | |
| JP3227815B2 (ja) | 固体撮像装置 | |
| JPH06303531A (ja) | 固体撮像素子の画素欠陥補正装置 | |
| JP3186230B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JP2002344737A (ja) | 画像読み取り装置 | |
| JP2956655B2 (ja) | ビデオカメラ | |
| JP3216244B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JP2002344812A (ja) | 映像信号処理装置 | |
| JP3238968B2 (ja) | 固体撮像装置 | |
| JP3227809B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JPS61261974A (ja) | 固体撮像素子の点キズ検出回路 | |
| JPH04115785A (ja) | 輝点検出装置 | |
| JPH0531995B2 (ja) | ||
| KR100263696B1 (ko) | 비디오 카메라 | |
| JP3885112B2 (ja) | テレビジョン映像信号の白キズ検出装置および白キズ補正装置 | |
| JP2002125155A (ja) | 固体撮像装置 | |
| JPH0918886A (ja) | 単板カラー撮像装置の水平偽色抑圧装置 | |
| JPH11122538A (ja) | 欠陥画素補正装置 | |
| JPH09247521A (ja) | シェーディング補正方法およびシェーディング補正機能付き順次走査方式対応撮像装置 | |
| KR0119485Y1 (ko) | 비디오카메라시스템에 있어서 감마보정회로 | |
| JPH0715670A (ja) | 固体撮像素子の欠陥補正装置 | |
| JPH0575859A (ja) | Ｍｔｆ補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |