JPH06222811A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPH06222811A JPH06222811A JP1066093A JP1066093A JPH06222811A JP H06222811 A JPH06222811 A JP H06222811A JP 1066093 A JP1066093 A JP 1066093A JP 1066093 A JP1066093 A JP 1066093A JP H06222811 A JPH06222811 A JP H06222811A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- ram
- programmable controller
- battery
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、プログラマブルコント
ローラに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable controller.
【０００２】[0002]
【従来の技術】図４は従来のプログラマブルコントロー
ラの要部ブロック図を示している。プログラマブルコン
トローラの内蔵データエリアに不足が生じた際のユーザ
ー用データエリアの拡張方式として、一般的には次のよ
うな方法が用いられる。メモリ（ＳＲＡＭ）１を内蔵し
たＩ／Ｏユニット（拡張データメモリユニット）２がそ
れである。ＣＰＵユニット３からは、Ｉ／Ｏバス４を通
じて、そのメモリユニット２へのチップセレクト信号Ｂ
ＩＯＣＳ（ＢはＢａｒの意味）とアドレスと制御信号
（書き込み時には、書き込みデータとＢＷＲ信号、読み
出し時にはＢＲＤ信号）を与える。2. Description of the Related Art FIG. 4 shows a block diagram of essential parts of a conventional programmable controller. The following method is generally used as an extension method of the user data area when the built-in data area of the programmable controller becomes insufficient. That is an I / O unit (extended data memory unit) 2 having a built-in memory (SRAM) 1. From the CPU unit 3 to the memory unit 2 through the I / O bus 4, the chip select signal B
IOCS (B means Bar), address, and control signal (write data and BWR signal at the time of writing, BRD signal at the time of reading) are given.
【０００３】拡張データメモリユニット２側では、その
信号に応じたデータの受け渡しを行うことになる。この
ユニットを増やす、あるいはユニット内のメモリ容量を
増やすことにより、ＣＰＵユニット３から見ることので
きるデータ容量は、ユーザーの必要に応じて任意に増や
すことができる。On the side of the extended data memory unit 2, data is transferred according to the signal. By increasing this unit or increasing the memory capacity in the unit, the data capacity that can be seen from the CPU unit 3 can be arbitrarily increased according to the needs of the user.
【０００４】また、このメモリユニット２は、プログラ
マブルコントローラ内蔵のデータエリアと同じようにメ
イン電源のオフ（Ｖｃｃが０Ｖ）時にも内容を保持する
必要があるため、バックアップ回路５を通じて、電池６
によりバックアップされる必要がある。このＳＲＡＭ１
への電源がＶB である。Since the memory unit 2 needs to retain the contents even when the main power source is off (Vcc is 0V) like the data area built in the programmable controller, the battery 6 is supplied through the backup circuit 5.
Need to be backed up by. This SRAM1
The power supply to V B is V B.
【０００５】[0005]
【発明が解決しようとする課題】しかし、この方式であ
ると、例えば、予め内容が決まっているようなデータを
扱う場合には、当然、プログラマブルコントローラから
拡張データメモリに対してはデータ読み出しが行われる
だけであるにもかかわらず、ＳＲＡＭ１を使用している
ため、電池６によるバックアップは不可欠となってしま
い、ユーザーにとっては、メンテナンスが必要となる。However, with this method, for example, when handling data whose contents are predetermined, the programmable controller naturally reads data from the extended data memory. However, since the SRAM 1 is used, the backup by the battery 6 is indispensable, and the user needs maintenance.
【０００６】本発明は上述の点に鑑みて提供したもので
あって、用途に応じて読み書き可能なＲＡＭか、読み出
し専用のＲＯＭかを選択できることを目的としたプログ
ラマブルコントローラを提供するものである。The present invention has been provided in view of the above points, and provides a programmable controller for the purpose of selecting a readable / writable RAM or a read-only ROM according to the application.
【０００７】[0007]
【課題を解決するための手段】本発明は、ＣＰＵユニッ
トや拡張データメモリユニットを備えたプログラマブル
コントローラにおいて、ＣＰＵユニットからデータを読
み書きする場合にはＲＡＭを選択し、読み出し専用とし
て使用する場合はＲＯＭを選択する切替手段を設けたも
のである。According to the present invention, in a programmable controller having a CPU unit and an extended data memory unit, a RAM is selected when data is read from or written to the CPU unit, and a ROM is used when the data is read-only. The switching means for selecting is provided.
【０００８】また、請求項２においては、ＲＯＭ運転あ
るいはＲＡＭ運転の選択が可能なプログラマブルコント
ローラにおいて、ＲＡＭをバックアップする電池電圧低
下エラー発生時にもＲＯＭ運転で稼働させた場合には、
エラー報知をせずにユーザーがエラーを誤認識すること
を防ぐ手段を設けたものである。According to the second aspect of the present invention, in the programmable controller capable of selecting the ROM operation or the RAM operation, if the ROM controller is operated in the ROM operation even when a battery voltage drop error for backing up the RAM occurs,
A means for preventing the user from erroneously recognizing the error without notifying the error is provided.
【０００９】[0009]
【作用】本発明によれば、拡張データメモリの内蔵メモ
リが選択できることにより、データの読み書きを行いた
い場合には、ＲＡＭを選択し、読み出し専用の場合に
は、ＲＯＭを選択すれば良いものである。また、ＲＯＭ
を選択した場合には、電池によるバックアップも必要な
いため、コストを下げることができると同時に、電池交
換によるメンテナンスが不要となるものである。According to the present invention, since the built-in memory of the extended data memory can be selected, RAM can be selected when data is to be read or written, and ROM can be selected when it is read-only. is there. Also, ROM
When is selected, the backup by the battery is not required, so that the cost can be reduced, and at the same time, the maintenance by replacing the battery is unnecessary.
【００１０】また、請求項２によれば、ＲＯＭ運転のと
きには、電池によるバックアップをしなくても、電池異
常は発生せずに運転が行えるものである。また、ＲＡＭ
運転の場合のときには、電池電圧低下により、エラーが
報知される。このため、ユーザーが電池異常に対する誤
認識を起こすことがなくなるものである。According to the second aspect of the present invention, during the ROM operation, the operation can be performed without the battery abnormality even without the backup by the battery. RAM
In the case of driving, an error is reported due to the battery voltage drop. For this reason, the user does not erroneously recognize the battery abnormality.
【００１１】[0011]
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に示すように、基本構成として、メモリユニ
ット２には、ＳＲＡＭ１とＲＯＭ７を実装しており、Ｒ
ＡＭ１あるいはＲＯＭ７を切替え選択する切替手段とし
て、スイッチＳＷ、アンドゲートＧ1 ，Ｇ2 等で構成し
ている。他の構成は従来例と同じである。Embodiments of the present invention will be described below with reference to the drawings. As shown in FIG. 1, as a basic configuration, an SRAM 1 and a ROM 7 are mounted in a memory unit 2, and R
A switch SW and AND gates G 1 and G 2 are provided as a switching means for switching and selecting the AM 1 or the ROM 7. Other configurations are the same as the conventional example.
【００１２】ここで、データを読み書きしたい場合に
は、ＲＡＭ１を、データを固定で読み出し専用の場合に
はＲＯＭ７を実装する。ＲＯＭ７かＲＡＭ１かの選択
は、スイッチＳＷにて行う。スイッチＳＷオンで、ＲＡ
Ｍ１を選択し、スイッチＳＷオフでＲＯＭ７を選択でき
る。ＣＰＵユニット３からのチップセレクト信号ＢＩＯ
ＣＳと、このスイッチＳＷの論理ＡＮＤ条件にて、アン
ドゲートＧ1 又はＧ2 の出力でもって、いずれのメモリ
（ＲＡＭ１あるいはＲＯＭ７）を選択するかを決定する
だけである。尚、ＲＯＭ７には予め必要なデータが書き
込まれている必要がある。Here, when it is desired to read or write data, the RAM 1 is mounted, and when the data is fixed and read only, the ROM 7 is mounted. The switch SW is used to select the ROM 7 or the RAM 1. Switch SW on, RA
The ROM 7 can be selected by selecting M1 and turning off the switch SW. Chip select signal BIO from CPU unit 3
Only the memory (RAM 1 or ROM 7) is determined by the output of the AND gate G 1 or G 2 according to the logical AND condition of CS and the switch SW. It should be noted that necessary data must be written in the ROM 7 in advance.
【００１３】（実施例２）図２は実施例２を示し、先の
実施例と同様にユーザーのシーケンスプログラム内蔵の
ＲＡＭ１でもＲＯＭ７でも実行できる構成となってい
る。同様にスイッチＳＷによってＲＯＭ７を選択する
と、電源オフ時においてもユーザープログラムの内容が
消えることはない。(Embodiment 2) FIG. 2 shows Embodiment 2, which has a configuration in which it can be executed by either the RAM 1 or the ROM 7 containing the user's sequence program as in the previous embodiment. Similarly, when the ROM 7 is selected by the switch SW, the contents of the user program are not erased even when the power is turned off.
【００１４】また、スイッチＳＷによってＲＡＭ１を選
択した場合にも、電源オフ時には、電池６のバックアッ
プ回路５によって、電池６からＲＡＭ１へＶB として電
源が供給されるため、これもプログラム内容が消えるこ
とはない。しかし、電池電圧がＲＡＭ１の内容保持電圧
以下となると、ＲＡＭ１の内容が破壊されるため、ある
程度まで電圧が下がると電池切れを報知してやる必要が
あり、これは周知の回路で簡単に構成することができ
る。Further, even when the RAM 1 is selected by the switch SW, when the power is off, the backup circuit 5 of the battery 6 supplies the power from the battery 6 to the RAM 1 as V B , so that the program content also disappears. There is no. However, when the battery voltage becomes equal to or lower than the content holding voltage of the RAM1, the content of the RAM1 is destroyed. Therefore, it is necessary to notify the dead battery when the voltage drops to a certain level, which can be easily configured by a known circuit. it can.
【００１５】本実施例では、電圧低下を検出して、異常
用の発光ダイオード８を点灯するような構成をとってお
り、この発光ダイオード８を見てユーザーは異常を知る
ことができる。しかし、この構成であると、ＲＯＭ７の
運転を選択した場合、つまり、電池６によるバックアッ
プが不要な場合にも、電池電圧低下を検出して異常用発
光ダイオード８を点灯させてしまう。In this embodiment, a voltage drop is detected and the light emitting diode 8 for abnormality is turned on, and the user can see the abnormality by seeing the light emitting diode 8. However, with this configuration, when the operation of the ROM 7 is selected, that is, when the backup by the battery 6 is unnecessary, the battery voltage drop is detected and the abnormal light emitting diode 8 is turned on.
【００１６】これをユーザーが見て、システムとしては
ＲＯＭ運転で正常動作しているにもかかわらず、何か異
常が発生したと誤認識してしまうという問題がある。そ
こで、本実施例では、ＲＯＭ運転時には、電池異常報知
を行わないようにしたものである。図３に示すように、
ＲＡＭ１の運転の切り替え用のスイッチＳＷがＲＡＭ運
転を選択しているときのみ、電池低下情報が、出力され
るよう、スイッチＳＷ入力とバックアップ回路５の電池
異常信号とのアンドゲートＧ3 によるアンド条件で、最
終のエラー情報としている。There is a problem that the user sees this and mistakenly recognizes that some abnormality has occurred although the system is operating normally in the ROM operation. Therefore, in this embodiment, the battery abnormality notification is not performed during the ROM operation. As shown in FIG.
The AND condition by the AND gate G 3 of the switch SW input and the battery abnormality signal of the backup circuit 5 so that the low battery information is output only when the switch SW for switching the operation of the RAM 1 selects the RAM operation. Then, it is the final error information.
【００１７】[0017]
【発明の効果】本発明によれば、ＣＰＵユニットや拡張
データメモリユニットを備えたプログラマブルコントロ
ーラにおいて、ＣＰＵユニットからデータを読み書きす
る場合にはＲＡＭを選択し、読み出し専用として使用す
る場合はＲＯＭを選択する切替手段を設けたものである
から、拡張データメモリの内蔵メモリが選択できること
により、データの読み書きを行いたい場合には、ＲＡＭ
を選択し、読み出し専用の場合には、ＲＯＭを選択すれ
ば良いものである。また、ＲＯＭを選択した場合には、
電池によるバックアップも必要ないため、コストを下げ
ることができると同時に、電池交換によるメンテナンス
が不要となるという効果を奏するものである。According to the present invention, in a programmable controller having a CPU unit and an extended data memory unit, RAM is selected when reading and writing data from the CPU unit, and ROM is selected when it is used as read only. Since it is provided with a switching means for switching the internal memory of the extended data memory, the RAM can be selected if the user wants to read or write data.
Is selected, and in the case of read-only, the ROM may be selected. If you select ROM,
Since backup with a battery is not required, the cost can be reduced, and at the same time, maintenance by replacing the battery is unnecessary.
【００１８】また、請求項２においては、ＲＯＭ運転あ
るいはＲＡＭ運転の選択が可能なプログラマブルコント
ローラにおいて、ＲＡＭをバックアップする電池電圧低
下エラー発生時にもＲＯＭ運転で稼働させた場合には、
エラー報知をせずにユーザーがエラーを誤認識すること
を防ぐ手段を設けたものであるから、ＲＯＭ運転のとき
には、電池によるバックアップをしなくても、電池異常
は発生せずに運転が行えるものである。また、ＲＡＭ運
転の場合のときには、電池電圧低下により、エラーが報
知される。このため、ユーザーが電池異常に対する誤認
識を起こすことがなくなるものである。According to a second aspect of the present invention, in the programmable controller capable of selecting the ROM operation or the RAM operation, if the ROM controller is operated even when the battery voltage drop error for backing up the RAM occurs,
Since a means is provided to prevent the user from erroneously recognizing an error without notifying the error, it is possible to operate the ROM operation without causing a battery abnormality even if the battery is not backed up. Is. Further, in the case of RAM operation, an error is notified due to the battery voltage drop. For this reason, the user does not erroneously recognize the battery abnormality.
【図１】本発明の実施例のブロック回路図である。FIG. 1 is a block circuit diagram of an embodiment of the present invention.
【図２】同上の実施例２のブロック回路図である。FIG. 2 is a block circuit diagram of a second embodiment of the above.
【図３】同上のブロック回路図である。FIG. 3 is a block circuit diagram of the above.
【図４】従来例のブロック回路図である。FIG. 4 is a block circuit diagram of a conventional example.
１ ＲＡＭ ２ メモリユニット ３ ＣＰＵユニット ５ バックアップ回路 ６ 電池 ７ ＲＯＭ 1 RAM 2 memory unit 3 CPU unit 5 backup circuit 6 battery 7 ROM
Claims (2)
ットを備えたプログラマブルコントローラにおいて、Ｃ
ＰＵユニットからデータを読み書きする場合にはＲＡＭ
を選択し、読み出し専用として使用する場合はＲＯＭを
選択する切替手段を設けたことを特徴とするプログラマ
ブルコントローラ。1. A programmable controller including a CPU unit and an extended data memory unit, comprising:
RAM when reading and writing data from PU unit
And a switching means for selecting a ROM when the read only is used.
可能なプログラマブルコントローラにおいて、ＲＡＭを
バックアップする電池電圧低下エラー発生時にもＲＯＭ
運転で稼働させた場合には、エラー報知をせずにユーザ
ーがエラーを誤認識することを防ぐ手段を設けたことを
特徴とするプログラマブルコントローラ。2. A programmable controller capable of selecting between ROM operation and RAM operation, and ROM even when a low battery voltage error that backs up RAM occurs
A programmable controller, which is provided with means for preventing a user from erroneously recognizing an error without notifying the error when it is operated in operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066093A JPH06222811A (en) | 1993-01-26 | 1993-01-26 | Programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066093A JPH06222811A (en) | 1993-01-26 | 1993-01-26 | Programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06222811A true JPH06222811A (en) | 1994-08-12 |
Family
ID=11756395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066093A Pending JPH06222811A (en) | 1993-01-26 | 1993-01-26 | Programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06222811A (en) |
-
1993
- 1993-01-26 JP JP1066093A patent/JPH06222811A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5487161A (en) | Computerized data terminal with switchable memory address for start-up and system control instructions | |
| US5034925A (en) | Semiconductor memory device with redundancy responsive to advanced analysis | |
| EP0679996A3 (en) | Semiconductor memory device and its driving method | |
| JPS6243280B2 (en) | ||
| JPH06222811A (en) | Programmable controller | |
| US20070033489A1 (en) | Semiconductor Memory Device and Method of Operating the Same | |
| JP4525456B2 (en) | Control device, short detection device, load drive system and program | |
| JP2002342147A (en) | Nonvolatile memory device and memory control method thereof | |
| US5953268A (en) | Memory block replacement system and replacement method for a semiconductor memory | |
| JPH03116498A (en) | Storage device | |
| JP2592513Y2 (en) | HDD power supply circuit | |
| JP2658911B2 (en) | Floppy disk unit | |
| JP2889038B2 (en) | POS system | |
| KR100264550B1 (en) | Abnormal state detection system and method thereof for power input terminal and voltage regulator of memory | |
| JP2530595B2 (en) | Information processing device | |
| KR100250879B1 (en) | Memory data back-up apparatus | |
| JPS58146099A (en) | memory protection device | |
| JPH0738148B2 (en) | Memory card monitoring device | |
| JPH04118705A (en) | Programmable controller | |
| JPH09204366A (en) | Backup device | |
| JPH05151510A (en) | Magnetic disk device | |
| KR20020084701A (en) | Method of protecting data stored in a memory of welding controller | |
| JPH0477935B2 (en) | ||
| JP2001014872A (en) | Non-volatile semiconductor memory erroneous writing prevention method | |
| JP2001148212A (en) | Electro-magnetic switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020312 |