JPH06222811A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH06222811A JPH06222811A JP1066093A JP1066093A JPH06222811A JP H06222811 A JPH06222811 A JP H06222811A JP 1066093 A JP1066093 A JP 1066093A JP 1066093 A JP1066093 A JP 1066093A JP H06222811 A JPH06222811 A JP H06222811A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- ram
- programmable controller
- battery
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 用途に応じて読み書き可能なＲＡＭか、読み
出し専用のＲＯＭかを選択できること。 【構成】 ＲＡＭ１あるいはＲＯＭ７を切替え選択する
切替手段として、スイッチＳＷ、アンドゲートＧ1 ，Ｇ
2 等を設ける。ＲＯＭ７かＲＡＭ１かの選択は、スイッ
チＳＷにて行う。スイッチＳＷオンで、ＲＡＭ１を選択
し、スイッチＳＷオフでＲＯＭ７を選択できる。ＣＰＵ
ユニット３からのチップセレクト信号ＢＩＯＣＳと、こ
のスイッチＳＷの論理ＡＮＤ条件にて、アンドゲートＧ
1 又はＧ2の出力でもって、いずれのメモリ（ＲＡＭ１
あるいはＲＯＭ７）を選択するかを決定するだけであ
る。
出し専用のＲＯＭかを選択できること。 【構成】 ＲＡＭ１あるいはＲＯＭ７を切替え選択する
切替手段として、スイッチＳＷ、アンドゲートＧ1 ，Ｇ
2 等を設ける。ＲＯＭ７かＲＡＭ１かの選択は、スイッ
チＳＷにて行う。スイッチＳＷオンで、ＲＡＭ１を選択
し、スイッチＳＷオフでＲＯＭ７を選択できる。ＣＰＵ
ユニット３からのチップセレクト信号ＢＩＯＣＳと、こ
のスイッチＳＷの論理ＡＮＤ条件にて、アンドゲートＧ
1 又はＧ2の出力でもって、いずれのメモリ（ＲＡＭ１
あるいはＲＯＭ７）を選択するかを決定するだけであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラに関するものである。
ローラに関するものである。
【０００２】
【従来の技術】図４は従来のプログラマブルコントロー
ラの要部ブロック図を示している。プログラマブルコン
トローラの内蔵データエリアに不足が生じた際のユーザ
ー用データエリアの拡張方式として、一般的には次のよ
うな方法が用いられる。メモリ（ＳＲＡＭ）１を内蔵し
たＩ／Ｏユニット（拡張データメモリユニット）２がそ
れである。ＣＰＵユニット３からは、Ｉ／Ｏバス４を通
じて、そのメモリユニット２へのチップセレクト信号Ｂ
ＩＯＣＳ（ＢはＢａｒの意味）とアドレスと制御信号
（書き込み時には、書き込みデータとＢＷＲ信号、読み
出し時にはＢＲＤ信号）を与える。
ラの要部ブロック図を示している。プログラマブルコン
トローラの内蔵データエリアに不足が生じた際のユーザ
ー用データエリアの拡張方式として、一般的には次のよ
うな方法が用いられる。メモリ（ＳＲＡＭ）１を内蔵し
たＩ／Ｏユニット（拡張データメモリユニット）２がそ
れである。ＣＰＵユニット３からは、Ｉ／Ｏバス４を通
じて、そのメモリユニット２へのチップセレクト信号Ｂ
ＩＯＣＳ（ＢはＢａｒの意味）とアドレスと制御信号
（書き込み時には、書き込みデータとＢＷＲ信号、読み
出し時にはＢＲＤ信号）を与える。
【０００３】拡張データメモリユニット２側では、その
信号に応じたデータの受け渡しを行うことになる。この
ユニットを増やす、あるいはユニット内のメモリ容量を
増やすことにより、ＣＰＵユニット３から見ることので
きるデータ容量は、ユーザーの必要に応じて任意に増や
すことができる。
信号に応じたデータの受け渡しを行うことになる。この
ユニットを増やす、あるいはユニット内のメモリ容量を
増やすことにより、ＣＰＵユニット３から見ることので
きるデータ容量は、ユーザーの必要に応じて任意に増や
すことができる。
【０００４】また、このメモリユニット２は、プログラ
マブルコントローラ内蔵のデータエリアと同じようにメ
イン電源のオフ（Ｖｃｃが０Ｖ）時にも内容を保持する
必要があるため、バックアップ回路５を通じて、電池６
によりバックアップされる必要がある。このＳＲＡＭ１
への電源がＶB である。
マブルコントローラ内蔵のデータエリアと同じようにメ
イン電源のオフ（Ｖｃｃが０Ｖ）時にも内容を保持する
必要があるため、バックアップ回路５を通じて、電池６
によりバックアップされる必要がある。このＳＲＡＭ１
への電源がＶB である。
【０００５】
【発明が解決しようとする課題】しかし、この方式であ
ると、例えば、予め内容が決まっているようなデータを
扱う場合には、当然、プログラマブルコントローラから
拡張データメモリに対してはデータ読み出しが行われる
だけであるにもかかわらず、ＳＲＡＭ１を使用している
ため、電池６によるバックアップは不可欠となってしま
い、ユーザーにとっては、メンテナンスが必要となる。
ると、例えば、予め内容が決まっているようなデータを
扱う場合には、当然、プログラマブルコントローラから
拡張データメモリに対してはデータ読み出しが行われる
だけであるにもかかわらず、ＳＲＡＭ１を使用している
ため、電池６によるバックアップは不可欠となってしま
い、ユーザーにとっては、メンテナンスが必要となる。
【０００６】本発明は上述の点に鑑みて提供したもので
あって、用途に応じて読み書き可能なＲＡＭか、読み出
し専用のＲＯＭかを選択できることを目的としたプログ
ラマブルコントローラを提供するものである。
あって、用途に応じて読み書き可能なＲＡＭか、読み出
し専用のＲＯＭかを選択できることを目的としたプログ
ラマブルコントローラを提供するものである。
【０００７】
【課題を解決するための手段】本発明は、ＣＰＵユニッ
トや拡張データメモリユニットを備えたプログラマブル
コントローラにおいて、ＣＰＵユニットからデータを読
み書きする場合にはＲＡＭを選択し、読み出し専用とし
て使用する場合はＲＯＭを選択する切替手段を設けたも
のである。
トや拡張データメモリユニットを備えたプログラマブル
コントローラにおいて、ＣＰＵユニットからデータを読
み書きする場合にはＲＡＭを選択し、読み出し専用とし
て使用する場合はＲＯＭを選択する切替手段を設けたも
のである。
【０００８】また、請求項２においては、ＲＯＭ運転あ
るいはＲＡＭ運転の選択が可能なプログラマブルコント
ローラにおいて、ＲＡＭをバックアップする電池電圧低
下エラー発生時にもＲＯＭ運転で稼働させた場合には、
エラー報知をせずにユーザーがエラーを誤認識すること
を防ぐ手段を設けたものである。
るいはＲＡＭ運転の選択が可能なプログラマブルコント
ローラにおいて、ＲＡＭをバックアップする電池電圧低
下エラー発生時にもＲＯＭ運転で稼働させた場合には、
エラー報知をせずにユーザーがエラーを誤認識すること
を防ぐ手段を設けたものである。
【０００９】
【作用】本発明によれば、拡張データメモリの内蔵メモ
リが選択できることにより、データの読み書きを行いた
い場合には、ＲＡＭを選択し、読み出し専用の場合に
は、ＲＯＭを選択すれば良いものである。また、ＲＯＭ
を選択した場合には、電池によるバックアップも必要な
いため、コストを下げることができると同時に、電池交
換によるメンテナンスが不要となるものである。
リが選択できることにより、データの読み書きを行いた
い場合には、ＲＡＭを選択し、読み出し専用の場合に
は、ＲＯＭを選択すれば良いものである。また、ＲＯＭ
を選択した場合には、電池によるバックアップも必要な
いため、コストを下げることができると同時に、電池交
換によるメンテナンスが不要となるものである。
【００１０】また、請求項２によれば、ＲＯＭ運転のと
きには、電池によるバックアップをしなくても、電池異
常は発生せずに運転が行えるものである。また、ＲＡＭ
運転の場合のときには、電池電圧低下により、エラーが
報知される。このため、ユーザーが電池異常に対する誤
認識を起こすことがなくなるものである。
きには、電池によるバックアップをしなくても、電池異
常は発生せずに運転が行えるものである。また、ＲＡＭ
運転の場合のときには、電池電圧低下により、エラーが
報知される。このため、ユーザーが電池異常に対する誤
認識を起こすことがなくなるものである。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に示すように、基本構成として、メモリユニ
ット２には、ＳＲＡＭ１とＲＯＭ７を実装しており、Ｒ
ＡＭ１あるいはＲＯＭ７を切替え選択する切替手段とし
て、スイッチＳＷ、アンドゲートＧ1 ，Ｇ2 等で構成し
ている。他の構成は従来例と同じである。
する。図１に示すように、基本構成として、メモリユニ
ット２には、ＳＲＡＭ１とＲＯＭ７を実装しており、Ｒ
ＡＭ１あるいはＲＯＭ７を切替え選択する切替手段とし
て、スイッチＳＷ、アンドゲートＧ1 ，Ｇ2 等で構成し
ている。他の構成は従来例と同じである。
【００１２】ここで、データを読み書きしたい場合に
は、ＲＡＭ１を、データを固定で読み出し専用の場合に
はＲＯＭ７を実装する。ＲＯＭ７かＲＡＭ１かの選択
は、スイッチＳＷにて行う。スイッチＳＷオンで、ＲＡ
Ｍ１を選択し、スイッチＳＷオフでＲＯＭ７を選択でき
る。ＣＰＵユニット３からのチップセレクト信号ＢＩＯ
ＣＳと、このスイッチＳＷの論理ＡＮＤ条件にて、アン
ドゲートＧ1 又はＧ2 の出力でもって、いずれのメモリ
（ＲＡＭ１あるいはＲＯＭ７）を選択するかを決定する
だけである。尚、ＲＯＭ７には予め必要なデータが書き
込まれている必要がある。
は、ＲＡＭ１を、データを固定で読み出し専用の場合に
はＲＯＭ７を実装する。ＲＯＭ７かＲＡＭ１かの選択
は、スイッチＳＷにて行う。スイッチＳＷオンで、ＲＡ
Ｍ１を選択し、スイッチＳＷオフでＲＯＭ７を選択でき
る。ＣＰＵユニット３からのチップセレクト信号ＢＩＯ
ＣＳと、このスイッチＳＷの論理ＡＮＤ条件にて、アン
ドゲートＧ1 又はＧ2 の出力でもって、いずれのメモリ
（ＲＡＭ１あるいはＲＯＭ７）を選択するかを決定する
だけである。尚、ＲＯＭ７には予め必要なデータが書き
込まれている必要がある。
【００１３】（実施例２）図２は実施例２を示し、先の
実施例と同様にユーザーのシーケンスプログラム内蔵の
ＲＡＭ１でもＲＯＭ７でも実行できる構成となってい
る。同様にスイッチＳＷによってＲＯＭ７を選択する
と、電源オフ時においてもユーザープログラムの内容が
消えることはない。
実施例と同様にユーザーのシーケンスプログラム内蔵の
ＲＡＭ１でもＲＯＭ７でも実行できる構成となってい
る。同様にスイッチＳＷによってＲＯＭ７を選択する
と、電源オフ時においてもユーザープログラムの内容が
消えることはない。
【００１４】また、スイッチＳＷによってＲＡＭ１を選
択した場合にも、電源オフ時には、電池６のバックアッ
プ回路５によって、電池６からＲＡＭ１へＶB として電
源が供給されるため、これもプログラム内容が消えるこ
とはない。しかし、電池電圧がＲＡＭ１の内容保持電圧
以下となると、ＲＡＭ１の内容が破壊されるため、ある
程度まで電圧が下がると電池切れを報知してやる必要が
あり、これは周知の回路で簡単に構成することができ
る。
択した場合にも、電源オフ時には、電池６のバックアッ
プ回路５によって、電池６からＲＡＭ１へＶB として電
源が供給されるため、これもプログラム内容が消えるこ
とはない。しかし、電池電圧がＲＡＭ１の内容保持電圧
以下となると、ＲＡＭ１の内容が破壊されるため、ある
程度まで電圧が下がると電池切れを報知してやる必要が
あり、これは周知の回路で簡単に構成することができ
る。
【００１５】本実施例では、電圧低下を検出して、異常
用の発光ダイオード８を点灯するような構成をとってお
り、この発光ダイオード８を見てユーザーは異常を知る
ことができる。しかし、この構成であると、ＲＯＭ７の
運転を選択した場合、つまり、電池６によるバックアッ
プが不要な場合にも、電池電圧低下を検出して異常用発
光ダイオード８を点灯させてしまう。
用の発光ダイオード８を点灯するような構成をとってお
り、この発光ダイオード８を見てユーザーは異常を知る
ことができる。しかし、この構成であると、ＲＯＭ７の
運転を選択した場合、つまり、電池６によるバックアッ
プが不要な場合にも、電池電圧低下を検出して異常用発
光ダイオード８を点灯させてしまう。
【００１６】これをユーザーが見て、システムとしては
ＲＯＭ運転で正常動作しているにもかかわらず、何か異
常が発生したと誤認識してしまうという問題がある。そ
こで、本実施例では、ＲＯＭ運転時には、電池異常報知
を行わないようにしたものである。図３に示すように、
ＲＡＭ１の運転の切り替え用のスイッチＳＷがＲＡＭ運
転を選択しているときのみ、電池低下情報が、出力され
るよう、スイッチＳＷ入力とバックアップ回路５の電池
異常信号とのアンドゲートＧ3 によるアンド条件で、最
終のエラー情報としている。
ＲＯＭ運転で正常動作しているにもかかわらず、何か異
常が発生したと誤認識してしまうという問題がある。そ
こで、本実施例では、ＲＯＭ運転時には、電池異常報知
を行わないようにしたものである。図３に示すように、
ＲＡＭ１の運転の切り替え用のスイッチＳＷがＲＡＭ運
転を選択しているときのみ、電池低下情報が、出力され
るよう、スイッチＳＷ入力とバックアップ回路５の電池
異常信号とのアンドゲートＧ3 によるアンド条件で、最
終のエラー情報としている。
【００１７】
【発明の効果】本発明によれば、ＣＰＵユニットや拡張
データメモリユニットを備えたプログラマブルコントロ
ーラにおいて、ＣＰＵユニットからデータを読み書きす
る場合にはＲＡＭを選択し、読み出し専用として使用す
る場合はＲＯＭを選択する切替手段を設けたものである
から、拡張データメモリの内蔵メモリが選択できること
により、データの読み書きを行いたい場合には、ＲＡＭ
を選択し、読み出し専用の場合には、ＲＯＭを選択すれ
ば良いものである。また、ＲＯＭを選択した場合には、
電池によるバックアップも必要ないため、コストを下げ
ることができると同時に、電池交換によるメンテナンス
が不要となるという効果を奏するものである。
データメモリユニットを備えたプログラマブルコントロ
ーラにおいて、ＣＰＵユニットからデータを読み書きす
る場合にはＲＡＭを選択し、読み出し専用として使用す
る場合はＲＯＭを選択する切替手段を設けたものである
から、拡張データメモリの内蔵メモリが選択できること
により、データの読み書きを行いたい場合には、ＲＡＭ
を選択し、読み出し専用の場合には、ＲＯＭを選択すれ
ば良いものである。また、ＲＯＭを選択した場合には、
電池によるバックアップも必要ないため、コストを下げ
ることができると同時に、電池交換によるメンテナンス
が不要となるという効果を奏するものである。
【００１８】また、請求項２においては、ＲＯＭ運転あ
るいはＲＡＭ運転の選択が可能なプログラマブルコント
ローラにおいて、ＲＡＭをバックアップする電池電圧低
下エラー発生時にもＲＯＭ運転で稼働させた場合には、
エラー報知をせずにユーザーがエラーを誤認識すること
を防ぐ手段を設けたものであるから、ＲＯＭ運転のとき
には、電池によるバックアップをしなくても、電池異常
は発生せずに運転が行えるものである。また、ＲＡＭ運
転の場合のときには、電池電圧低下により、エラーが報
知される。このため、ユーザーが電池異常に対する誤認
識を起こすことがなくなるものである。
るいはＲＡＭ運転の選択が可能なプログラマブルコント
ローラにおいて、ＲＡＭをバックアップする電池電圧低
下エラー発生時にもＲＯＭ運転で稼働させた場合には、
エラー報知をせずにユーザーがエラーを誤認識すること
を防ぐ手段を設けたものであるから、ＲＯＭ運転のとき
には、電池によるバックアップをしなくても、電池異常
は発生せずに運転が行えるものである。また、ＲＡＭ運
転の場合のときには、電池電圧低下により、エラーが報
知される。このため、ユーザーが電池異常に対する誤認
識を起こすことがなくなるものである。
【図１】本発明の実施例のブロック回路図である。
【図２】同上の実施例２のブロック回路図である。
【図３】同上のブロック回路図である。
【図４】従来例のブロック回路図である。
１ ＲＡＭ ２ メモリユニット ３ ＣＰＵユニット ５ バックアップ回路 ６ 電池 ７ ＲＯＭ
Claims (2)
- 【請求項１】 ＣＰＵユニットや拡張データメモリユニ
ットを備えたプログラマブルコントローラにおいて、Ｃ
ＰＵユニットからデータを読み書きする場合にはＲＡＭ
を選択し、読み出し専用として使用する場合はＲＯＭを
選択する切替手段を設けたことを特徴とするプログラマ
ブルコントローラ。 - 【請求項２】 ＲＯＭ運転あるいはＲＡＭ運転の選択が
可能なプログラマブルコントローラにおいて、ＲＡＭを
バックアップする電池電圧低下エラー発生時にもＲＯＭ
運転で稼働させた場合には、エラー報知をせずにユーザ
ーがエラーを誤認識することを防ぐ手段を設けたことを
特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066093A JPH06222811A (ja) | 1993-01-26 | 1993-01-26 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066093A JPH06222811A (ja) | 1993-01-26 | 1993-01-26 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06222811A true JPH06222811A (ja) | 1994-08-12 |
Family
ID=11756395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066093A Pending JPH06222811A (ja) | 1993-01-26 | 1993-01-26 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06222811A (ja) |
-
1993
- 1993-01-26 JP JP1066093A patent/JPH06222811A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5487161A (en) | Computerized data terminal with switchable memory address for start-up and system control instructions | |
| US5034925A (en) | Semiconductor memory device with redundancy responsive to advanced analysis | |
| EP0679996A3 (en) | Semiconductor memory device and its driving method | |
| JPS6243280B2 (ja) | ||
| JPH06222811A (ja) | プログラマブルコントローラ | |
| US20070033489A1 (en) | Semiconductor Memory Device and Method of Operating the Same | |
| JP4525456B2 (ja) | 制御装置，ショート検出装置，負荷駆動システムおよびプログラム | |
| JP2002342147A (ja) | 不揮発性記憶装置及びそのメモリ制御方法 | |
| US5953268A (en) | Memory block replacement system and replacement method for a semiconductor memory | |
| JPH03116498A (ja) | 記憶装置 | |
| JP2592513Y2 (ja) | Ｈｄｄ用電源回路 | |
| JP2658911B2 (ja) | フロッピィ・ディスク装置 | |
| JP2889038B2 (ja) | Ｐｏｓシステム | |
| KR100264550B1 (ko) | 메모리 구동을 위한 전원 공급 단자 및 전압 레귤레이터 이상 상태 감지 장치 및 그 방법 | |
| JP2530595B2 (ja) | 情報処理装置 | |
| KR100250879B1 (ko) | 메모리 데이터 백업장치 | |
| JPS58146099A (ja) | メモリ保護装置 | |
| JPH0738148B2 (ja) | メモリカード監視装置 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH09204366A (ja) | バックアップ装置 | |
| JPH05151510A (ja) | 磁気デイスク装置 | |
| KR20020084701A (ko) | 용접제어장치의 메모리내에 저장된 데이터보호방법 | |
| JPH0477935B2 (ja) | ||
| JP2001014872A (ja) | 不揮発性半導体メモリ誤書き込み防止方式 | |
| JP2001148212A (ja) | 電磁操作式開閉器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020312 |