JPH06224216A - トランジスター及びその製造方法 - Google Patents

トランジスター及びその製造方法

Info

Publication number
JPH06224216A
JPH06224216A JP5329598A JP32959893A JPH06224216A JP H06224216 A JPH06224216 A JP H06224216A JP 5329598 A JP5329598 A JP 5329598A JP 32959893 A JP32959893 A JP 32959893A JP H06224216 A JPH06224216 A JP H06224216A
Authority
JP
Japan
Prior art keywords
film
ion implantation
region
implantation region
pad polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5329598A
Other languages
English (en)
Other versions
JP2888749B2 (ja
Inventor
Jae G Jeong
ジェ・ゴーン・ジェオン
Youn J Kim
ヨーン・ジャン・キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06224216A publication Critical patent/JPH06224216A/ja
Application granted granted Critical
Publication of JP2888749B2 publication Critical patent/JP2888749B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 異方性エッチングで側壁６′形成時のビーズ
バーク損傷による悪影響をなくす。 【構成】 パッドポリシリコン膜１０′と形成させて高
濃度イオンを注入する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は低濃度ドレイン（以下Ｌ
ＤＤと略称する）構造を有するトランジスター及びその
製造方法に関する。
【０００２】
【従来の技術】一般的に、半導体素子の高集積化に従っ
てチップの集積度が増加するようになり、トランジスタ
ーのチャネル長さも短くなる。トランジスターのチャネ
ルの長さが減少してＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃ
ｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）、ホットキ
ャリア効果及び短チャンネル効果等の問題点が惹き起こ
されて、これを克服するためにＬＤＤ構造のＭＯＳＦＥ
Ｔを多く使用している。
【０００３】従来のＬＤＤ構造を有するトランジスター
を図１〜図５を参照して詳細に考察してみる。図面にお
いて１はシリコン基板、２はフィールド酸化膜、３はゲ
ート電極、４はゲートポリ酸化膜、５はＬＤＤ領域（又
は低濃度イオン注入領域）、６は酸化膜、６′はスペー
サー酸化膜、７は高濃度イオン注入領域、８は層間絶縁
膜、２０は動作領域マスク、３０はゲート電極マスク、
４０はＮ+／Ｐ+ソース，ドレインイオン注入マスク、５
０はコンタクトマスク、Ａは従来のＬＤＤ ＭＯＳＦＥ
Ｔ製造方法において脆弱なソース／ドレイン接合部位を
夫々示す。
【０００４】図１は従来のＬＤＤ ＭＯＳＦＥＴ平面図
であって、図１の切断線Ａ−Ａ′に沿う製造工程の断面
図２〜図５を参照して製造工程を説明する。先ず、図２
の通り、Ｐ−ウェル（又はＮ−ウェル）が形成されたシ
リコン基板１に一定の大きさのバーズビークを有する絶
縁分離酸化膜２を形成させて動作領域と絶縁分離領域を
形成させた後に、ゲート酸化膜（図示せず）、ゲート電
極３、ゲートポリ酸化膜４及びＬＤＤ領域５を形成し、
酸化膜６を蒸着する。
【０００５】図３の通り、異方性エッチングにより酸化
膜６をエッチングしてスペーサー酸化膜６′を形成し、
Ｎ+（又はＰ+）ソース，ドレイン高濃度イオン注入領域
７を形成する。次いで、図４の通り、熱処理工程により
ＬＤＤ領域５及びソース，ドレイン高濃度イオン注入領
域７をシリコン基板１内に拡散させる。
【０００６】ここで、図面の符号Ａは上記酸化膜６を異
方性エッチングしてスペーサー酸化膜６′を形成すると
き、ゲート電極３、絶縁分離酸化膜２及び動作領域の交
差する箇所であって、上記絶縁分離酸化膜２のバーズビ
ークの一部がエッチングされてＬＤＤ領域５の縁部位が
損傷を受けるようになり、Ｎ+（Ｐ+）ソース，ドレイン
高濃度イオン注入領域７形成に因りこの損傷部位に高い
濃度差を有する接合が形成される。終りに、図５に示す
通り、層間絶縁膜８を形成し、感光物質でコンタクトマ
スクを使用してパターニングした後、動作領域上の上記
層間絶縁膜８をエッチングしてコンタクトホールを形成
する。
【０００７】上記従来のＬＤＤ ＭＯＳＦＥＴ構造にお
いては、ゲート電極側壁にスペーサーを形成するとき、
ゲート電極、フィールド酸化膜及び動作領域が交差する
箇所で絶縁分離酸化膜のバーズビークの一部がエッチン
グされて低濃度（Ｎ-又はＰ-）ＬＤＤ領域の縁部分に損
傷が生じ、その後のＮ+（Ｐ+）ソース，ドレインの高濃
度不純物イオン注入領域が半導体基板と高い濃度差を有
するようになって損傷が加重子されるようになる。この
ような現象に因り電気的にソース，ドレイン接合破壊電
圧弱化及び接合漏れ電流の増加を招来する問題点があっ
た。
【０００８】
【発明が解決しようとする課題】上記問題点を解決する
ために接合破壊電圧及び漏れ電流を改善して素子の電気
的特性を向上させるトランジスター及びその製造方法を
提供することが本発明の目的である。
【０００９】
【課題を解決するための手段】上記目的を達成するため
の本発明のＭＯＳトランジスターは、半導体基板の所定
の位置に形成される損傷された部位を有するフィールド
酸化膜と低濃度イオン注入領域；上記フィールド酸化膜
上に形成されたゲート電極；上記ゲート電極上に形成さ
れた絶縁膜；上記ゲート電極側壁が酸化されて形成され
たゲートポリ酸化膜；上記絶縁膜及びゲートポリ酸化膜
側壁に形成されるスペーサー絶縁膜；上記絶縁膜、上記
スペーサー酸化膜、低濃度イオン注入領域、フィールド
酸化膜上に蒸着されたパッドポリシリコン膜；及び上記
パッドポリシリコン膜の下の、低濃度イオン注入領域内
に形成される高濃度イオン注入領域を含むことを特徴と
する。
【００１０】更に、本発明は一定の大きさのビーズバー
クを有するフィールド酸化膜と低濃度イオン注入領域を
形成し、ソース／ドレイン形成のための高濃度イオン注
入領域が上記低濃度イオン注入領域内に位置するように
して、上記高濃度イオン注入領域が半導体基板と接しな
いようにするモストランジスター製造方法である。本発
明方法は、上部に位置する絶縁膜と側壁酸化によるゲー
トポリ酸化膜に囲まれて絶縁されるゲート電極を上記フ
ィールド酸化膜上に形成する段階；上記絶縁膜とゲート
ポリ酸化膜の側壁にスペーサー絶縁膜を形成する段階；
全体構造上部にパッドポリシリコン膜を蒸着して上記パ
ッドポリシリコン膜に高濃度の不純物イオンを注入する
段階；及び低濃度イオン注入領域上部の上記パッドポリ
シリコン膜だけを残し、残りのパッドポリシリコン膜を
エッチングした後に熱処理工程を施し、Ｎ+／Ｐ+ソー
ス，ドレイン、即ち、高濃度イオン注入領域を上記低濃
度イオン注入領域内に位置するよう形成する段階を含む
ことを特徴とする。
【００１１】
【実施例】以下、添付された図面図６〜図１１を参照し
て本発明に係る一実施例を詳細に説明する。図面におい
て１０，１０′はパッドポリシリコン膜、２０は動作領
域マスク、３０はゲート電極マスク、４０はＮ+／Ｐ+ソ
ース，ドレインイオン注入マスク、５０はコンタクトマ
スク、６０はパッドポリマスク、Ｂは本発明に係るＬＤ
Ｄ ＭＯＳＦＥＴ製造方法において改善されたソース／
ドレイン接合部位を夫々示す。
【００１２】本発明のＭＯＳＦＥＴは、図６に示す通
り、パッド用ポリマスク６０層を追加する工程によりフ
ィールド酸化膜のビーズバークのエッチングから発生す
る損傷部位の発生を抑制するもので、図の切断線Ａ−
Ａ′に沿った断面図図７によって詳細に考察する。
【００１３】半導体基板１に形成されたフィールド酸化
膜２と低濃度イオン注入領域５、上記フィールド酸化膜
２上に形成されたゲート電極３、上記ゲート電極３上に
形成された絶縁酸化膜９、上記ゲート電極３側壁に形成
されたゲートポリ酸化膜４、上記絶縁酸化膜９及びゲー
トポリ酸化膜４の側壁に形成されるゲート側壁スペーサ
ー酸化膜６′、上記絶縁酸化膜９とゲート側壁スペーサ
ー酸化膜６′及び低濃度イオン注入領域５上に同時に蒸
着されたパッドポリシリコン膜１０′、上記パッドポリ
シリコン膜１０′の下の低濃度イオン注入領域５内に形
成される高濃度イオン注入領域７、上記高濃度イオン注
入領域７がゲート電極３、絶縁分離酸化膜２及び低濃度
イオン注入領域５の交差地点でゲート側壁スペーサー
６′形成時に受けたエッチング損傷部位からパッドポリ
シリコン膜１０′の厚さの距離だけ離れて高濃度イオン
が注入されてＮ+／Ｐ+ソース，ドレイン接合部位（Ｂ）
が構成される。
【００１４】次いで、上記本発明の構成を実現する製造
方法を図８〜図１１を通じて詳細に考察してみる。この
図は上記図６の切断線Ａ−Ａ′に沿う製造工程の断面図
である。図８の通り、シリコン基板１にＰ−ウェル（又
はＮ−ウェル）を形成し、一定の大きさのビーズバーク
を有する絶縁分離酸化膜２を形成して動作領域と絶縁分
離領域を成し、ゲートポリシリコン膜と絶縁酸化膜９を
順次に一定の厚さに蒸着した後、ゲート電極マスクを利
用して絶縁酸化膜９とゲートポリシリコン膜を順次にエ
ッチングしてゲート電極３を形成する。続いて、露出さ
れたゲート電極３の側壁を酸化させてゲートポリ酸化膜
４を形成し、不純物イオン濃度が１×１０17〜１×１０
19原子／cm3 である低濃度のイオン注入により露出され
たシリコン基板１にＬＤＤ領域５を形成した後、ゲート
側壁酸化膜６を一定の厚さに蒸着する。
【００１５】次いで、図９の通り、ゲート側壁酸化膜６
を異方性エッチング方法によりエッチングしてゲート側
壁スペーサー酸化膜６′を形成し、一定の厚さのパッド
ポリシリコン膜１０を全体構造上部に蒸着した後、動作
領域の真上のパッドポリシリコン膜１０に不純物イオン
濃度１×１０20原子／cm3 以上に高濃度の不純物イオン
を注入する。
【００１６】そして、図１０に示す通り、パッドポリシ
リコン膜マスクを利用して動作領域とスペーサー酸化膜
６′上部のパッドポリシリコン膜１０′だけを残し、残
りのパッドポリシリコン膜１０をエッチングした後に熱
処理工程を施し、Ｎ+／Ｐ+ソース，ドレイン、即ち、高
濃度イオン注入領域７を形成する。図面の符号Ｂは、従
来のＬＤＤ ＭＯＳＦＥＴ製造方法における問題点であ
るゲート側壁スペーサーエッチング時に動作領域が損傷
を受けるようになるＮ+ ／Ｐ+ 高濃度イオン注入を避け
るために上記ゲート側壁スペーサー６′を従来の方法よ
り少なく作り、パッドポリシリコン膜１０′を形成し
て、この二つの膜をゲートの側壁スペーサーとして利用
することにより、その以後に遂行されるＮ+ ／Ｐ+ ソー
ス，ドレイン高濃度不純物イオンを注入するとき、ゲー
ト側壁パッドポリシリコン膜１０′がマスクの役割を成
し、ゲートスペーサー酸化膜６′エッチング時に受けた
エッチング損傷部位からパッドポリシリコン膜１０′の
厚さ距離だけ離れて高濃度イオン注入がなされることに
より、ソース／ドレイン接合形態が改善されたことを示
している。
【００１７】終りに、図１１の通り、層間絶縁膜８を形
成し、コンタクトホール形成のために層間絶縁膜８をエ
ッチングしたもので、図面符号Ｂにおける通り、高濃度
イオン注入領域７がＬＤＤ領域５内に存在するようにな
る。これはコンタクトを形成するとき、上記パッドポリ
シリコン膜１０′が全ての動作領域を保護することによ
り、金属接続に関連しても工程上の余裕を得ることがで
きる。
【００１８】
【発明の効果】上記の通り成る本発明は半導体基板に形
成された低濃度動作領域内に高濃度拡散領域を限定して
形成することにより、ソース，ドレイン接合破壊電圧弱
化及び接合漏れ電流増加を防止することができ、素子の
製造工程上の余裕度を確保することができるので、信頼
性のあるトランジスターの製造を可能ならしめる効果が
ある。
【図面の簡単な説明】
【図１】従来のＬＤＤ ＭＯＳＦＥＴ平面図。
【図２】図１の切断線Ａ−Ａ′に沿った製造工程図。
【図３】図１の切断線Ａ−Ａ′に沿った製造工程図。
【図４】図１の切断線Ａ−Ａ′に沿った製造工程図。
【図５】図１の切断線Ａ−Ａ′に沿った製造工程図。
【図６】本発明に係るＬＤＤ ＭＯＳＦＥＴ平面図。
【図７】図６の切断線Ａ−Ａ′に沿った断面図。
【図８】図６の切断線Ａ−Ａ′に沿った製造工程図。
【図９】図６の切断線Ａ−Ａ′に沿った製造工程図。
【図１０】図６の切断線Ａ−Ａ′に沿った製造工程図。
【図１１】図６の切断線Ａ−Ａ′に沿った製造工程図。
【符号の説明】
１ シリコン基板 ２ 絶縁分離酸化膜 ３ ゲート電極 ４ ゲートポリ酸化膜 ５ ＬＤＤ領域 ６ 酸化膜 ６′ スペーサー酸化膜 ７ 高濃度イオン注入領域 ８ 層間絶縁膜 ９ 絶縁酸化膜 １０，１０′ パッドポリシリコン膜 ２０ 動作領域マスク ３０ ゲート電極マスク ４０ Ｎ+／Ｐ+ソース，ドレインイオン注入マスク ５０ コンタクトマスク ６０ パッドポリシリコン膜マスク Ａ 従来のＬＤＤ ＭＯＳＦＥＴ製造方法における脆弱
なソース／ドレイン接合部位 Ｂ 本発明によるＬＤＤ ＭＯＳＦＥＴ製造方法におけ
る改善されるソース／ドレイン接合部位
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨーン・ジャン・キム 大韓民国・467−860・キョンキド・イチョ ンクン・ブバルブ・アミーリ・サン 136 −１ ヒュンダイ・エレクトロニクス・イ ンダストリーズ・カンパニイ・リミテッド 内

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 トランジスターにおいて、 半導体基板（１）の所定の位置に形成された、損傷され
    た部位を有するフィールド酸化膜（２）と低濃度イオン
    注入領域（５）；上記フィールド酸化膜（２）上に形成
    されたゲート電極（３）；上記ゲート電極（３）上に形
    成された絶縁膜（９）；上記ゲート電極（３）側壁が酸
    化されて形成されたゲートポリ酸化膜（４）；上記絶縁
    膜（９）及びゲートポリ酸化膜（４）側壁に形成される
    スペーサー絶縁膜（６′）；上記絶縁膜（９）、上記ス
    ペーサー酸化膜（６′）、低濃度イオン注入領域
    （５）、フィールド酸化膜（２）上に蒸着されたパッド
    ポリシリコン膜（１０′）；上記パッドポリシリコン膜
    （１０′）の下の、低濃度イオン注入領域（５）内に形
    成される高濃度イオン注入領域（７）を含むことを特徴
    とするトランジスター。
  2. 【請求項２】 一定の大きさのビーズバークを有するフ
    ィールド酸化膜（２）と低濃度イオン注入領域（５）を
    形成し、ソース／ドレイン形成のための高濃度イオン注
    入領域（７）が上記低濃度イオン注入領域（５）内に位
    置するようにして上記高濃度イオン注入領域（７）が半
    導体基板（１）と接しないようにするトランジスター製
    造方法において、 上記フィールド酸化膜（２）上に、上部に位置する絶縁
    膜（９）と側壁酸化によるゲートポリ酸化膜（４）に囲
    まれて絶縁されるゲート電極（３）を形成する段階；上
    記絶縁膜（９）とゲートポリ酸化膜（４）の側壁にスペ
    ーサー絶縁膜（６′）を形成する段階；全体構造上部に
    パッドポリシリコン膜（１０）を蒸着して上記パッドポ
    リシリコン膜（１０）に高濃度の不純物イオンを注入す
    る段階、 動作領域上部の上記パッドポリシリコン膜（１０′）だ
    けを残し、残りのパッドポリシリコン膜（１０）をエッ
    チングした後に熱処理工程を施し、Ｎ+／Ｐ+ソース，ド
    レイン、即ち、高濃度イオン注入領域（７）を上記低濃
    度イオン注入領域（５）内に位置するように形成する段
    階、 を含むことを特徴とするトランジスター製造方法。
  3. 【請求項３】 低濃度イオン注入領域（５）内に形成さ
    れた高濃度イオン注入領域（７）との電気的接続を形成
    するために上記パッドポリシリコン膜（１０）上部に層
    間絶縁膜（８）を形成し、上記層間絶縁膜（８）をエッ
    チングしてパッドポリシリコン膜（１０）上にコンタク
    トホールを形成する段階をさらに含むことを特徴とする
    請求項２記載のトランジスター製造方法。
  4. 【請求項４】 上記低濃度ＬＤＤ領域（５）の不純物イ
    オン濃度は１×１０17乃至１×１０19原子／cm3 である
    ことを特徴とする請求項２記載のトランジスター製造方
    法。
  5. 【請求項５】 上記高濃度イオン注入領域（７）の不純
    物イオン濃度は１×１０20原子／cm3 以上であることを
    特徴とする請求項２記載のトランジスター製造方法。
JP5329598A 1992-12-02 1993-12-02 トランジスター及びその製造方法 Expired - Lifetime JP2888749B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1992-23084 1992-12-02
KR1019920023084A KR950008257B1 (ko) 1992-12-02 1992-12-02 모스(mos) 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JPH06224216A true JPH06224216A (ja) 1994-08-12
JP2888749B2 JP2888749B2 (ja) 1999-05-10

Family

ID=19344535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5329598A Expired - Lifetime JP2888749B2 (ja) 1992-12-02 1993-12-02 トランジスター及びその製造方法

Country Status (3)

Country Link
US (1) US5401678A (ja)
JP (1) JP2888749B2 (ja)
KR (1) KR950008257B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099841A (ja) * 2011-12-28 2012-05-24 Canon Inc 光電変換装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195835B1 (ko) * 1994-03-03 1999-06-15 김영환 트랜지스터 형성방법
US5498556A (en) * 1995-01-10 1996-03-12 United Microelectronics Corp. Metal-oxide-semiconductor field-effect transistor and its method of fabrication
US5792681A (en) * 1997-01-15 1998-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication process for MOSFET devices and a reproducible capacitor structure
US6018180A (en) * 1997-12-23 2000-01-25 Advanced Micro Devices, Inc. Transistor formation with LI overetch immunity
US6093607A (en) * 1998-01-09 2000-07-25 Taiwan Semiconductor Manufacturing Company Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash
US6358803B1 (en) 2000-01-21 2002-03-19 Advanced Micro Devices, Inc. Method of fabricating a deep source/drain
US7144767B2 (en) * 2003-09-23 2006-12-05 International Business Machines Corporation NFETs using gate induced stress modulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291176A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5026657A (en) * 1990-03-12 1991-06-25 Micron Technology, Inc. Split-polysilicon CMOS DRAM process incorporating self-aligned silicidation of the cell plate, transistor gates, and N+ regions
US5082796A (en) * 1990-07-24 1992-01-21 National Semiconductor Corporation Use of polysilicon layer for local interconnect in a CMOS or BiCMOS technology incorporating sidewall spacers
KR920003461A (ko) * 1990-07-30 1992-02-29 김광호 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법
US5196357A (en) * 1991-11-18 1993-03-23 Vlsi Technology, Inc. Method of making extended polysilicon self-aligned gate overlapped lightly doped drain structure for submicron transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291176A (ja) * 1986-06-11 1987-12-17 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099841A (ja) * 2011-12-28 2012-05-24 Canon Inc 光電変換装置の製造方法

Also Published As

Publication number Publication date
KR950008257B1 (ko) 1995-07-26
JP2888749B2 (ja) 1999-05-10
KR940016938A (ko) 1994-07-25
US5401678A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
US6255154B1 (en) Semiconductor device and method of manufacturing the same
US5391508A (en) Method of forming semiconductor transistor devices
US5714393A (en) Diode-connected semiconductor device and method of manufacture
JP3049492B2 (ja) Ｍｏｓｆｅｔ及びその製造方法
US4402761A (en) Method of making self-aligned gate MOS device having small channel lengths
JPH11121739A (ja) 半導体装置及びその製造方法
US6300207B1 (en) Depleted sidewall-poly LDD transistor
US6963109B2 (en) Semiconductor device and method for manufacturing the same
US6562686B2 (en) Method for fabricating semiconductor device
JPH0846196A (ja) Ｍｏｓトランジスタおよびその製造方法
US6713331B2 (en) Semiconductor device manufacturing using one element separation film
JPH06224216A (ja) トランジスター及びその製造方法
US6255183B1 (en) Manufacture of a semiconductor device with a MOS transistor having an LDD structure using SiGe spacers
US20040169224A1 (en) Semiconductor device and manufacturing method therefor
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
US6057191A (en) Process for the fabrication of integrated circuits with contacts self-aligned to active areas
GB2038088A (en) Semiconductor structures
JP2931243B2 (ja) 半導体素子の製造方法
JPH10163338A (ja) 半導体装置とその製造方法
JP3061157B2 (ja) 半導体素子の形成方法
JPH08213601A (ja) 半導体装置とその製造方法
JP2000357792A (ja) 半導体装置の製造方法
KR100311177B1 (ko) 반도체장치의 제조방법
KR100333356B1 (ko) 반도체장치의 제조방법
KR960012262B1 (ko) 모스(mos) 트랜지스터 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110219

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120219

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 15

EXPY Cancellation because of completion of term