JPH06224720A - スイッチング段 - Google Patents

スイッチング段

Info

Publication number
JPH06224720A
JPH06224720A JP5287248A JP28724893A JPH06224720A JP H06224720 A JPH06224720 A JP H06224720A JP 5287248 A JP5287248 A JP 5287248A JP 28724893 A JP28724893 A JP 28724893A JP H06224720 A JPH06224720 A JP H06224720A
Authority
JP
Japan
Prior art keywords
emitter
bipolar transistor
terminal
output
switching stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5287248A
Other languages
English (en)
Other versions
JP3412702B2 (ja
Inventor
Wilhelm Wilhelm
ウイルヘルム ウイルヘルム
Juergen Herrle
ヘルレ ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH06224720A publication Critical patent/JPH06224720A/ja
Application granted granted Critical
Publication of JP3412702B2 publication Critical patent/JP3412702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 特に容量性負荷を駆動するための出力段とし
ての、電流スイッチ技術によるスイッチング段を提供す
る。 【構成】 スイッチング段は差動増幅器装置と、エミッ
タホロワ回路で差動増幅器装置の出力端と接続されてい
る２つのバイポーラトランジスタ５、６を含む。一方の
バイポーラトランジスタ６のエミッタはスイッチング段
の出力端１０と接続され、出力端１０と負の供給電位Ｖ
ＥＥとの間に、比較装置７により制御される制御可能な
電流源８が接続される。比較装置７にバイポーラトラン
ジスタ５、６のエミッタ信号が供給される。その際に電
流源８は、それが負の出力信号エッジの間にのみ大きい
電流を供給するように制御される。比較装置７は電流ミ
ラー回路により形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スイッチング段であっ
て、差動増幅器装置と、エミッタホロワ回路として差動
増幅器装置の出力端と接続され、またそのエミッタがス
イッチング段の出力端と接続されている第１のバイポー
ラトランジスタと、スイッチング段の出力端と供給電位
に対する端子との間に接続されている電流源と、差動増
幅器装置の出力端と接続されているエミッタホロワ回路
内の別のバイポーラトランジスタとを有し、その際に第
１のバイポーラトランジスタのエミッタが比較装置の第
１の入力端と、また別のバイポーラトランジスタのエミ
ッタが比較装置の第２の入力端と接続されており、その
際に電流源が比較装置の入力端と接続されている制御可
能な電流源であり、またその際に制御可能な電流源が比
較装置により、第１のバイポーラトランジスタのエミッ
タの電位が別のバイポーラトランジスタのエミッタの電
位よりも高いときには、大きい電流が電流源から供給さ
れ、また他の場合には小さい電流が供給されるように制
御されるスイッチング段に関する。
【０００２】
【従来の技術】このようなスイッチング段はヨーロッパ
特許第 0367612A2号明細書から公知であり、また図１に
原理回路図により示されている。公知のスイッチング段
では比較装置が、２つのトランジスタにより形成され
た、それらのエミッタが電流源を介して基準電位と接続
されている差動増幅器により与えられている。制御可能
な電流源が２段に構成されている。
【０００３】ヨーロッパ特許第 0438953A1号明細書から
同じく、差動増幅器と、２つのバイポーラトランジスタ
と、電流源を駆動しまた電流ミラー回路により与えられ
ている比較回路とを有するスイッチング段が公知であ
る。ただし、このスイッチング段では両バイポーラトラ
ンジスタは相い異なる極性の差動増幅器出力端により駆
動される。
【０００４】日本の特許抄録からの日本特許第 2-23181
4(A)も、差動増幅器と、２つのバイポーラトランジスタ
と、電流源を駆動する比較回路とを有するスイッチング
段を開示している。そこの比較回路は２段の電流スイッ
チにより形成されている。そこでもバイポーラトランジ
スタはそれぞれ差動増幅器の異なる出力端により駆動さ
れる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、比較
装置に対する別の回路装置を提供することである。
【０００６】
【課題を解決するための手段】この課題は、比較装置が
入力枝路および出力枝路を有する電流ミラー回路を含ん
でおり、入力枝路および出力枝路がそれぞれ第１および
第２の端子を有し、入力枝路の第１の端子が比較装置の
第２の入力端、また出力枝路の第１の端子が比較装置の
第１の入力端であり、入力枝路が第１の抵抗および導通
方向の極性のダイオードから成る直列回路により形成さ
れており、出力枝路が第２の抵抗およびトランジスタか
ら成る直列回路により形成されており、そのベースがダ
イオードの陽極と、またそのコレクタが比較装置の出力
端と接続されており、またダイオードの陰極およびトラ
ンジスタのエミッタが比較装置の第２の端子を形成して
おり、また供給電位に対する端子と接続されているこ
と、または比較装置がバイポーラトランジスタを含んで
おり、そのベースおよびそのエミッタが各１つの抵抗を
介して供給電位に対する端子と接続されており、バイポ
ーラトランジスタのベースが比較装置の第２の入力端と
接続されており、またバイポーラトランジスタのコレク
タが抵抗を介して比較装置の第１の入力端と接続されて
いることにより解決される。
【０００７】本発明によるスイッチング段は、制御可能
な電流源から供給される電流が、それが負荷キャパシタ
ンスの充電状態変更のために必要とされるときにのみ大
きいという利点を有する。そうでないときには電流は小
さい。電流源は、負のスイッチングエッジが速度要求に
従って十分に急峻であり、その際にそれにもかかわらず
損失電力がわずかにとどまるように設計され得る。
【０００８】電流ミラー回路としての比較装置の実現
は、出力レベルが供給電圧の変動によりほとんど影響さ
れないという利点を有する。
【０００９】制御可能な電流源はバイポーラトランジス
タとして実現され得る。エミッタと供給電位に対する端
子との間に接続されている少なくとも１つのダイオード
によりバイポーラトランジスタのベース‐エミッタ間電
圧が減ぜられる。このことは、バイポーラトランジスタ
がより小さい電圧負荷に対して設計され得るという利点
を有する。
【００１０】供給電位に対する端子と比較装置の相応の
供給端子との間に少なくとも１つのダイオードを接続す
ることは有利である。なぜならば，それにより比較装置
を通って流れる電流がより小さく、または同一の電流の
際には抵抗がより小さく設計され得るからである。
【００１１】
【実施例】以下、図面に示されている実施例により本発
明を一層詳細に説明する。
【００１２】図１のスイッチング段は論理機能を実行す
る差動増幅器装置を含んでおり、その後に負荷キャパシ
タンスの駆動のための出力段が接続されている。差動増
幅器装置は２つのエミッタ結合されたバイポーラトラン
ジスタ１、２を含んでおり、それらのエミッタは電流源
３を介して負の供給電位ＶＥＥに対する端子と接続され
ている。トランジスタ１、２のコレクタは正の供給電位
ＶＣＣに対する端子に接続されている。トランジスタ２
のコレクタ回路内に動作抵抗４が接続されている。トラ
ンジスタ１のベースは入力信号により、またトランジス
タ２のベースは参照信号により制御される。差動増幅器
装置の出力端１４は抵抗４のコレクタ側の端子である。
これは２つのバイポーラトランジスタ５、６のベースと
接続されている。トランジスタ５、６は差動増幅器装置
の出力端に対してエミッタホロワ接続されている。バイ
ポーラトランジスタ６のエミッタはスイッチング段の出
力端１０と接続されている。出力端１０と接続されてい
る別の回路および接続線は本質的に容量性負荷９として
作用する。出力端１０は制御可能な電流源８を介して電
位ＶＥＥと接続されている。制御可能な電流源８は、比
較装置７の出力端と接続されている制御入力端１１を有
する。比較装置７の入力端１２、１３はトランジスタ６
の負荷されるエミッタまたはトランジスタ５の負荷され
ないエミッタと接続されている。比較装置７は、その出
力端に、トランジスタ５のエミッタがトランジスタ６の
エミッタよりも低い電位にあるときにのみ電流源８のな
かで大きい電流が設定可能であるようにする信号を発生
するように構成されている。その他の動作状態では、す
なわちトランジスタ５、６のエミッタ電位がほぼ等しい
とき、またはトランジスタ５のエミッタ電位がトランジ
スタ６のエミッタ電位よりも高い電位を有するときに
は、比較装置７は、電流源８のなかで小さい電流が設定
可能であるようにする信号を発生する。以下には、出力
端１０におけるＨレベルからＬレベルへの切換過程の際
のスイッチング段の機能の仕方を考察する。トランジス
タ５のエミッタ電位はほぼ遅れずにトランジスタ２のコ
レクタ電位に追随する。なぜならば、トランジスタ５の
エミッタは出力負荷により容量性に負荷されていないか
らである。トランジスタ６のエミッタ電位はキャパシタ
ンス９に基づいて最初に時間的に遅れてトランジスタ２
のコレクタ電位に追随する。比較装置７の入力端におけ
るこの電位差によりその出力端に、大きい電流が流れる
ように電流源８を制御する信号が発生される。それによ
りキャパシタンス９が充電され、それによってトランジ
スタ６のエミッタ電位が低下し、比較装置７の入力端に
おける電位差が減少する。その結果として電流源８の電
流が再び小さい電流に制御される。逆の切換過程の際に
は、すなわちＬレベルからＨレベルへの移行の際には、
比較装置７の入力端における電位差は、電流源８の電流
が小さい電流に設定されているような電位差である。負
荷キャパシタンス９を放電するための電流はここでトラ
ンジスタ６のコレクタ‐エミッタ区間を経て流れる。
【００１３】このスイッチング段は、電流源８の電流
が、キャパシタンス９の充電のために必要とされる電流
が電流源８を経て供給電位ＶＥＥに対する端子へ流れる
とき、すなわちＨからＬへの切換の際にのみ、大きいと
いう利点を有する。それによって妥当な損失電力におい
て負のエッジが比較的急峻に設定され得る。このような
スイッチング段では高い動作速度が小さい損失電力にお
いて可能にされる。
【００１４】比較装置７および電流源８の本発明による
実施例が図２に示されている。比較装置７は入力枝路お
よび出力枝路を有する電流ミラー回路を含んでいる。こ
れらはそれぞれ第１の端子でトランジスタ５のエミッタ
またはトランジスタ６のエミッタと接続されている。両
枝路は第２の端子で結合されて供給電位ＶＥＥに接続さ
れている。入力枝路は、バイポーラトランジスタ２２の
ベース‐エミッタ区間に並列に接続されているダイオー
ド２１を含んでいる。抵抗２３がダイオード２１とトラ
ンジスタ５のエミッタとの間に配置されている。別の抵
抗２４がトランジスタ２２のコレクタとトランジスタ６
のエミッタとの間に接続されている。トランジスタ２２
のコレクタは比較装置７の出力端としての役割をする。
それは、バイポーラトランジスタ２０として構成されて
いる電流源８の制御入力端と接続されている。バイポー
ラトランジスタ２０のコレクタはスイッチング段の出力
端１０と、またエミッタは供給電位ＶＥＥと接続されて
いる。
【００１５】電流ミラー回路の入力および出力枝路の結
合された第２の端子は電流源トランジスタ２０のエミッ
タと結合されており、その際にそれらは２つのダイオー
ド２５を介して供給電位ＶＥＥに対する端子と接続され
ている。ダイオード２５は、トランジスタ２０および比
較装置７の要素が低い動作電圧に対して設計され得るよ
うにする。
【００１６】比較装置７の動作の仕方に対して関心のあ
るＨからＬへの切換過程の際に、負荷されないトランジ
スタ５のエミッタ電位は比較的急速に低下する。抵抗２
３における電圧降下が減ぜられ、従って電流ミラー回路
の入力枝路２１、２３のなかの電流が減少する。出力枝
路２２、２４のなかに鏡映される小さい電流は抵抗２４
に小さい電圧降下を発生する。さらにトランジスタ６の
負荷されるエミッタのエミッタ電位はまだ十分にＨレベ
ルにある。その結果、トランジスタ２０のベース電位は
高く、またトランジスタ２０は導通している。キャパシ
タンス９０はいまトランジスタ２０を介して充電され
る。トランジスタ６のエミッタ電位はＬレベルに低下
し、それによって構成要素の相応の設計の際にトランジ
スタ２０は高抵抗になる。
【００１７】供給電位ＶＥＥの変動の際に電流ミラー回
路の入力枝路および出力枝路の電流の比は等しく保たれ
る。供給電圧変動は出力端１０に伝達されない。
【００１８】図３は比較装置７に対する別の本発明によ
る実施例を含んでいる。制御される電流源はバイポーラ
トランジスタ２０として実現されており、そのエミッタ
は２つのダイオード３６、３７を介して供給電位ＶＥＥ
に対する端子と接続されている。比較装置７は、一方の
端子で供給電位ＶＥＥと、また他方の端子で２つのダイ
オード３５を介してトランジスタ５のエミッタと接続さ
れている抵抗３０を含んでいる第１の電流経路を有す
る。第２の電流経路は、バイポーラトランジスタ３２の
コレクタ‐エミッタ区間を含んでおり、そのベースは抵
抗３０の前記他方の端子と接続されている。バイポーラ
トランジスタ３２のエミッタは抵抗３１を介して供給電
位ＶＥＥに接続されている。抵抗３１は、図３中に示さ
れているように、ダイオード３７を介して供給電位ＶＥ
Ｅに対する端子と接続されていてよい。バイポーラトラ
ンジスタ３２のコレクタは比較装置７の出力端としての
役割をする。それは抵抗３３およびダイオード３４を介
してトランジスタ６のエミッタと接続されている。
【００１９】ＨからＬへの関心のある切換過程の際に抵
抗３０における電圧は減ぜられ、それによってトランジ
スタ３２のコレクタ‐エミッタ区間の抵抗は増し、また
電流は減ぜられる。その結果、抵抗３３における電圧降
下は低くなり、またこうしてトランジスタ３２のコレク
タ電位が上昇する。電流源トランジスタ２０が次いで強
く導通する。それによりキャパシタンス９が充電され
る。出力端１０における電位の低下により電流源トラン
ジスタ２０が高抵抗になる。
【００２０】ダイオード３４、…、３７は、構成要素が
低い動作電圧に対して設計され得るように、電位シフト
の役割をする。ダイオード３４およびダイオード３５の
１つを除去することも原理的に可能である。他方におい
て抵抗３０、３１と供給電位ＶＥＥに対する端子との間
に別のダイオードが挿入され得る。
【図面の簡単な説明】
【図１】公知のスイッチング段の原理回路図。
【図２】本発明によるスイッチング段の出力部分の第１
の実施例。
【図３】本発明によるスイッチング段の出力部分の第２
の実施例。
【符号の説明】
５、６ バイポーラトランジスタ ７ 比較装置 ８ 制御可能な電流源 １１ 制御入力端 １０ スイッチング段の出力端 １２ 比較装置の第１の入力端 １３ 比較装置の第２の入力端 １４ 差動増幅器装置の出力端 ２０、３２ バイポーラトランジスタ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 スイッチング段であって、 差動増幅器装置と、 エミッタホロワ回路として差動増幅器装置の出力端（１
    ４）と接続されており、またそのエミッタがスイッチン
    グ段の出力端（１０）と接続されている第１のバイポー
    ラトランジスタ（６）と、 スイッチング段の出力端（１０）と供給電位（ＶＥＥ）
    に対する端子との間に接続されている電流源（８）と、 差動増幅器装置の出力端と接続されているエミッタホロ
    ワ回路内の別のバイポーラトランジスタ（５）とを有
    し、 その際に第１のバイポーラトランジスタ（６）のエミッ
    タが比較装置（７）の第１の入力端（１２）と、また別
    のバイポーラトランジスタ（５）のエミッタが比較装置
    （７）の第２の入力端（１３）と接続されており、 その際に電流源（８）が比較装置（７）の出力端と接続
    されている制御入力端（１１）を有する制御可能な電流
    源であり、 またその際に制御可能な電流源（８）が比較装置（７）
    により、第１のバイポーラトランジスタ（６）のエミッ
    タの電位が別のバイポーラトランジスタ（５）のエミッ
    タの電位よりも高いときには、大きい電流が電流源
    （８）から供給され、また他の場合には小さい電流が供
    給されるように制御されるスイッチング段において、 比較装置（７）が入力枝路および出力枝路を有する電流
    ミラー回路を含み、 入力枝路および出力枝路がそれぞれ第１および第２の端
    子を有し、 入力枝路の第１の端子が比較装置（７）の第２の入力端
    （１３）、また出力枝路の第１の端子が比較装置（７）
    の第１の入力端（１２）であり、 入力枝路が第１の抵抗（２３）および導通方向の極性の
    ダイオード（２１）から成る直列回路により形成されて
    おり、 出力枝路が第２の抵抗（２４）およびトランジスタ（２
    ２）から成る直列回路により形成されており、そのベー
    スがダイオード（２１）の陽極と、またそのコレクタが
    比較装置（７）の出力端と接続されており、 またダイオード（２１）の陰極およびトランジスタ（２
    ２）のエミッタが比較装置（７）の第２の端子を形成し
    ており、また供給電位（ＶＥＥ）に対する端子と接続さ
    れていることを特徴とするスイッチング段。
  2. 【請求項２】 電流ミラー回路の入力および出力枝路の
    第２の端子が少なくとも１つのダイオード（２５）を介
    して供給電位（ＶＥＥ）に対する端子と接続されている
    ことを特徴とする請求項１記載のスイッチング段。
  3. 【請求項３】 スイッチング段であって、 差動増幅器装置と、 エミッタホロワ回路として差動増幅器装置の出力端（１
    ４）と接続されており、またそのエミッタがスイッチン
    グ段の出力端（１０）と接続されている第１のバイポー
    ラトランジスタ（６）と、 スイッチング段の出力端（１０）と供給電位（ＶＥＥ）
    に対する端子との間に接続されている電流源（８）と、 差動増幅器装置の出力端（１４）と接続されているエミ
    ッタホロワ回路内の別のバイポーラトランジスタ（５）
    とを有し、 その際に第１のバイポーラトランジスタ（６）のエミッ
    タが比較装置（７）の第１の入力端（１２）と、また別
    のバイポーラトランジスタ（５）のエミッタが比較装置
    （７）の第２の入力端（１３）と接続されており、 その際に電流源（８）が比較装置（７）の出力端と接続
    されている制御入力端（１１）を有する制御可能な電流
    源であり、 またその際に制御可能な電流源（８）が比較装置（７）
    により、第１のバイポーラトランジスタ（６）のエミッ
    タの電位が別のバイポーラトランジスタ（５）のエミッ
    タの電位よりも高いときには、大きい電流が電流源
    （８）から供給され、また他の場合には小さい電流が供
    給されるように制御されるスイッチング段において、 比較装置（７）がバイポーラトランジスタ（３２）を含
    み、そのベースおよびそのエミッタが各１つの抵抗（３
    ０または３１）を介して供給電位（ＶＥＥ）に対する端
    子と接続されており、バイポーラトランジスタ（３２）
    のベースが比較装置（７）の第２の入力端（１３）と接
    続されており、またバイポーラトランジスタ（３２）の
    コレクタが抵抗（３３）を介して比較装置（７）の第１
    の入力端（１２）と接続されていることを特徴とするス
    イッチング段。
  4. 【請求項４】 比較装置（７）のバイポーラトランジス
    タ（３２）のベースと比較装置（７）の第２の入力端
    （１３）との間に少なくとも１つのダイオード（３５）
    が接続されていることを特徴とする請求項３記載のスイ
    ッチング段。
  5. 【請求項５】 比較装置（７）のバイポーラトランジス
    タ（３２）のベースと比較装置（７）の第２の入力端
    （１３）との間に２つのダイオード（３５）が接続され
    ており、また比較装置（７）のバイポーラトランジスタ
    （３２）のコレクタ側の抵抗（３３）と比較装置（７）
    の第１の入力端（１２）との間にダイオードが接続され
    ていることを特徴とする請求項３記載のスイッチング
    段。
  6. 【請求項６】 比較装置（７）のバイポーラトランジス
    タ（３２）のエミッタ側の抵抗（３１）と供給電位（Ｖ
    ＥＥ）に対する端子との間にダイオード（３７）が接続
    されていることを特徴とする請求項３ないし５の１つに
    記載のスイッチング段。
  7. 【請求項７】 制御可能な電流源（８）がバイポーラト
    ランジスタ（２０）を含み、そのコレクタがスイッチン
    グ段の出力端（１０）と、またそのエミッタが供給電位
    （ＶＥＥ）に対する端子と接続されており、またバイポ
    ーラトランジスタ（２０）のベースが制御可能な電流源
    （８）の制御入力端（１１）であることを特徴とする請
    求項１ないし６の１つに記載のスイッチング段。
  8. 【請求項８】 制御可能な電流源（８）のバイポーラト
    ランジスタ（２０）のエミッタと供給電位（ＶＥＥ）に
    対する端子との間に少なくとも１つのダイオード（２
    ５；３６、３７）が接続されていることを特徴とする請
    求項７記載のスイッチング段。
JP28724893A 1992-10-28 1993-10-25 スイッチング段 Expired - Fee Related JP3412702B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4236430A DE4236430C1 (de) 1992-10-28 1992-10-28 Schaltstufe in Stromschaltertechnik
DE4236430.2 1992-10-28

Publications (2)

Publication Number Publication Date
JPH06224720A true JPH06224720A (ja) 1994-08-12
JP3412702B2 JP3412702B2 (ja) 2003-06-03

Family

ID=6471581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28724893A Expired - Fee Related JP3412702B2 (ja) 1992-10-28 1993-10-25 スイッチング段

Country Status (4)

Country Link
US (1) US5397938A (ja)
EP (1) EP0595069B1 (ja)
JP (1) JP3412702B2 (ja)
DE (2) DE4236430C1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311419A (ja) * 2005-05-02 2006-11-09 Nec Electronics Corp 信号出力回路
US9713211B2 (en) 2009-09-24 2017-07-18 Cree, Inc. Solid state lighting apparatus with controllable bypass circuits and methods of operation thereof
US10231300B2 (en) 2013-01-15 2019-03-12 Cree, Inc. Systems and methods for controlling solid state lighting during dimming and lighting apparatus incorporating such systems and/or methods
US10264638B2 (en) 2013-01-15 2019-04-16 Cree, Inc. Circuits and methods for controlling solid state lighting

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751171A (en) * 1995-03-22 1998-05-12 Vtc Inc. Predriver for fast current switching through a two-terminal inductive load
US5781046A (en) * 1995-03-22 1998-07-14 Vtc, Inc. Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load
US5909127A (en) * 1995-12-22 1999-06-01 International Business Machines Corporation Circuits with dynamically biased active loads
DE19635024C1 (de) * 1996-08-29 1997-10-16 Siemens Ag Schaltungsanordnung zum Treiben einer kapazitiven Last
US7002401B2 (en) * 2003-01-30 2006-02-21 Sandisk Corporation Voltage buffer for capacitive loads
US8901845B2 (en) 2009-09-24 2014-12-02 Cree, Inc. Temperature responsive control for lighting apparatus including light emitting devices providing different chromaticities and related methods
US8901829B2 (en) * 2009-09-24 2014-12-02 Cree Led Lighting Solutions, Inc. Solid state lighting apparatus with configurable shunts
US10264637B2 (en) 2009-09-24 2019-04-16 Cree, Inc. Solid state lighting apparatus with compensation bypass circuits and methods of operation thereof
US9068719B2 (en) * 2009-09-25 2015-06-30 Cree, Inc. Light engines for lighting devices
US9285103B2 (en) * 2009-09-25 2016-03-15 Cree, Inc. Light engines for lighting devices
US8777449B2 (en) * 2009-09-25 2014-07-15 Cree, Inc. Lighting devices comprising solid state light emitters
US8602579B2 (en) * 2009-09-25 2013-12-10 Cree, Inc. Lighting devices including thermally conductive housings and related structures
US8476836B2 (en) * 2010-05-07 2013-07-02 Cree, Inc. AC driven solid state lighting apparatus with LED string including switched segments
US9839083B2 (en) 2011-06-03 2017-12-05 Cree, Inc. Solid state lighting apparatus and circuits including LED segments configured for targeted spectral power distribution and methods of operating the same
US9131561B2 (en) 2011-09-16 2015-09-08 Cree, Inc. Solid-state lighting apparatus and methods using energy storage
US8742671B2 (en) 2011-07-28 2014-06-03 Cree, Inc. Solid state lighting apparatus and methods using integrated driver circuitry
US8791641B2 (en) 2011-09-16 2014-07-29 Cree, Inc. Solid-state lighting apparatus and methods using energy storage
US11178740B2 (en) 2011-12-27 2021-11-16 Ideal Industries Lighting Llc Solid-state lighting apparatus including current diversion controlled by lighting device bias states and current limiting using a passive electrical component
US9131571B2 (en) 2012-09-14 2015-09-08 Cree, Inc. Solid-state lighting apparatus and methods using energy storage with segment control

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0036712A3 (en) * 1980-03-01 1981-11-25 Bp Chemicals Limited Heterogeneous esterification catalyst, process for its production and its use in the production of residue esters
US4559458A (en) * 1984-04-06 1985-12-17 Advanced Micro Devices, Inc. Temperature tracking and supply voltage independent line driver for ECL circuits
JPS6177424A (ja) * 1984-09-25 1986-04-21 Fujitsu Ltd Ｅｃｌ回路
DE3714936A1 (de) * 1987-05-05 1988-12-08 Wifag Maschf Farbwerk fuer eine druckmaschine
JPS63302621A (ja) * 1987-06-02 1988-12-09 Fujitsu Ltd 半導体集積回路
JPS63302620A (ja) * 1987-06-03 1988-12-09 Toshiba Corp 出力回路
US4948991A (en) * 1988-11-03 1990-08-14 Motorola Inc. Load controlled ECL transient driver
US4980582A (en) * 1989-02-03 1990-12-25 National Semiconductor Corporation High speed ECL input buffer for vertical fuse arrays
US5013941A (en) * 1989-08-17 1991-05-07 National Semiconductor Corporation TTL to ECL/CML translator circuit
JPH03128526A (ja) * 1989-10-13 1991-05-31 Nec Corp エミッタフォロワ回路
US5012128A (en) * 1990-01-24 1991-04-30 International Business Machines Corporation High speed push-pull driver having current mirror pull-down
JPH0461419A (ja) * 1990-06-29 1992-02-27 Nec Corp Ｅｃｌ回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006311419A (ja) * 2005-05-02 2006-11-09 Nec Electronics Corp 信号出力回路
US9713211B2 (en) 2009-09-24 2017-07-18 Cree, Inc. Solid state lighting apparatus with controllable bypass circuits and methods of operation thereof
US10231300B2 (en) 2013-01-15 2019-03-12 Cree, Inc. Systems and methods for controlling solid state lighting during dimming and lighting apparatus incorporating such systems and/or methods
US10264638B2 (en) 2013-01-15 2019-04-16 Cree, Inc. Circuits and methods for controlling solid state lighting

Also Published As

Publication number Publication date
US5397938A (en) 1995-03-14
DE4236430C1 (de) 1994-02-17
JP3412702B2 (ja) 2003-06-03
DE59307065D1 (de) 1997-09-11
EP0595069A1 (de) 1994-05-04
EP0595069B1 (de) 1997-08-06

Similar Documents

Publication Publication Date Title
JP3412702B2 (ja) スイッチング段
US4608502A (en) I2 L gate circuit arrangement having a switchable current source
US4806790A (en) Sample-and-hold circuit
US4081695A (en) Base drive boost circuit for improved fall time in bipolar transistor logic circuits
JP3025278B2 (ja) 負荷制御エミッタ結合論理過渡ドライバ
EP0196703B1 (en) Amplifier arrangement
US5079448A (en) Emitter-follower circuit in which load capacitance is quickly discharged
EP0027860B1 (en) Complementary transistor, inverting emitter follower circuit
US4634994A (en) Bipolar logical circuit arrangement for signal regeneration
US5034631A (en) TTL compatible output circuit with a high switching speed
US5514984A (en) Active pull down type ECL apparatus capable of stable operation
US4636659A (en) Sample and hold circuit
JP2508488B2 (ja) バッファ回路
US5334886A (en) Direct-coupled PNP transistor pull-up ECL circuits and direct-coupled complementary push-pull ECL circuits
JPH07303037A (ja) エミッタ結合型論理回路
US4764688A (en) Output current darlington transistor driver circuit
JP2544826B2 (ja) 半導体集積回路
EP0449208A2 (en) Level converter for converting ECL-level signal voltage to TTL-level signal voltage
JPH0758617A (ja) ディジタルスイッチング段
US5087837A (en) Electronic circuit with capacitively enhanced switching
JP3297256B2 (ja) 高速スイッチング回路
JP2591320B2 (ja) 半導体集積回路
US6400184B1 (en) Transistor output circuit
JP2998334B2 (ja) Ｅｃｌ型半導体集積回路装置
JPH071865B2 (ja) エミッタ結合論理回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030220

LAPS Cancellation because of no payment of annual fees