JPH06224770A - 電気信号の処理方法 - Google Patents
電気信号の処理方法Info
- Publication number
- JPH06224770A JPH06224770A JP5189863A JP18986393A JPH06224770A JP H06224770 A JPH06224770 A JP H06224770A JP 5189863 A JP5189863 A JP 5189863A JP 18986393 A JP18986393 A JP 18986393A JP H06224770 A JPH06224770 A JP H06224770A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- polarity
- value
- state
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 claims description 18
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001225 therapeutic effect Effects 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B5/00—Measuring for diagnostic purposes; Identification of persons
- A61B5/24—Detecting, measuring or recording bioelectric or biomagnetic signals of the body or parts thereof
- A61B5/316—Modalities, i.e. specific diagnostic methods
- A61B5/318—Heart-related electrical modalities, e.g. electrocardiography [ECG]
- A61B5/333—Recording apparatus specially adapted therefor
- A61B5/335—Recording apparatus specially adapted therefor using integrated circuit memory devices
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B5/00—Measuring for diagnostic purposes; Identification of persons
- A61B5/72—Signal processing specially adapted for physiological signals or for diagnostic purposes
- A61B5/7232—Signal processing specially adapted for physiological signals or for diagnostic purposes involving compression of the physiological signal, e.g. to extend the signal recording period
Landscapes
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Medical Informatics (AREA)
- Surgery (AREA)
- Cardiology (AREA)
- Biophysics (AREA)
- Pathology (AREA)
- Biomedical Technology (AREA)
- Heart & Thoracic Surgery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Molecular Biology (AREA)
- Physics & Mathematics (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】
【目的】 デルタ変調により２進極性信号ＶＺに変換さ
れる電気信号Ｓを圧縮する。 【構成】 ４つの起こり得る状態Ｉ−IVの発生の順序
で、状態Ｉ−IVおよび時間Ｌ１−Ｌ４を規定する４つの
データ語Ｄ１−Ｄ４を発生し、第１状態では信号は最小
持続時間の間正の最小傾斜を有し、第２状態において負
の最小傾斜を有し、へかくてき平坦な信号経過に対して
第３および第４の状態は、信号が当該の状態持続時間の
間、所定の値だけ上昇ないし低下することによって規定
される。
れる電気信号Ｓを圧縮する。 【構成】 ４つの起こり得る状態Ｉ−IVの発生の順序
で、状態Ｉ−IVおよび時間Ｌ１−Ｌ４を規定する４つの
データ語Ｄ１−Ｄ４を発生し、第１状態では信号は最小
持続時間の間正の最小傾斜を有し、第２状態において負
の最小傾斜を有し、へかくてき平坦な信号経過に対して
第３および第４の状態は、信号が当該の状態持続時間の
間、所定の値だけ上昇ないし低下することによって規定
される。
Description
【０００１】
【産業上の利用分野】本発明は、電気信号をデルタ変調
を用いて、時間離散的な論理極性値０または１を有する
パルス列から成る２進極性信号に変換する、電気信号、
殊に心臓から誘導された電気信号の処理方法に関する。
を用いて、時間離散的な論理極性値０または１を有する
パルス列から成る２進極性信号に変換する、電気信号、
殊に心臓から誘導された電気信号の処理方法に関する。
【０００２】
【従来の技術】この形式の、ヨーロッパ特許出願公開第
０４０２５０８号公報または米国特許出願公開第４５６
８８３号公報から公知の方法では、心臓から導出された
電気信号がデルタ変調器において一定の正の勾配または
一定の負の勾配を有する所謂予測信号またはプレディク
タ信号と比較されかつデルタ変調器の出力側に、電気信
号が予測信号を上回っているかまたは下回っているかど
うかに応じて、極性値１および０を有する２進極性信号
を発生する。１から０への極性変化の都度、予測信号
の、正の勾配から負の勾配への変化が生じ、一方０から
１への極性変化の際、予測信号は逆方向に変化する。従
ってデルタ変調器の出力側における２進極性信号は、電
気信号が、２つの異なった一定の勾配を有する予測信号
にどの程度追従しているかを指示している。予測信号
の、電気信号の経過への一層良好な整合を実現しかつひ
いては変調雑音、即ち電気信号と予測信号との間の誤差
を出来るだけ僅かに抑えるために、上記米国特許出願公
開第５６７８８３号公報から公知の方法では付加的に、
デルタ変調器の出力側における極性信号に依存して、予
測信号の勾配に対する種々異なった値が調整可能であ
る。
０４０２５０８号公報または米国特許出願公開第４５６
８８３号公報から公知の方法では、心臓から導出された
電気信号がデルタ変調器において一定の正の勾配または
一定の負の勾配を有する所謂予測信号またはプレディク
タ信号と比較されかつデルタ変調器の出力側に、電気信
号が予測信号を上回っているかまたは下回っているかど
うかに応じて、極性値１および０を有する２進極性信号
を発生する。１から０への極性変化の都度、予測信号
の、正の勾配から負の勾配への変化が生じ、一方０から
１への極性変化の際、予測信号は逆方向に変化する。従
ってデルタ変調器の出力側における２進極性信号は、電
気信号が、２つの異なった一定の勾配を有する予測信号
にどの程度追従しているかを指示している。予測信号
の、電気信号の経過への一層良好な整合を実現しかつひ
いては変調雑音、即ち電気信号と予測信号との間の誤差
を出来るだけ僅かに抑えるために、上記米国特許出願公
開第５６７８８３号公報から公知の方法では付加的に、
デルタ変調器の出力側における極性信号に依存して、予
測信号の勾配に対する種々異なった値が調整可能であ
る。
【０００３】デルタ変調された信号の引き続く評価のた
めにしばしば、２進極性信号のパルス列をまずメモリに
記憶しかつ信号評価のために必要の際にメモリから呼び
出すことが望ましい。これに対する例は、記憶されてい
る心電図を後の時点で診断または治療の目的で用いるこ
とができるようにするために、デルタ変調によってデジ
タル化された心電図を、埋め込み可能なペースメーカま
たは除細動器のメモリに記憶することである。心電図の
効果的な評価が可能であるように、心電図は大抵比較的
長い時間間隔にわたって検出しかつ記憶しなければなら
ないので、記憶すべきデータ量は膨大になる。しかし他
方において、埋め込み可能な装置において実現可能な記
憶容量は、この種の装置の僅かな構造的高さおよびコン
パクトな構造に基づいて制限されている。
めにしばしば、２進極性信号のパルス列をまずメモリに
記憶しかつ信号評価のために必要の際にメモリから呼び
出すことが望ましい。これに対する例は、記憶されてい
る心電図を後の時点で診断または治療の目的で用いるこ
とができるようにするために、デルタ変調によってデジ
タル化された心電図を、埋め込み可能なペースメーカま
たは除細動器のメモリに記憶することである。心電図の
効果的な評価が可能であるように、心電図は大抵比較的
長い時間間隔にわたって検出しかつ記憶しなければなら
ないので、記憶すべきデータ量は膨大になる。しかし他
方において、埋め込み可能な装置において実現可能な記
憶容量は、この種の装置の僅かな構造的高さおよびコン
パクトな構造に基づいて制限されている。
【０００４】
【発明の課題】従って本発明の課題は、デルタ変調され
た電気信号、殊に心臓から誘導された電気信号を圧縮す
るための方法を提供することである。
た電気信号、殊に心臓から誘導された電気信号を圧縮す
るための方法を提供することである。
【０００５】
【発明の概要】本発明によればこの課題は、冒頭に述べ
た形式の方法において、パルス列を、４つの起こり得る
態の発生の順序においてその都度直接連続的に発生され
る４つの異なったデータ語に変換し、第１のデータ語
は、前以て決められた第１の最小持続時間の間極性信号
が連続的に論理値０を有する第１の状態の第１の状態識
別信号および長さを表し、第２のデータ語は、前以て決
められた第２の最小持続時間の間極性信号が連続的に論
理値１を有する第２の状態の第２の状態識別信号および
長さを表し、第３のデータ語は、極性値が前以て決めら
れた最小持続時間内で変化しかつすべての極性値１の和
がすべての極性値０の和を前以て決められた第１の値だ
け上回る第３の状態の第３の状態識別信号および長さを
表し、かつ第４のデータ語は、極性値が前以て決められ
た最小持続時間内で変化しかつすべての極性値０の和が
すべての極性値１の和を前以て決められた第２の値だけ
上回る第４の状態の第４の状態識別信号および長さを表
すようにしたことによって解決される。
た形式の方法において、パルス列を、４つの起こり得る
態の発生の順序においてその都度直接連続的に発生され
る４つの異なったデータ語に変換し、第１のデータ語
は、前以て決められた第１の最小持続時間の間極性信号
が連続的に論理値０を有する第１の状態の第１の状態識
別信号および長さを表し、第２のデータ語は、前以て決
められた第２の最小持続時間の間極性信号が連続的に論
理値１を有する第２の状態の第２の状態識別信号および
長さを表し、第３のデータ語は、極性値が前以て決めら
れた最小持続時間内で変化しかつすべての極性値１の和
がすべての極性値０の和を前以て決められた第１の値だ
け上回る第３の状態の第３の状態識別信号および長さを
表し、かつ第４のデータ語は、極性値が前以て決められ
た最小持続時間内で変化しかつすべての極性値０の和が
すべての極性値１の和を前以て決められた第２の値だけ
上回る第４の状態の第４の状態識別信号および長さを表
すようにしたことによって解決される。
【０００６】従って電気信号の経過は、４つのデータ語
を用いて、それぞれ異なった長さを有することができる
４つの異なった状態の列として表される。第１の状態で
は、電気信号が比較的長い持続時間の間、デルタ変調器
の正方向に上昇する予測信号を上回る、即ち所定の正の
最小勾配を有することによって特徴付けられ、一方第２
の状態では、電気信号は同様に、比較的長い持続時間の
間負方向に下降する予測信号を下回る、即ち所定の負の
最小勾配を有する。電気信号の比較的平坦な経過の場
合、第３の状態では、電気信号がこの状態の持続時間の
間平均して第１の前以て決められた値だけ上昇したこと
を示し、一方第４の状態では、電気信号は平均して前以
て決められた第２の値だけ低下している。
を用いて、それぞれ異なった長さを有することができる
４つの異なった状態の列として表される。第１の状態で
は、電気信号が比較的長い持続時間の間、デルタ変調器
の正方向に上昇する予測信号を上回る、即ち所定の正の
最小勾配を有することによって特徴付けられ、一方第２
の状態では、電気信号は同様に、比較的長い持続時間の
間負方向に下降する予測信号を下回る、即ち所定の負の
最小勾配を有する。電気信号の比較的平坦な経過の場
合、第３の状態では、電気信号がこの状態の持続時間の
間平均して第１の前以て決められた値だけ上昇したこと
を示し、一方第４の状態では、電気信号は平均して前以
て決められた第２の値だけ低下している。
【０００７】本発明の方法を簡易化し、また方法の実施
のために必要である計算ないしハードウェアコストを低
減するために有利には、第１および第２の最小持続時間
に対して同じ値が設定されている。
のために必要である計算ないしハードウェアコストを低
減するために有利には、第１および第２の最小持続時間
に対して同じ値が設定されている。
【０００８】それに相応して第１および第２の値に対し
ても相応の方法で同じ値を設定することができる。
ても相応の方法で同じ値を設定することができる。
【０００９】それぞれの状態の長さは、最も簡単な方法
では、これらの状態の期間に発生する時間離散的な極性
値の数を計数器において計数ことによって検出される。
では、これらの状態の期間に発生する時間離散的な極性
値の数を計数器において計数ことによって検出される。
【００１０】計数機能の実現手段はプログラムとして
も、ハードウェアとしても簡単に実現できるため、本発
明の方法の別の有利な実施例によれば、極性値１の和が
極性値０の和を前以て決められた値だけ上回っているか
または下回っているかを検出するために、極性値の発生
を別の計数器において、その都度の極性値０または１に
依存して切換可能な計数方向によって、計数値が前以て
決められた値の１つを上回るないし下回るまで計数する
ようにしている。
も、ハードウェアとしても簡単に実現できるため、本発
明の方法の別の有利な実施例によれば、極性値１の和が
極性値０の和を前以て決められた値だけ上回っているか
または下回っているかを検出するために、極性値の発生
を別の計数器において、その都度の極性値０または１に
依存して切換可能な計数方向によって、計数値が前以て
決められた値の１つを上回るないし下回るまで計数する
ようにしている。
【００１１】冒頭で既に米国特許第４５６７８８３号明
細書との関連において説明したように、極性信号が、電
気信号が前以て決められた変化値によって異なった方向
において変化可能な予測信号（プレディクション信号）
を上回っているかまたは下回っているかに依存して発生
されるデルタ変調では、変調雑音は、予測信号に対する
種々異なった変化値を極性信号に依存して調整可能とし
かつデータ語が付加的にその都度、そのとき調整されて
いる変化値を表す情報成分を含んでいるようにすること
によって、妨げられる。
細書との関連において説明したように、極性信号が、電
気信号が前以て決められた変化値によって異なった方向
において変化可能な予測信号（プレディクション信号）
を上回っているかまたは下回っているかに依存して発生
されるデルタ変調では、変調雑音は、予測信号に対する
種々異なった変化値を極性信号に依存して調整可能とし
かつデータ語が付加的にその都度、そのとき調整されて
いる変化値を表す情報成分を含んでいるようにすること
によって、妨げられる。
【００１２】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
て詳細に説明する。
【００１３】図１には、デルタ変調器に体する簡単な実
施例が示されている。このデルタ変調器は、第１の、非
反転入力側（＋）を介して２進極性信号ＶＺに変換すべ
き電気信号Ｓ、例えば心電図信号用のデルタ変調器の入
力側２に接続されているコンパレータ１を有している。
コンパレータ１の出力側３は、計数装置５の制御入力側
４に接続されており、計数装置の出力側６は、ＤＡ変換
器７を介してコンパレータ１の第２の反転入力側（−）
に接続されている。計数装置５は、クロック入力側８を
介してクロック信号発生器９に接続されている。
施例が示されている。このデルタ変調器は、第１の、非
反転入力側（＋）を介して２進極性信号ＶＺに変換すべ
き電気信号Ｓ、例えば心電図信号用のデルタ変調器の入
力側２に接続されているコンパレータ１を有している。
コンパレータ１の出力側３は、計数装置５の制御入力側
４に接続されており、計数装置の出力側６は、ＤＡ変換
器７を介してコンパレータ１の第２の反転入力側（−）
に接続されている。計数装置５は、クロック入力側８を
介してクロック信号発生器９に接続されている。
【００１４】コンパレータ１はその出力側３において、
非反転入力側（＋）における電気信号がＤＡ変換器７の
出力値Ａを上回るときその都度、論理状態１をとる。こ
れに対して電気信号ＳがＤＡ変換器７の出力値Ａを下回
ると、コンパレータ１の出力側３は論理状態０をとる。
計数装置５は連続的に、クロック信号発生器９によって
発生されるクロック信号Ｔのクロックを計数し、その際
計数方向は、コンパレータ１の出力側３におけるその都
度の論理状態に依存して制御入力側４を介して、計数装
置５が、論理状態が値１を有するときアップ方向に計数
しかつ論理状態が０であるときダウン方向に計数するよ
うに、制御される。このようにして、計数装置５はその
出力側６に、アナログ予測信号Ａへの変換後に、コンパ
レータ１において電気信号Ｓと比較されかつ該電気信号
Ｓとの偏差に応じて計数装置５を介して、アップ方向か
またはダウン方向に電気信号Ｓに合わせてデジタル計数
信号を発生する。その際計数信号ないしそれに対するア
ナログ予測信号Ａは、階段形状の経過によって電気信号
Ｓに追従し、その際階段の高さは計数インクリメントに
よって決められかつ階段幅はクロック信号Ｔのクロック
によって決められる。コンパレータ１の出力側３におけ
る極性信号ＶＺは、そのときの計数方向、ひいてはアナ
ログ予測信号Ａの、電気信号Ｓに対する整合の方向を指
示する。
非反転入力側（＋）における電気信号がＤＡ変換器７の
出力値Ａを上回るときその都度、論理状態１をとる。こ
れに対して電気信号ＳがＤＡ変換器７の出力値Ａを下回
ると、コンパレータ１の出力側３は論理状態０をとる。
計数装置５は連続的に、クロック信号発生器９によって
発生されるクロック信号Ｔのクロックを計数し、その際
計数方向は、コンパレータ１の出力側３におけるその都
度の論理状態に依存して制御入力側４を介して、計数装
置５が、論理状態が値１を有するときアップ方向に計数
しかつ論理状態が０であるときダウン方向に計数するよ
うに、制御される。このようにして、計数装置５はその
出力側６に、アナログ予測信号Ａへの変換後に、コンパ
レータ１において電気信号Ｓと比較されかつ該電気信号
Ｓとの偏差に応じて計数装置５を介して、アップ方向か
またはダウン方向に電気信号Ｓに合わせてデジタル計数
信号を発生する。その際計数信号ないしそれに対するア
ナログ予測信号Ａは、階段形状の経過によって電気信号
Ｓに追従し、その際階段の高さは計数インクリメントに
よって決められかつ階段幅はクロック信号Ｔのクロック
によって決められる。コンパレータ１の出力側３におけ
る極性信号ＶＺは、そのときの計数方向、ひいてはアナ
ログ予測信号Ａの、電気信号Ｓに対する整合の方向を指
示する。
【００１５】図２には、電気信号Ｓ、ＤＡ変換器７によ
って発生されるアナログ予測信号Ａおよびコンパレータ
１の出力側３における極性信号ＶＺの経過に対する１例
が示されている。
って発生されるアナログ予測信号Ａおよびコンパレータ
１の出力側３における極性信号ＶＺの経過に対する１例
が示されている。
【００１６】図３には、本発明の方法を実施するための
回路装置が示されている。この回路装置は、図１のデル
タ変調器の出力側３から到来する極性信号ＶＺに対する
第１入力側１０と、クロック信号発生器９から到来しか
つ極性信号ＶＺの論理極性値０および１に対するタイム
スロットパターンを前以て決めるクロック信号Ｔに対す
る第２入力側１１およびデータ語に圧縮された極性信号
ＶＺを送出する出力側１２を有している。クロック信号
Ｔは、計数器１３に供給される。この計数器１３は制御
装置１４の制御出力側Ｒを介して初期の計数器状態０に
リセット可能であり、かつクロック信号ＴのクロックＴ
に相応してその計数器状態をインクリメントする。計数
器１３の計数器状態は、第１の計数器状態比較器１５お
よび第２の計数器状態比較器１６に供給され、それらの
うちの計数器状態比較器１５はその出力側１７に出力信
号、即ち計数器状態が前以て決められた比較値Ｎ１を上
回るとき、論理出力状態１を発生し、かつ第２の計数器
状態比較器１６はその出力側１８に、計数器状態が別の
前以て決められた比較値Ｎ２を上回るとき、出力信号を
発生する。第１の計数器状態比較器１５の出力側１７
は、ＡＮＤ素子１９を介して３つの論理素子２０，２１
および２２のそれぞれの入力側に接続されており、これ
ら論理素子の第２入力側には、極性信号ＶＺが加えられ
る。第２の計数器状態比較器１６の出力側１８は、別の
ＡＮＤ素子２３を介して、３つの別の論理素子２４，２
５および２６のそれぞれの入力側に接続されており、こ
れらの論理素子の第２入力側にも極性信号ＶＺが加えら
れる。詳細には論理素子２０−２２および２４−２６
は、次の条件に基づいてその都度出力信号を発生する。
論理素子２０は、計数器１３の計数器状態が第１の比較
値Ｎ１に達する前に、極性信号ＶＺが値１をとるとき、
出力信号を発生する。論理素子２１は、極性信号ＶＺが
値０を有しかつ計数器状態が比較値Ｎ１に達するかまた
は上回ったとき、出力信号を発生する。論理素子２２
は、計数器状態が第１の比較値Ｎ１に達するかまたは上
回りかつ極性信号ＶＺが値１をとるとき、出力信号を発
生する。論理素子２４は、計数器状態が第２の比較値Ｎ
２に達する前に、極性信号ＶＺが値０をとるとき、出力
信号を発生する。論理素子２４は、極性信号ＶＺが値１
を有しかつ計数器状態が第２の比較値Ｎ２に達するかま
たは上回ったとき、出力信号を発生する。最後に、論理
素子２６は、計数器状態が第２の比較値Ｎ２に達するか
または上回りかつ極性信号ＶＺが値０をとるとき、出力
信号を発生する。
回路装置が示されている。この回路装置は、図１のデル
タ変調器の出力側３から到来する極性信号ＶＺに対する
第１入力側１０と、クロック信号発生器９から到来しか
つ極性信号ＶＺの論理極性値０および１に対するタイム
スロットパターンを前以て決めるクロック信号Ｔに対す
る第２入力側１１およびデータ語に圧縮された極性信号
ＶＺを送出する出力側１２を有している。クロック信号
Ｔは、計数器１３に供給される。この計数器１３は制御
装置１４の制御出力側Ｒを介して初期の計数器状態０に
リセット可能であり、かつクロック信号ＴのクロックＴ
に相応してその計数器状態をインクリメントする。計数
器１３の計数器状態は、第１の計数器状態比較器１５お
よび第２の計数器状態比較器１６に供給され、それらの
うちの計数器状態比較器１５はその出力側１７に出力信
号、即ち計数器状態が前以て決められた比較値Ｎ１を上
回るとき、論理出力状態１を発生し、かつ第２の計数器
状態比較器１６はその出力側１８に、計数器状態が別の
前以て決められた比較値Ｎ２を上回るとき、出力信号を
発生する。第１の計数器状態比較器１５の出力側１７
は、ＡＮＤ素子１９を介して３つの論理素子２０，２１
および２２のそれぞれの入力側に接続されており、これ
ら論理素子の第２入力側には、極性信号ＶＺが加えられ
る。第２の計数器状態比較器１６の出力側１８は、別の
ＡＮＤ素子２３を介して、３つの別の論理素子２４，２
５および２６のそれぞれの入力側に接続されており、こ
れらの論理素子の第２入力側にも極性信号ＶＺが加えら
れる。詳細には論理素子２０−２２および２４−２６
は、次の条件に基づいてその都度出力信号を発生する。
論理素子２０は、計数器１３の計数器状態が第１の比較
値Ｎ１に達する前に、極性信号ＶＺが値１をとるとき、
出力信号を発生する。論理素子２１は、極性信号ＶＺが
値０を有しかつ計数器状態が比較値Ｎ１に達するかまた
は上回ったとき、出力信号を発生する。論理素子２２
は、計数器状態が第１の比較値Ｎ１に達するかまたは上
回りかつ極性信号ＶＺが値１をとるとき、出力信号を発
生する。論理素子２４は、計数器状態が第２の比較値Ｎ
２に達する前に、極性信号ＶＺが値０をとるとき、出力
信号を発生する。論理素子２４は、極性信号ＶＺが値１
を有しかつ計数器状態が第２の比較値Ｎ２に達するかま
たは上回ったとき、出力信号を発生する。最後に、論理
素子２６は、計数器状態が第２の比較値Ｎ２に達するか
または上回りかつ極性信号ＶＺが値０をとるとき、出力
信号を発生する。
【００１７】論理素子２２および２６は出力側はそれぞ
れ、制御線２７ないし２８を介して制御装置１４に接続
されている。論理素子２０の出力側は第１のフリップフ
ロップ２９のセット入力側Ｓに接続されており、このフ
リップフロップの反転出力側Ｑ￣は、第１の計数器状態
比較器１５に後置接続されているＡＮＤ素子１９の別の
入力側に接続されている。論理素子２４は同じようにそ
の出力側が第２のフリップフロップ３０のセット入力側
Ｓに接続されており、このフリップフロップの反転出力
側Ｑ￣は、第２の計数器状態比較器１６に後置接続され
ているＡＮＤ素子２３の別の入力側に接続されている。
論理素子２１および２５は出力側がＯＲ素子３１を介し
て第３のフリップフロップ３２のセット入力側Ｓに接続
されており、このフリップフロップの非反転出力側Ｑは
別の計数器３３のリセット入力側Ｒに接続されている。
フリップフロップ２９，３０および３２は、制御装置１
４の制御出力側Ｒを介してリセット可能である。別の計
数器３３は、クロック信号Ｔが加えられる計数入力側お
よび極性信号ＶＺが加えられる制御入力側３４を有して
いる。この制御入力側を介して計数方向が、計数器３３
が極性値１においてアップ方向に計数しかつ極性値０に
おいてダウン方向に計数するように、切換可能である。
別の計数器３３のその都度の計数器状態は、第３の計数
器状態比較器３５および第４の計数器状態比較器３６に
供給され、そのうち第３の計数器状態比較器３５はその
出力側３７に、計数器状態が第３の前以て決められた比
較値Ｚ１を上回ったとき、出力信号を発生しかつ第４の
計数器状態比較器はその出力側３８に、計数器状態が前
以て決められた第４の負の比較値−Ｚ２を下回ったと
き、出力信号を発生する。２つの計数器状態比較器３５
および３６の出力側３７および３８はそれぞれ、制御装
置１４に接続されている。最後に、第１の計数器１３の
出力側は制御線３９を介して同様に制御装置１４に接続
されている。
れ、制御線２７ないし２８を介して制御装置１４に接続
されている。論理素子２０の出力側は第１のフリップフ
ロップ２９のセット入力側Ｓに接続されており、このフ
リップフロップの反転出力側Ｑ￣は、第１の計数器状態
比較器１５に後置接続されているＡＮＤ素子１９の別の
入力側に接続されている。論理素子２４は同じようにそ
の出力側が第２のフリップフロップ３０のセット入力側
Ｓに接続されており、このフリップフロップの反転出力
側Ｑ￣は、第２の計数器状態比較器１６に後置接続され
ているＡＮＤ素子２３の別の入力側に接続されている。
論理素子２１および２５は出力側がＯＲ素子３１を介し
て第３のフリップフロップ３２のセット入力側Ｓに接続
されており、このフリップフロップの非反転出力側Ｑは
別の計数器３３のリセット入力側Ｒに接続されている。
フリップフロップ２９，３０および３２は、制御装置１
４の制御出力側Ｒを介してリセット可能である。別の計
数器３３は、クロック信号Ｔが加えられる計数入力側お
よび極性信号ＶＺが加えられる制御入力側３４を有して
いる。この制御入力側を介して計数方向が、計数器３３
が極性値１においてアップ方向に計数しかつ極性値０に
おいてダウン方向に計数するように、切換可能である。
別の計数器３３のその都度の計数器状態は、第３の計数
器状態比較器３５および第４の計数器状態比較器３６に
供給され、そのうち第３の計数器状態比較器３５はその
出力側３７に、計数器状態が第３の前以て決められた比
較値Ｚ１を上回ったとき、出力信号を発生しかつ第４の
計数器状態比較器はその出力側３８に、計数器状態が前
以て決められた第４の負の比較値−Ｚ２を下回ったと
き、出力信号を発生する。２つの計数器状態比較器３５
および３６の出力側３７および３８はそれぞれ、制御装
置１４に接続されている。最後に、第１の計数器１３の
出力側は制御線３９を介して同様に制御装置１４に接続
されている。
【００１８】図３の回路装置の機能を説明するために、
電気信号Ｓに対する例として、心電図信号から成るＱＲ
Ｓ−信号を示す図４を用いる。更に、図４にはＡＤ変換
器７（図１）の出力側における予測信号Ａおよび極性信
号ＶＺが図示されている。
電気信号Ｓに対する例として、心電図信号から成るＱＲ
Ｓ−信号を示す図４を用いる。更に、図４にはＡＤ変換
器７（図１）の出力側における予測信号Ａおよび極性信
号ＶＺが図示されている。
【００１９】スタート時点ｔ0において、計数器１３お
よび３３およびフリップフロップ２９，３０および３２
はリセットされている。上述の例に対して、比較値Ｎ
１，Ｎ２，Ｚ１およびＺ２がすべてその都度同じ値
“４”を有するものと仮定する。クロック信号Ｔの第１
クロックにおいて、電気信号Ｓは予測信号Ａを上回り、
その結果極性信号ＶＺは論理値１を有する。ここから、
電気信号Ｓは続いて上昇するという仮定が生じる。クロ
ック信号Ｔによってインクリメントされた計数器１３は
計数値Ｎ１＝４にまだ達していないので、論理素子２０
を介してフリップフロップ２９がセットされ、このフリ
ップフロップはその反転出力側Ｑ￣およびＡＮＤ素子１
９を介して第１の計数器状態比較器１５の出力側１７を
阻止する。
よび３３およびフリップフロップ２９，３０および３２
はリセットされている。上述の例に対して、比較値Ｎ
１，Ｎ２，Ｚ１およびＺ２がすべてその都度同じ値
“４”を有するものと仮定する。クロック信号Ｔの第１
クロックにおいて、電気信号Ｓは予測信号Ａを上回り、
その結果極性信号ＶＺは論理値１を有する。ここから、
電気信号Ｓは続いて上昇するという仮定が生じる。クロ
ック信号Ｔによってインクリメントされた計数器１３は
計数値Ｎ１＝４にまだ達していないので、論理素子２０
を介してフリップフロップ２９がセットされ、このフリ
ップフロップはその反転出力側Ｑ￣およびＡＮＤ素子１
９を介して第１の計数器状態比較器１５の出力側１７を
阻止する。
【００２０】極性信号ＶＺの極性値１に基づいて、予測
信号Ａは次のクロックにおいて１階段だけ高められ、そ
の際予測信号Ａは電気信号Ｓを上回りかつ極性信号ＶＺ
の、極性値０への変化を惹き起こす。計数器１３はまだ
計数値Ｎ２＝４に達していないので、論理阻止２４を介
してフリップフロップ３０がセットされ、このフリップ
フロップがその反転出力側Ｑ￣およびＡＮＤ素子２３を
介して第２の計数器状態比較器１６の出力側１８を阻止
する。２つの計数器状態比較器１５および１６の出力側
１７および１８の阻止によって、極性信号が計数値Ｎ１
＝Ｎ２＝４に達する前にその極性値を変化し、かつその
ために、電気信号Ｓが比較的長い持続時間の間、予測信
号Ａの、階段の高さに基づいて起こり得る最大の正また
は負の勾配より一層急峻な経過を有するという状態が考
慮される。
信号Ａは次のクロックにおいて１階段だけ高められ、そ
の際予測信号Ａは電気信号Ｓを上回りかつ極性信号ＶＺ
の、極性値０への変化を惹き起こす。計数器１３はまだ
計数値Ｎ２＝４に達していないので、論理阻止２４を介
してフリップフロップ３０がセットされ、このフリップ
フロップがその反転出力側Ｑ￣およびＡＮＤ素子２３を
介して第２の計数器状態比較器１６の出力側１８を阻止
する。２つの計数器状態比較器１５および１６の出力側
１７および１８の阻止によって、極性信号が計数値Ｎ１
＝Ｎ２＝４に達する前にその極性値を変化し、かつその
ために、電気信号Ｓが比較的長い持続時間の間、予測信
号Ａの、階段の高さに基づいて起こり得る最大の正また
は負の勾配より一層急峻な経過を有するという状態が考
慮される。
【００２１】第１のクロックから、別の計数器３３の計
数器状態はその都度の極性値１においてインクリメント
されかつその都度の極性値０においてデクリメントされ
る。その際全部で１９のクロックの後に、別の計数器３
３の計数器状態は比較値Ｚ１＝４に達し、その結果第３
の計数器状態比較器３５はその出力側３７を介して制御
装置１４に制御信号を送出する。これに基づいて制御装
置は、値“１９”を有し、ひいては状態IIIの長さＬ１
を表す計数器１３の計数器状態を呼び出し、この間で、
電気信号Ｓは予測信号Ａの最大可能な勾配より平均して
僅かな勾配で、全体として値Ｚ１＝４だけ上昇してい
る。この状態IIIを表すために、制御装置１４はその出
力側１２にデータ語Ｄ１を発生する。このデータ語の２
つの第１のビット桁は、状態IIIに対する状態識別信号
ＺＫIIIを表しかつ残りのビット桁は、状態IIIの長さＬ
１を表している。
数器状態はその都度の極性値１においてインクリメント
されかつその都度の極性値０においてデクリメントされ
る。その際全部で１９のクロックの後に、別の計数器３
３の計数器状態は比較値Ｚ１＝４に達し、その結果第３
の計数器状態比較器３５はその出力側３７を介して制御
装置１４に制御信号を送出する。これに基づいて制御装
置は、値“１９”を有し、ひいては状態IIIの長さＬ１
を表す計数器１３の計数器状態を呼び出し、この間で、
電気信号Ｓは予測信号Ａの最大可能な勾配より平均して
僅かな勾配で、全体として値Ｚ１＝４だけ上昇してい
る。この状態IIIを表すために、制御装置１４はその出
力側１２にデータ語Ｄ１を発生する。このデータ語の２
つの第１のビット桁は、状態IIIに対する状態識別信号
ＺＫIIIを表しかつ残りのビット桁は、状態IIIの長さＬ
１を表している。
【００２２】データ語Ｄ１の発生と同時に、計数器１３
および３３およびフリップフロップ２９，３０および３
２はリセットされる。クロック信号Ｔの後続のクロック
においても、極性信号ＶＺの極性値は、計数器１３の計
数器状態が２つの比較値Ｎ１またはＮ２の１つに達する
前に変化する。今度は全部で１１のクロックの後、別の
計数器３３の計数器状態は第４の計数器状態比較器３６
の比較値−Ｚ２に達し、その結果この比較器はその出力
側３８に信号を制御装置１４に送出する。制御装置はこ
れに基づいてここでも、値“１１”を有し、ひいては状
態IVの長さＬ２を計数器１３の計数器状態を呼び出し、
この間に、電気信号Ｓは予測信号Ａの最大可能な負の勾
配より平均して僅かな傾きで値Ｚ２＝４だけ低下してい
る。これに基づいて制御装置１４は新しいデータ語Ｄ２
を発生する。このデータ語の２つの第１のビット桁は状
態IVに対する状態識別信号ＺＫIVを含んでおりかつ残り
のビット桁は状態IVの長さＬ２を表している。
および３３およびフリップフロップ２９，３０および３
２はリセットされる。クロック信号Ｔの後続のクロック
においても、極性信号ＶＺの極性値は、計数器１３の計
数器状態が２つの比較値Ｎ１またはＮ２の１つに達する
前に変化する。今度は全部で１１のクロックの後、別の
計数器３３の計数器状態は第４の計数器状態比較器３６
の比較値−Ｚ２に達し、その結果この比較器はその出力
側３８に信号を制御装置１４に送出する。制御装置はこ
れに基づいてここでも、値“１１”を有し、ひいては状
態IVの長さＬ２を計数器１３の計数器状態を呼び出し、
この間に、電気信号Ｓは予測信号Ａの最大可能な負の勾
配より平均して僅かな傾きで値Ｚ２＝４だけ低下してい
る。これに基づいて制御装置１４は新しいデータ語Ｄ２
を発生する。このデータ語の２つの第１のビット桁は状
態IVに対する状態識別信号ＺＫIVを含んでおりかつ残り
のビット桁は状態IVの長さＬ２を表している。
【００２３】このデータ語Ｄ２の発生と同時に、計数器
１３および３３およびフリップフロップ２９，３０およ
び３２は制御装置１４によってリセットされる。クロッ
ク信号Ｔの第１の後続のクロックにおいて電気信号Ｓは
予測信号Ａを下回り、その結果極性信号ＶＺは論理値０
を有する。これに続いて、第２の計数器状態比較器１６
の出力側１８は、論理素子２４、フリップフロップ３０
およびＡＮＤ素子２３を介して阻止される。極性信号Ｖ
Ｚの極性値は、続くクロックの期間にも変化しないの
で、第１の計数器１３の計数器状態は４つのクロックの
後に第１の計数器状態比較器１５の比較値Ｎ１に達す
る。この比較器はこれに基づいてその出力側１７に出力
信号を発生し、この出力信号によって論理素子２１およ
びＯＲ素子３１を介して別のフリップフロップ３２がセ
ットされ、このフリップフロップはその非反転出力側Ｑ
￣を介して第２の計数器３３をリセットする。第１の計
数器１３においてクロック信号のクロックは引き続い
て、極性信号ＶＺがその極性値が０から１に変化するま
での間、計数される。この変化は、論理素子２２によっ
て検出されかつ制御線２７を介して制御装置１４に伝達
される。制御装置はこれに基づいて、図示の実施例では
値“１７”を有し、ひいては状態IIの長さＬ３を表して
いる、計数器１３の計数器状態を呼び出し、この間に、
電気信号Ｓは予測信号Ａの階段の勾配より平均して大き
な傾きで降下する。これに基づいて制御可能な切換装置
１４はその出力側１２に、データ語Ｄ３を発生する。こ
のデータ語の２つの第１のビット桁は状態IIに対する状
態識別信号ＺＫIIを表しかつ残りのビット桁は状態IIの
長さＬ３を表している。
１３および３３およびフリップフロップ２９，３０およ
び３２は制御装置１４によってリセットされる。クロッ
ク信号Ｔの第１の後続のクロックにおいて電気信号Ｓは
予測信号Ａを下回り、その結果極性信号ＶＺは論理値０
を有する。これに続いて、第２の計数器状態比較器１６
の出力側１８は、論理素子２４、フリップフロップ３０
およびＡＮＤ素子２３を介して阻止される。極性信号Ｖ
Ｚの極性値は、続くクロックの期間にも変化しないの
で、第１の計数器１３の計数器状態は４つのクロックの
後に第１の計数器状態比較器１５の比較値Ｎ１に達す
る。この比較器はこれに基づいてその出力側１７に出力
信号を発生し、この出力信号によって論理素子２１およ
びＯＲ素子３１を介して別のフリップフロップ３２がセ
ットされ、このフリップフロップはその非反転出力側Ｑ
￣を介して第２の計数器３３をリセットする。第１の計
数器１３においてクロック信号のクロックは引き続い
て、極性信号ＶＺがその極性値が０から１に変化するま
での間、計数される。この変化は、論理素子２２によっ
て検出されかつ制御線２７を介して制御装置１４に伝達
される。制御装置はこれに基づいて、図示の実施例では
値“１７”を有し、ひいては状態IIの長さＬ３を表して
いる、計数器１３の計数器状態を呼び出し、この間に、
電気信号Ｓは予測信号Ａの階段の勾配より平均して大き
な傾きで降下する。これに基づいて制御可能な切換装置
１４はその出力側１２に、データ語Ｄ３を発生する。こ
のデータ語の２つの第１のビット桁は状態IIに対する状
態識別信号ＺＫIIを表しかつ残りのビット桁は状態IIの
長さＬ３を表している。
【００２４】データ語Ｄ３の発生と同時に、計数器１３
および３３およびフリップフロップ２９、３０および３
２は制御装置１４によってリセットされる。クロック信
号Ｔの次のクロックの間に、電気信号Ｓは、２０番目の
クロックにおいて極性信号ＶＺの、極性値１から極性値
０への変化が行われるまで、予測信号Ａを上回る。この
極性変化は、論理素子２６によって検出されかつ制御装
置１４に制御線２８を介して通報される。制御装置１４
はこれに基づいて、値“２０”を有し、ひいては状態Ｉ
の長さＬ４を表す計数器１３の計数器状態を呼び出し、
この間に、電気信号Ｓは、予測信号Ａの階段の傾斜より
平均して大きい勾配を有する。制御装置１４はその出力
側１２にデータ語Ｄ４を発生する。このデータ語の２つ
の第１のビット桁は状態Ｉに対する状態識別信号ＺＫＩ
を示しかつ残りのビット桁は状態Ｉの長さＬ４を表す。
および３３およびフリップフロップ２９、３０および３
２は制御装置１４によってリセットされる。クロック信
号Ｔの次のクロックの間に、電気信号Ｓは、２０番目の
クロックにおいて極性信号ＶＺの、極性値１から極性値
０への変化が行われるまで、予測信号Ａを上回る。この
極性変化は、論理素子２６によって検出されかつ制御装
置１４に制御線２８を介して通報される。制御装置１４
はこれに基づいて、値“２０”を有し、ひいては状態Ｉ
の長さＬ４を表す計数器１３の計数器状態を呼び出し、
この間に、電気信号Ｓは、予測信号Ａの階段の傾斜より
平均して大きい勾配を有する。制御装置１４はその出力
側１２にデータ語Ｄ４を発生する。このデータ語の２つ
の第１のビット桁は状態Ｉに対する状態識別信号ＺＫＩ
を示しかつ残りのビット桁は状態Ｉの長さＬ４を表す。
【００２５】状態Ｉに続いて再び、電気信号Ｓが比較的
平坦な経過を有しかつその持続時間Ｌ５の期間に値−Ｚ
２だけ低下する状態IVが発生する。この新しい状態IV
は、データ語Ｄ５によって表される。このデータ語の第
１の２つのビット桁も状態IVに対する状態識別信号ＺＫ
IVを含んでおりかつ残りのビット桁はこの状態IVの長さ
Ｌ５を表している。
平坦な経過を有しかつその持続時間Ｌ５の期間に値−Ｚ
２だけ低下する状態IVが発生する。この新しい状態IV
は、データ語Ｄ５によって表される。このデータ語の第
１の２つのビット桁も状態IVに対する状態識別信号ＺＫ
IVを含んでおりかつ残りのビット桁はこの状態IVの長さ
Ｌ５を表している。
【００２６】従って上述の方法によって、極性信号ＶＺ
はデルタ変調器の出力側において、４つの可能な状態Ｉ
−IVの１つおよびその長さＬ１−Ｌ４を表すデータ語Ｄ
１−Ｄ５も圧縮される。状態ＩおよびIIの間は、電気信
号Ｓの平均勾配は予測信号Ａの起こり得る最大の正の勾
配ないし負の勾配より大きく、一方状態IIIおよびIVで
は電気信号Ｓは比較的僅か平均傾斜を有しかつその際全
体として値Ｚ１だけ上昇ないし値Ｚ２だけ低下する。
はデルタ変調器の出力側において、４つの可能な状態Ｉ
−IVの１つおよびその長さＬ１−Ｌ４を表すデータ語Ｄ
１−Ｄ５も圧縮される。状態ＩおよびIIの間は、電気信
号Ｓの平均勾配は予測信号Ａの起こり得る最大の正の勾
配ないし負の勾配より大きく、一方状態IIIおよびIVで
は電気信号Ｓは比較的僅か平均傾斜を有しかつその際全
体として値Ｚ１だけ上昇ないし値Ｚ２だけ低下する。
【００２７】図３の回路装置は単に、プログラムのシー
ケンスによっても実現することができる本発明の方法を
実施するための一例である。
ケンスによっても実現することができる本発明の方法を
実施するための一例である。
【図１】デルタ変調器に対する１実施例を示す回路略図
である。
である。
【図２】デルタ変調器に供給される電気信号およびデル
タ変調器の出力側から発生される２進極性信号に対する
１例を示す線図である。
タ変調器の出力側から発生される２進極性信号に対する
１例を示す線図である。
【図３】本発明の方法を実施するための回路装置の１実
施例を示す回路図である。
施例を示す回路図である。
【図４】電気信号および電気信号をデータ語に変換する
ための別の例を示す線図である。
ための別の例を示す線図である。
１ コンパレータ、 ５ 計数装置、 ７ ＡＤ変換
器、 ９ クロック信号発生器、 １３ 計数器、 １
４ 制御装置、 １５，１６，３５，３６ 計数器状態
比較器、 ２９，３０，３２ フリップフロップ、 Ｓ
電気信号、 Ａ予測信号、 Ｄ１−Ｄ５ データ語、
Ｌ１−Ｌ５ 状態長さ、 Ｎ１，Ｎ２，Ｚ１，Ｚ２
比較値、 ＶＺ 極性信号、 ＺＫＩ−ＺＫIV 状態識
別信号、Ｉ−IV 状態
器、 ９ クロック信号発生器、 １３ 計数器、 １
４ 制御装置、 １５，１６，３５，３６ 計数器状態
比較器、 ２９，３０，３２ フリップフロップ、 Ｓ
電気信号、 Ａ予測信号、 Ｄ１−Ｄ５ データ語、
Ｌ１−Ｌ５ 状態長さ、 Ｎ１，Ｎ２，Ｚ１，Ｚ２
比較値、 ＶＺ 極性信号、 ＺＫＩ−ＺＫIV 状態識
別信号、Ｉ−IV 状態
Claims (6)
- 【請求項１】 電気信号（Ｓ）をデルタ変調を用いて、
時間離散的な論理極性値０または１を有するパルス列か
ら成る２進極性信号（ＶＺ）に変換する、電気信号
（Ｓ）の処理方法において、 前記パルス列を、４つの起こり得る状態（Ｉ−IV）の発
生の順序においてその都度直接連続的に発生される４つ
の異なったデータ語（Ｄ１−Ｄ４）に変換し、 第１のデータ語（Ｄ４）は、前以て決められた第１の最
小持続時間（Ｎ１）の間極性信号（ＶＺ）が連続的に論
理値０を有する第１の状態（Ｉ）の第１の状態識別信号
（ＺＫＩ）および長さ（Ｌ４）を表し、 第２のデータ語（Ｄ３）は、前以て決められた第２の最
小持続時間（Ｎ２）の間極性信号（ＶＺ）が連続的に論
理値１を有する第２の状態（II）の第２の状態識別信号
（ＺＫII）および長さ（Ｌ３）を表し、 第３のデータ語（Ｄ１）は、極性値が前以て決められた
最小持続時間（Ｎ１，Ｎ２）内で変化しかつすべての極
性値１の和がすべての極性値０の和を前以て決められた
第１の値（Ｚ１）だけ上回る第３の状態（III）の第３
の状態識別信号（ＺＫIII）および長さ（Ｌ１）を表
し、かつ第４のデータ語（Ｄ２）は、極性値が前以て決
められた最小持続時間（Ｎ１，Ｎ２）内で変化しかつす
べての極性値０の和がすべての極性値１の和を前以て決
められた第２の値（Ｚ２）だけ上回る第４の状態（IV）
の第４の状態識別信号（ＺＫIV）および長さ（Ｌ２）を
表すことを特徴とする電気信号の処理方法。 - 【請求項２】 第１および第２の最小持続時間（Ｎ１，
Ｎ２）に対して同じ値を設定する請求項１記載の電気信
号の処理方法。 - 【請求項３】 第１および第２の値（Ｚ１，Ｚ２）に対
して同じ値を設定する請求項１または２記載の電気信号
の処理方法。 - 【請求項４】 その都度の状態（Ｉ−IV）の長さ（Ｌ１
−Ｌ４）を検出するために、前記状態（Ｉ−IV）の期間
に発生する時間離散的な極性値の数を計数器（１３）に
おいて計数する請求項１から３までのいずれか１項記載
の電気信号の処理方法。 - 【請求項５】 すべての極性値１の和がすべての極性値
０の和を前以て決められた値（Ｚ１，Ｚ２）だけ上回っ
ているかないし下回っているかを検出するために、極性
値の発生を別の計数器（３３）において、その都度の極
性値０または１に依存して切換可能な計数方向によっ
て、計数値が前以て決められた値の１つ（Ｚ１またはＺ
２）を上回るないし下回るまで計数する請求項１から４
までのいずれか１項記載の電気信号の処理方法。 - 【請求項６】 極性信号（ＶＺ）が、電気信号（Ｓ）
が、前以て決められた変化値によって異なった方向にお
いて変化可能な予測信号（プレディクタ信号Ａ）を上回
っているかまたは下回っているかに依存して発生される
デルタ変調において、前記予測信号（Ａ）に対する異な
った変化値は極性信号（ＶＺ）に依存して調整可能であ
りかつ前記データ語（Ｄ１−Ｄ４）は付加的にそれぞ
れ、そのとき調整された変化値を表す情報成分を付加的
に含んでいる請求項１から５までのいずれか１項記載の
電気信号の処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE92113112.4 | 1992-07-31 | ||
| EP92113112A EP0583490B1 (de) | 1992-07-31 | 1992-07-31 | Verfahren zur Verarbeitung eines elektrischen, insbesondere von einem Herzen abgeleiteten Signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224770A true JPH06224770A (ja) | 1994-08-12 |
Family
ID=8209865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5189863A Pending JPH06224770A (ja) | 1992-07-31 | 1993-07-30 | 電気信号の処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5353801A (ja) |
| EP (1) | EP0583490B1 (ja) |
| JP (1) | JPH06224770A (ja) |
| DE (1) | DE59209305D1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU693388B2 (en) * | 1995-11-22 | 1998-06-25 | Medtronic, Inc. | System and method for compressing digitized signals in implantable and battery powered devices |
| US5836982A (en) * | 1997-02-19 | 1998-11-17 | Medtronic, Inc. | System and method of data compression and non-linear sampling for implantable and battery-powered devices |
| DE10036842A1 (de) * | 2000-07-28 | 2002-02-07 | Biotronik Mess & Therapieg | Auswerteverfahren zur Bestimmung der zeitlichen Stationarität gemessener physiologischer Signale |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4509529A (en) * | 1982-06-30 | 1985-04-09 | Telectronics Pty. Ltd. | Physiological event recognition techniques for use with a delta modulator |
| US4567883A (en) * | 1983-06-09 | 1986-02-04 | Mieczyslaw Mirowski | Data compression of ECG data using delta modulation |
| EP0402508B2 (de) * | 1989-06-15 | 2002-10-23 | St. Jude Medical AB | Einrichtung zum Detektieren einer Folge von anormalen Ereignissen in einem elektrischen Signal, insbesondere dem Depolarisationssignal eines Herzens |
| US5014284A (en) * | 1989-06-30 | 1991-05-07 | Cardiac Telecom Corporation | Discrete slope delta modulation with recovery means |
-
1992
- 1992-07-31 DE DE59209305T patent/DE59209305D1/de not_active Expired - Fee Related
- 1992-07-31 EP EP92113112A patent/EP0583490B1/de not_active Expired - Lifetime
-
1993
- 1993-07-30 US US08/100,043 patent/US5353801A/en not_active Expired - Lifetime
- 1993-07-30 JP JP5189863A patent/JPH06224770A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0583490A1 (de) | 1994-02-23 |
| US5353801A (en) | 1994-10-11 |
| DE59209305D1 (de) | 1998-05-28 |
| EP0583490B1 (de) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245343A (en) | Enhanced accuracy delta-sigma A/D converter | |
| US4171466A (en) | Digital wave generator for composite tone | |
| WO1993004535A1 (en) | Digitally controlled adaptive slew rate delta modulated ad-converter | |
| US5410310A (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
| US4731602A (en) | Converter | |
| JPH06224770A (ja) | 電気信号の処理方法 | |
| GB2111687A (en) | Heart pacer with digital processing of ecg signal | |
| US4206323A (en) | Dual tone multifrequency signal receiver | |
| US5621407A (en) | Digital/analog converter | |
| US4532494A (en) | Adaptive delta codec which varies a delta signal in accordance with a characteristic of an input analog signal | |
| FI74848C (fi) | Kretsanordning foer taloeverfoering vid en abonnentlinje. | |
| US5357248A (en) | Sampling rate converter | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JPS5833726B2 (ja) | デルタ変調回路装置 | |
| JPH0435526A (ja) | 積分型変換装置 | |
| EP0289082A1 (en) | Digital-to-analog converter | |
| JP3171026B2 (ja) | 周波数スペクトル分析装置 | |
| US5053729A (en) | Pulse-width modulator | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| JPS5816811B2 (ja) | アナログ・デイジタル変換装置 | |
| EP0099203A2 (en) | Square root extractor circuits | |
| US6052075A (en) | Data processing device having a D/A function | |
| JPH1098385A (ja) | アナログ−ディジタル変換器 | |
| SU1714785A2 (ru) | Формирователь случайных сигналов | |
| JPH0685679A (ja) | Ｄ／ａ変換装置 |