JPH06230417A - 画像表示装置およびその製造方法 - Google Patents
画像表示装置およびその製造方法Info
- Publication number
- JPH06230417A JPH06230417A JP29685292A JP29685292A JPH06230417A JP H06230417 A JPH06230417 A JP H06230417A JP 29685292 A JP29685292 A JP 29685292A JP 29685292 A JP29685292 A JP 29685292A JP H06230417 A JPH06230417 A JP H06230417A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating thin
- film
- pinhole
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、配線間の短絡を防止し、画像表示
装置の歩留まりを大幅に向上することを目的とする。 【構成】 走査線２上に第１の絶縁性薄膜３（窒化珪素
膜）を形成した後、弗酸溶液に対しエッチングされにく
い薄膜１０（酸化タンタル膜）を形成し、その後に第２
の絶縁性薄膜４（窒化珪素膜）、アモルファスＳｉ層
７、保護膜８（窒化珪素膜）をプラズマＣＶＤ法で連続
形成したものである。 【効果】 たとえ半導体層７そのものにピンホールがあ
ったり、またその下の第２の絶縁性薄膜４にフレークや
パーティクルなどの異物が付着し、その上の半導体層７
がその異物を完全に被覆できずにピンホールが生じて
も、保護用の第３の絶縁性薄膜８を薬液あるいは反応性
ガス（弗酸）でエッチングする際、発生するピンホール
は薄膜１０の上でストップされその下の第１の絶縁性薄
膜である第１の絶縁性薄膜３は影響を受けない。これに
より、絶縁耐圧は最低でも第１の絶縁性薄膜の絶縁耐圧
で確保されるため、製品の信頼性が大幅に向上するなど
その実用的効果は非常に大なるものがある。
装置の歩留まりを大幅に向上することを目的とする。 【構成】 走査線２上に第１の絶縁性薄膜３（窒化珪素
膜）を形成した後、弗酸溶液に対しエッチングされにく
い薄膜１０（酸化タンタル膜）を形成し、その後に第２
の絶縁性薄膜４（窒化珪素膜）、アモルファスＳｉ層
７、保護膜８（窒化珪素膜）をプラズマＣＶＤ法で連続
形成したものである。 【効果】 たとえ半導体層７そのものにピンホールがあ
ったり、またその下の第２の絶縁性薄膜４にフレークや
パーティクルなどの異物が付着し、その上の半導体層７
がその異物を完全に被覆できずにピンホールが生じて
も、保護用の第３の絶縁性薄膜８を薬液あるいは反応性
ガス（弗酸）でエッチングする際、発生するピンホール
は薄膜１０の上でストップされその下の第１の絶縁性薄
膜である第１の絶縁性薄膜３は影響を受けない。これに
より、絶縁耐圧は最低でも第１の絶縁性薄膜の絶縁耐圧
で確保されるため、製品の信頼性が大幅に向上するなど
その実用的効果は非常に大なるものがある。
Description
【０００１】
【産業上の利用分野】本発明は従来のブラウン管に代わ
り、パソコンやテレビ等の表示機器として使用されつつ
ある液晶ディスプレイなどの平面型画像表示装置に関す
るものである。
り、パソコンやテレビ等の表示機器として使用されつつ
ある液晶ディスプレイなどの平面型画像表示装置に関す
るものである。
【０００２】
【従来の技術】液晶ディスプレイを始めとした薄膜形成
技術を用いたデバイスは軽薄短小、省エネルギーが求め
られる中、今後ますますその市場拡大が期待されてい
る。
技術を用いたデバイスは軽薄短小、省エネルギーが求め
られる中、今後ますますその市場拡大が期待されてい
る。
【０００３】以下、従来の液晶ディスプレイの構造並び
にその製造方法について説明する。図２（ａ）は薄膜半
導体を用いたＴＦＴ（Thin Film Transistorの略）液晶
ディスプレイのＴＦＴパネルの一部分の概略平面図、同
図（ｂ）は信号線と走査線の交差部並びにスイッチング
素子の断面構造図である。
にその製造方法について説明する。図２（ａ）は薄膜半
導体を用いたＴＦＴ（Thin Film Transistorの略）液晶
ディスプレイのＴＦＴパネルの一部分の概略平面図、同
図（ｂ）は信号線と走査線の交差部並びにスイッチング
素子の断面構造図である。
【０００４】図において、ガラス基板１の上に走査線２
が形成され、その上に例えば熱ＣＶＤ法で形成された酸
化珪素膜３、さらにその上にプラズマＣＶＤ法で形成さ
れた窒化珪素膜４などの絶縁性薄膜を介して信号線５が
直行配列されている。
が形成され、その上に例えば熱ＣＶＤ法で形成された酸
化珪素膜３、さらにその上にプラズマＣＶＤ法で形成さ
れた窒化珪素膜４などの絶縁性薄膜を介して信号線５が
直行配列されている。
【０００５】また、スイッチング素子である薄膜トラン
ジスタ（ＴＦＴ）６の断面構造は、走査線２の一部がゲ
ート電極となり、その上にゲート絶縁膜として酸化珪素
膜３および窒化珪素膜４が形成され、その上に半導体層
であるアモルファスＳｉ層７、さらにその上には保護膜
としての窒化珪素膜８が形成されている。また、信号線
５はＴＦＴ６のソース電極につながり、さらにＴＦＴ６
のドレイン電極が絵素電極９に接続された構造となって
いる。
ジスタ（ＴＦＴ）６の断面構造は、走査線２の一部がゲ
ート電極となり、その上にゲート絶縁膜として酸化珪素
膜３および窒化珪素膜４が形成され、その上に半導体層
であるアモルファスＳｉ層７、さらにその上には保護膜
としての窒化珪素膜８が形成されている。また、信号線
５はＴＦＴ６のソース電極につながり、さらにＴＦＴ６
のドレイン電極が絵素電極９に接続された構造となって
いる。
【０００６】実際にはこの単位セルが、一つの液晶パネ
ルに数十万個〜約百万個配列された構成となっている。
また図２（ｂ）に示すように、走査線２の上には絶縁性
薄膜３，４を介し信号線５が周期的に交差した構造とな
っている。この交差部が１枚のＴＦＴパネル内に数十万
個〜約百万個存在することになる。またその動作は、あ
る一本の走査線に電圧が印加された際、それに接続され
た全てのＴＦＴ６がオン状態となり、その時点でそれぞ
れの信号線５からの電圧がＴＦＴ６を介して絵素電極９
に印加されるものである。
ルに数十万個〜約百万個配列された構成となっている。
また図２（ｂ）に示すように、走査線２の上には絶縁性
薄膜３，４を介し信号線５が周期的に交差した構造とな
っている。この交差部が１枚のＴＦＴパネル内に数十万
個〜約百万個存在することになる。またその動作は、あ
る一本の走査線に電圧が印加された際、それに接続され
た全てのＴＦＴ６がオン状態となり、その時点でそれぞ
れの信号線５からの電圧がＴＦＴ６を介して絵素電極９
に印加されるものである。
【０００７】かかる構成のＴＦＴパネルの製造方法は、
まずガラス基板１（例えばコーニング社製♯７０５９）
の上にアルミニウムなどをスパッタリング法などで真空
蒸着し、その後フォトリソグラフィ法およびエッチング
により所望の配線パターンを形成し走査線２を形成す
る。そして、熱ＣＶＤ法あるいはプラズマＣＶＤ法など
で酸化珪素膜３を、またプラズマＣＶＤ法で窒化珪素膜
４並びにアモルファスＳｉ層７、さらには保護用の窒化
珪素膜８を連続堆積させる。その後フォトリソグラフィ
法、そして弗酸溶液などのエッチングにより窒化珪素膜
８を所望のパターンに形成する。この時、絶縁性薄膜
３，４の膜厚は数千Åと非常に薄いものである。その後
再び、アルミニウムや酸化インジウム錫（ＩＴＯ）など
をスパッタリング法などで真空蒸着し、その後フォトリ
ソグラフィ法およびエッチングにより所望の配線パター
ンを形成し信号線５あるいは絵素電極９を形成する。図
２（ｂ）に示すように、先に形成した酸化珪素膜３と窒
化珪素膜４などの絶縁性薄膜は、ＴＦＴ６のゲート絶縁
膜の機能を有する他、走査線２と信号線５との層間絶縁
の目的をも同時に有している。また、これら絶縁性薄膜
が酸化珪素膜３と窒化珪素膜４の２層構造となっている
のは、それぞれの薄膜形成時にピンホールが発生しても
下部の走査線やゲート電極と上部の信号線５やソース電
極あるいはドレイン電極との短絡を防止するための冗長
を目的とするものである。
まずガラス基板１（例えばコーニング社製♯７０５９）
の上にアルミニウムなどをスパッタリング法などで真空
蒸着し、その後フォトリソグラフィ法およびエッチング
により所望の配線パターンを形成し走査線２を形成す
る。そして、熱ＣＶＤ法あるいはプラズマＣＶＤ法など
で酸化珪素膜３を、またプラズマＣＶＤ法で窒化珪素膜
４並びにアモルファスＳｉ層７、さらには保護用の窒化
珪素膜８を連続堆積させる。その後フォトリソグラフィ
法、そして弗酸溶液などのエッチングにより窒化珪素膜
８を所望のパターンに形成する。この時、絶縁性薄膜
３，４の膜厚は数千Åと非常に薄いものである。その後
再び、アルミニウムや酸化インジウム錫（ＩＴＯ）など
をスパッタリング法などで真空蒸着し、その後フォトリ
ソグラフィ法およびエッチングにより所望の配線パター
ンを形成し信号線５あるいは絵素電極９を形成する。図
２（ｂ）に示すように、先に形成した酸化珪素膜３と窒
化珪素膜４などの絶縁性薄膜は、ＴＦＴ６のゲート絶縁
膜の機能を有する他、走査線２と信号線５との層間絶縁
の目的をも同時に有している。また、これら絶縁性薄膜
が酸化珪素膜３と窒化珪素膜４の２層構造となっている
のは、それぞれの薄膜形成時にピンホールが発生しても
下部の走査線やゲート電極と上部の信号線５やソース電
極あるいはドレイン電極との短絡を防止するための冗長
を目的とするものである。
【０００８】
【発明が解決しようとする課題】上述するようにＴＦＴ
パネルは、走査線２を形成した後に熱ＣＶＤ法で酸化珪
素膜３、さらにプラズマＣＶＤ法で窒化珪素膜４、アモ
ルファスＳｉ層７、および保護用の窒化珪素膜８を形成
し、その後スイッチング素子形成のために保護用の窒化
珪素膜８を弗酸溶液でエッチングするわけであるが、こ
の場合その下層のアモルファスＳｉ層７は、弗酸溶液に
対しエッチングされにくいため、本来これがエッチング
ストッパーとなり、さらにその下の窒化珪素膜４や酸化
珪素膜３は弗酸溶液によるエッチングから保護されるこ
ととなる。
パネルは、走査線２を形成した後に熱ＣＶＤ法で酸化珪
素膜３、さらにプラズマＣＶＤ法で窒化珪素膜４、アモ
ルファスＳｉ層７、および保護用の窒化珪素膜８を形成
し、その後スイッチング素子形成のために保護用の窒化
珪素膜８を弗酸溶液でエッチングするわけであるが、こ
の場合その下層のアモルファスＳｉ層７は、弗酸溶液に
対しエッチングされにくいため、本来これがエッチング
ストッパーとなり、さらにその下の窒化珪素膜４や酸化
珪素膜３は弗酸溶液によるエッチングから保護されるこ
ととなる。
【０００９】しかし実際には、アモルファスＳｉ層７は
膜厚数百Åと非常に薄く、膜自体にピンホールが存在し
たり、あるいはその下層の窒化珪素膜４にはプラズマＣ
ＶＤ法で形成する製法上多くのフレークやパーティクル
などの異物が付着しており、これを薄いアモルファスＳ
ｉ層７が完全に被覆できないことによるピンホールが数
多く存在している。そして、そのピンホールを通してさ
らに下の２層の絶縁性薄膜３，４も弗酸溶液でエッチン
グされ３層をつらぬくピンホール１１が発生しやすくな
り、電気的に絶縁されるべき走査線２と信号線５間がピ
ンホール１１により短絡するという不具合が多発してい
た。
膜厚数百Åと非常に薄く、膜自体にピンホールが存在し
たり、あるいはその下層の窒化珪素膜４にはプラズマＣ
ＶＤ法で形成する製法上多くのフレークやパーティクル
などの異物が付着しており、これを薄いアモルファスＳ
ｉ層７が完全に被覆できないことによるピンホールが数
多く存在している。そして、そのピンホールを通してさ
らに下の２層の絶縁性薄膜３，４も弗酸溶液でエッチン
グされ３層をつらぬくピンホール１１が発生しやすくな
り、電気的に絶縁されるべき走査線２と信号線５間がピ
ンホール１１により短絡するという不具合が多発してい
た。
【００１０】また走査線２と信号線５との初期的な短絡
には至らずとも、ピンホール１１の深さに依存してその
部分の絶縁耐圧に大きなばらつきが生じ、耐圧の低い部
分が後工程で短絡したり、また製品となった後でも実使
用するうちにその部分が劣化し市場での不良に至る可能
性も大きいなど、信頼性の面でも非常に課題が多かっ
た。
には至らずとも、ピンホール１１の深さに依存してその
部分の絶縁耐圧に大きなばらつきが生じ、耐圧の低い部
分が後工程で短絡したり、また製品となった後でも実使
用するうちにその部分が劣化し市場での不良に至る可能
性も大きいなど、信頼性の面でも非常に課題が多かっ
た。
【００１１】１枚のＴＦＴパネルに先のような走査線と
信号線の交差部が数十万個〜約百万個存在するが、この
うち一箇所でも絶縁性薄膜のピンホールや欠落が発生す
ればその部分の走査線と信号線が短絡し、液晶ディスプ
レイとしては不良となってしまうわけである。このため
現在液晶ディスプレイの歩留まりは低く、コストアップ
の主原因の一つとなっている。
信号線の交差部が数十万個〜約百万個存在するが、この
うち一箇所でも絶縁性薄膜のピンホールや欠落が発生す
ればその部分の走査線と信号線が短絡し、液晶ディスプ
レイとしては不良となってしまうわけである。このため
現在液晶ディスプレイの歩留まりは低く、コストアップ
の主原因の一つとなっている。
【００１２】ここで、走査線２に直接接触する絶縁性薄
膜として弗酸溶液に対しエッチングされにくい材料を使
用することが考えられるが、弗酸溶液にエッチングされ
にくい絶縁性膜は一般的に電気的絶縁性に劣るとともに
その形成法もスパッタリング法などに限られ、下地の段
差部の被覆性に劣るなどの課題を有しており実用的では
ない。また、アモルファスＳｉ層７に直接接触する絶縁
性薄膜と保護用の絶縁性薄膜はトランジスタ特性並びに
その信頼性の点から窒化珪素膜が最適であり、現時点で
はこれを用いざるをえないのが実状である。
膜として弗酸溶液に対しエッチングされにくい材料を使
用することが考えられるが、弗酸溶液にエッチングされ
にくい絶縁性膜は一般的に電気的絶縁性に劣るとともに
その形成法もスパッタリング法などに限られ、下地の段
差部の被覆性に劣るなどの課題を有しており実用的では
ない。また、アモルファスＳｉ層７に直接接触する絶縁
性薄膜と保護用の絶縁性薄膜はトランジスタ特性並びに
その信頼性の点から窒化珪素膜が最適であり、現時点で
はこれを用いざるをえないのが実状である。
【００１３】
【課題を解決するための手段】これら従来の課題を解決
するために本発明の画像表示装置は、走査線上の第１の
絶縁性薄膜を形成した後、弗酸溶液に対してエッチング
されにくい（エッチングレートの小さい）薄膜を形成
し、その後第２の絶縁性薄膜、半導体層、および第３の
絶縁性薄膜を形成するものである。
するために本発明の画像表示装置は、走査線上の第１の
絶縁性薄膜を形成した後、弗酸溶液に対してエッチング
されにくい（エッチングレートの小さい）薄膜を形成
し、その後第２の絶縁性薄膜、半導体層、および第３の
絶縁性薄膜を形成するものである。
【００１４】
【作用】上記構成によれば、弗酸溶液によるエッチング
で半導体層に発生したピンホールを通して下地の第２の
絶縁性薄膜がエッチングされても、その下の耐弗酸性薄
膜でピンホールの進行は阻止され、第１の絶縁性薄膜は
弗酸溶液にエッチングされることなく、この部分で走査
線と信号線の完全な絶縁性を実現することができる。
で半導体層に発生したピンホールを通して下地の第２の
絶縁性薄膜がエッチングされても、その下の耐弗酸性薄
膜でピンホールの進行は阻止され、第１の絶縁性薄膜は
弗酸溶液にエッチングされることなく、この部分で走査
線と信号線の完全な絶縁性を実現することができる。
【００１５】
【実施例】以下本発明の画像表示装置の一実施例につい
て、図１に示したＴＦＴパネルの断面構造図を参照しな
がら説明する。
て、図１に示したＴＦＴパネルの断面構造図を参照しな
がら説明する。
【００１６】本実施例の画像表示装置においては、図２
に示す従来のものとほぼ同一であり、同一箇所には同一
符号を付した。またＴＦＴパネルとしての基本構造並び
に動作原理は従来のものと同一である。
に示す従来のものとほぼ同一であり、同一箇所には同一
符号を付した。またＴＦＴパネルとしての基本構造並び
に動作原理は従来のものと同一である。
【００１７】図１に示すＴＦＴパネルでは、従来同様に
形成された走査線２の上に第１の絶縁性薄膜である酸化
珪素膜３を１０００Å形成し、さらにその上に弗酸溶液
に対しほとんどエッチングされない酸化タンタル（Ｔａ
Ｏx）膜１０をスパッタリング法で１０００Å堆積し
た。そしてその上に第２の絶縁性薄膜である窒化珪素膜
４を１０００Å、アモルファスＳｉ層７を５００Å、お
よび保護用の窒化珪素膜８（第３の絶縁性薄膜）を１０
００ÅそれぞれプラズマＣＶＤ法で連続堆積した。その
後上部の保護用の窒化珪素膜８を弗酸濃度が６ｗｔ％の
弗酸・弗化アンモニウム混合液でエッチングした。この
時、例えばアモルファスＳｉ層７そのものにピンホール
があったり、またその下の窒化珪素膜４にフレークやパ
ーティクルなどの異物が付着し、その上のアモルファス
Ｓｉ層７がその異物を完全に被覆できずにピンホールが
生じても保護用の窒化珪素膜８を弗酸でエッチングする
際発生するピンホール１１は耐弗酸性薄膜の酸化タンタ
ル膜１０の上でストップされその下の第１の絶縁性薄膜
である酸化珪素膜３は影響を受けない。その後アルミニ
ウムや酸化インジウム錫（ＩＴＯ）などをスパッタリン
グ法などで真空蒸着し、それぞれフォトリソグラフィ法
およびエッチングにより所望の配線パターンを形成し信
号線５あるいは絵素電極９を形成した。
形成された走査線２の上に第１の絶縁性薄膜である酸化
珪素膜３を１０００Å形成し、さらにその上に弗酸溶液
に対しほとんどエッチングされない酸化タンタル（Ｔａ
Ｏx）膜１０をスパッタリング法で１０００Å堆積し
た。そしてその上に第２の絶縁性薄膜である窒化珪素膜
４を１０００Å、アモルファスＳｉ層７を５００Å、お
よび保護用の窒化珪素膜８（第３の絶縁性薄膜）を１０
００ÅそれぞれプラズマＣＶＤ法で連続堆積した。その
後上部の保護用の窒化珪素膜８を弗酸濃度が６ｗｔ％の
弗酸・弗化アンモニウム混合液でエッチングした。この
時、例えばアモルファスＳｉ層７そのものにピンホール
があったり、またその下の窒化珪素膜４にフレークやパ
ーティクルなどの異物が付着し、その上のアモルファス
Ｓｉ層７がその異物を完全に被覆できずにピンホールが
生じても保護用の窒化珪素膜８を弗酸でエッチングする
際発生するピンホール１１は耐弗酸性薄膜の酸化タンタ
ル膜１０の上でストップされその下の第１の絶縁性薄膜
である酸化珪素膜３は影響を受けない。その後アルミニ
ウムや酸化インジウム錫（ＩＴＯ）などをスパッタリン
グ法などで真空蒸着し、それぞれフォトリソグラフィ法
およびエッチングにより所望の配線パターンを形成し信
号線５あるいは絵素電極９を形成した。
【００１８】本実施例では、耐弗酸性の薄膜として絶縁
性の酸化タンタル膜を用いたが、弗酸に対するエッチン
グレートがその他の窒化珪素膜や酸化珪素膜に比べ小さ
ければ何でもよく、場合によっては金属などの導電性膜
も応用できる。実用上、絶縁性薄膜に比べエッチングレ
ートが１／２以下であれば十分である。
性の酸化タンタル膜を用いたが、弗酸に対するエッチン
グレートがその他の窒化珪素膜や酸化珪素膜に比べ小さ
ければ何でもよく、場合によっては金属などの導電性膜
も応用できる。実用上、絶縁性薄膜に比べエッチングレ
ートが１／２以下であれば十分である。
【００１９】
【発明の効果】本発明によれば、アモルファスＳｉ等の
半導体層そのものにピンホールがあったり、またその下
の第２の絶縁性薄膜にフレークやパーティクルなどの異
物が付着し半導体層がその異物を完全に被覆できずにピ
ンホールが生じても、保護用の第３の絶縁性薄膜を薬液
あるいは反応性ガスでエッチングする際発生する膜のピ
ンホールは絶縁性薄膜よりもエッチングレートの小さい
薄膜の上でストップされ、その下の第１の絶縁性薄膜は
影響を受けない。
半導体層そのものにピンホールがあったり、またその下
の第２の絶縁性薄膜にフレークやパーティクルなどの異
物が付着し半導体層がその異物を完全に被覆できずにピ
ンホールが生じても、保護用の第３の絶縁性薄膜を薬液
あるいは反応性ガスでエッチングする際発生する膜のピ
ンホールは絶縁性薄膜よりもエッチングレートの小さい
薄膜の上でストップされ、その下の第１の絶縁性薄膜は
影響を受けない。
【００２０】この結果、従来液晶パネルの不良の大半を
占めていた走査線と信号線の短絡不良を大幅に低減する
ことが可能となり、ＴＦＴ工程での歩留まりを９０％以
上と従来の１．５〜３倍に向上させることができた。さ
らには、絶縁耐圧が最低でも第１の絶縁性薄膜の絶縁耐
圧で確保されるため、製品の信頼性が大幅に向上するな
どその実用性効果は非常に大なるものがある。
占めていた走査線と信号線の短絡不良を大幅に低減する
ことが可能となり、ＴＦＴ工程での歩留まりを９０％以
上と従来の１．５〜３倍に向上させることができた。さ
らには、絶縁耐圧が最低でも第１の絶縁性薄膜の絶縁耐
圧で確保されるため、製品の信頼性が大幅に向上するな
どその実用性効果は非常に大なるものがある。
【図１】本発明の一実施例の画像表示装置の部分的断面
構造図
構造図
【図２】従来のＴＦＴパネルを示す図 （ａ）同概略平面図 （ｂ）同部分的断面構造図
２ 走査線 ３ 第１の絶縁性薄膜 ４ 第２の絶縁性薄膜 ５ 信号線 ７ アモルファスＳｉ半導体層 ８ 保護用絶縁性薄膜 １０ 耐弗酸性薄膜 １１ ピンホール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】１ ガラス基板 ２ 走査線 ３ 第１の絶縁性薄膜 ４ 第２の絶縁性薄膜 ５ 信号線６ ＴＦＴ ７ アモルファスＳｉ半導体層 ８ 保護用絶縁性薄膜 １０ 耐弗酸性薄膜 １１ ピンホール
Claims (2)
- 【請求項１】絶縁性薄膜を介して互いに交差し配置され
た走査線及び信号線を有し、この走査線あるいは信号線
上に形成された保護膜をエッチングする際使用する薬液
や反応性ガスに対するエッチングレートが前記絶縁性薄
膜より小さい薄膜を前記走査線と信号線間に形成したこ
とを特徴とする画像表示装置。 - 【請求項２】絶縁性基板上に走査線を形成し、その上に
第１の絶縁性薄膜を形成した後、所望の薬液やガスに対
するエッチングレートが前記第１および以下の第２，第
３の絶縁性薄膜のエッチングレートより小さい薄膜を形
成し、さらにその上に前記第２の絶縁性薄膜、半導体層
および前記第３の絶縁性薄膜を順次形成し、その後前記
第３の絶縁性薄膜をエッチングすることを特徴とする画
像表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29685292A JPH06230417A (ja) | 1992-11-06 | 1992-11-06 | 画像表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29685292A JPH06230417A (ja) | 1992-11-06 | 1992-11-06 | 画像表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06230417A true JPH06230417A (ja) | 1994-08-19 |
Family
ID=17839001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29685292A Pending JPH06230417A (ja) | 1992-11-06 | 1992-11-06 | 画像表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06230417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805254A (en) * | 1995-10-12 | 1998-09-08 | Canon Kabushiki Kaisha | Liquid crystal device and process for production thereof having plural insulating layers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135071A (ja) * | 1989-10-20 | 1991-06-10 | Casio Comput Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH04188769A (ja) * | 1990-11-22 | 1992-07-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
-
1992
- 1992-11-06 JP JP29685292A patent/JPH06230417A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135071A (ja) * | 1989-10-20 | 1991-06-10 | Casio Comput Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH04188769A (ja) * | 1990-11-22 | 1992-07-07 | Casio Comput Co Ltd | 薄膜トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805254A (en) * | 1995-10-12 | 1998-09-08 | Canon Kabushiki Kaisha | Liquid crystal device and process for production thereof having plural insulating layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190023B1 (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| JP3413000B2 (ja) | アクティブマトリックス液晶パネル | |
| US5498573A (en) | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| US7910412B2 (en) | Method of fabricating an array substrate | |
| GB2275809A (en) | Liquid crystal display | |
| JPH0381737A (ja) | 液晶表示装置 | |
| JPH0715017A (ja) | 平板表示装置およびその製造方法 | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| JP2000194012A (ja) | 薄膜トランジスタマトリクスの製造方法と薄膜トランジスタマトリクス | |
| JP3192813B2 (ja) | 液晶表示装置 | |
| KR100333270B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP3287070B2 (ja) | 液晶表示パネルと配線パターンの修復方法 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| JPH0588199A (ja) | 液晶表示装置 | |
| JP3169322B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH05323378A (ja) | 液晶表示装置用アレイ基板 | |
| JPH0568708B2 (ja) | ||
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| JP2768590B2 (ja) | アクティブマトリクス基板 |