JPH06230746A - 能動マトリックス液晶表示システム及び該システムの動作方法 - Google Patents
能動マトリックス液晶表示システム及び該システムの動作方法Info
- Publication number
- JPH06230746A JPH06230746A JP41791790A JP41791790A JPH06230746A JP H06230746 A JPH06230746 A JP H06230746A JP 41791790 A JP41791790 A JP 41791790A JP 41791790 A JP41791790 A JP 41791790A JP H06230746 A JPH06230746 A JP H06230746A
- Authority
- JP
- Japan
- Prior art keywords
- address lines
- pair
- mim
- charge
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
- G09G2300/0895—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element having more than one selection line for a two-terminal active matrix LCD, e.g. Lechner and D2R circuits
Landscapes
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 蓄積素子を含み且つＭＩＭダイオードブロッ
キング素子を含む能動マトリックス液晶表示システム及
びその駆動方法を提供する。 【構成】 蓄積素子４６は１対の平行な行選択アドレス
ライン１２，１２′，１４，１４′及び列アドレスライ
ン１８，２０を介してアドレス指定され得る。行選択ア
ドレスライン１２，１２′間に１対のＭＩＭデバイス３
４，３６が接続され、蓄積素子４６は共通節点３８と、
充電電位を印加される列アドレスライン１８との間に接
続されている。蓄積素子充電時、反対の極性を有する動
作電位が行選択アドレスライン対に、２つのＭＩＭデバ
イスを順方向及び逆方向にバイアスするべく印加され、
それによって電荷が蓄積素子に保持される。
キング素子を含む能動マトリックス液晶表示システム及
びその駆動方法を提供する。 【構成】 蓄積素子４６は１対の平行な行選択アドレス
ライン１２，１２′，１４，１４′及び列アドレスライ
ン１８，２０を介してアドレス指定され得る。行選択ア
ドレスライン１２，１２′間に１対のＭＩＭデバイス３
４，３６が接続され、蓄積素子４６は共通節点３８と、
充電電位を印加される列アドレスライン１８との間に接
続されている。蓄積素子充電時、反対の極性を有する動
作電位が行選択アドレスライン対に、２つのＭＩＭデバ
イスを順方向及び逆方向にバイアスするべく印加され、
それによって電荷が蓄積素子に保持される。
Description
【０００１】
【産業上の利用分野】本発明は一般に、電子マトリック
スシステム及び該システムの作動方法に関する。本発明
は中でも特に、蓄積素子を含み且つＭＩＭダイオードブ
ロッキング素子を使用しているマトリックスシステム、
及び電荷を選択された蓄積素子に速やかに蓄積させ且つ
蓄積された電荷を効果的に保存するための駆動手段に関
する。本発明は、蓄積素子が表示用画素の形態をとって
いる能動マトリックス液晶表示システムに特に有効であ
る。
スシステム及び該システムの作動方法に関する。本発明
は中でも特に、蓄積素子を含み且つＭＩＭダイオードブ
ロッキング素子を使用しているマトリックスシステム、
及び電荷を選択された蓄積素子に速やかに蓄積させ且つ
蓄積された電荷を効果的に保存するための駆動手段に関
する。本発明は、蓄積素子が表示用画素の形態をとって
いる能動マトリックス液晶表示システムに特に有効であ
る。
【０００２】
【従来の技術】多くの電子マトリックスシステムでは、
それぞれが単一のアドレスを有する蓄積素子のアレイ
は、電荷を蓄積させるのに使用され、また例えばメモリ
アレイ及び光感応表示装置（ｌｉｇｈｔ ｉｎｆｌｕｅ
ｎｃｉｎｇ ｄｉｓｐｌａｙｓ）を含み得る。この光感
応表示装置では、蓄積素子は画素の形態をとっている。
画素は一般に、離隔され且つ対面する１組の電極を含ん
でおり、これらの電極はその間に配置された光感応材料
を有する。その結果、各画素は、電荷が蓄積され得るコ
ンデンサを構成している。画素に電荷が蓄積されると、
電圧電位が電極を横切って、電界が光感応材料を横切
る。蓄積された電荷の量を制御することにより、光感応
材料の特性が、所望の光感応効果を得るように制御され
得る。
それぞれが単一のアドレスを有する蓄積素子のアレイ
は、電荷を蓄積させるのに使用され、また例えばメモリ
アレイ及び光感応表示装置（ｌｉｇｈｔ ｉｎｆｌｕｅ
ｎｃｉｎｇ ｄｉｓｐｌａｙｓ）を含み得る。この光感
応表示装置では、蓄積素子は画素の形態をとっている。
画素は一般に、離隔され且つ対面する１組の電極を含ん
でおり、これらの電極はその間に配置された光感応材料
を有する。その結果、各画素は、電荷が蓄積され得るコ
ンデンサを構成している。画素に電荷が蓄積されると、
電圧電位が電極を横切って、電界が光感応材料を横切
る。蓄積された電荷の量を制御することにより、光感応
材料の特性が、所望の光感応効果を得るように制御され
得る。
【０００３】光感応材料が液晶材料のときは、材料に与
えられる電界が一定の閾値を上回ると、液晶材料分子の
整列が実施され得る。よく知られているように、液晶表
示システムは一般に、このシステムの両側に配置される
偏光子（ｐｏｌａｒｉｚｅｓ）と、液晶表示用材料の両
側に配置される整列層とを含んでいる。液晶表示用材料
を横切る電界が閾値を上回ると、画素は偏光子と整列層
との相対的な整列に応じて光透過性又は光吸収性を有し
得る。電界が閾値を下回ると、反対の光感応作用が得ら
れ得る。表示システムは一般に多くの画素を含んでいる
ので、画像は、どの画素が光透過性を有し、どの画素が
光吸収性を有するかを選択的に制御することにより形成
され得る。
えられる電界が一定の閾値を上回ると、液晶材料分子の
整列が実施され得る。よく知られているように、液晶表
示システムは一般に、このシステムの両側に配置される
偏光子（ｐｏｌａｒｉｚｅｓ）と、液晶表示用材料の両
側に配置される整列層とを含んでいる。液晶表示用材料
を横切る電界が閾値を上回ると、画素は偏光子と整列層
との相対的な整列に応じて光透過性又は光吸収性を有し
得る。電界が閾値を下回ると、反対の光感応作用が得ら
れ得る。表示システムは一般に多くの画素を含んでいる
ので、画像は、どの画素が光透過性を有し、どの画素が
光吸収性を有するかを選択的に制御することにより形成
され得る。
【０００４】液晶表示システム（ＬＣＤ）では、一定の
間隔で、例えば３０フレーム／秒のフレーム速度で各画
素の条件を更新することが必要である。画素は限定され
た時間、与えられた電位を保存するか又は蓄積すること
ができるので、上記の作業が必要である。ネマチック液
晶表示用材料が使用されるときにも更新が必要である。
何故ならば、与えられる電位は、このような液晶表示用
材料の劣化を避けるために、代替（ａｌｔｅｒｎａｔ
ｅ）フレーム中は反対にされなければならないからであ
る。表示された画像が規則的に変化することが予想され
るとき、例えば表示された画像が絶えず動いているとき
にも更新が必要である。従って、電荷を速やかに画素に
転送して蓄積させ、且つ少なくとも１つのフレーム期間
の間、蓄積された電荷を有効に保存する能力が重要であ
る。
間隔で、例えば３０フレーム／秒のフレーム速度で各画
素の条件を更新することが必要である。画素は限定され
た時間、与えられた電位を保存するか又は蓄積すること
ができるので、上記の作業が必要である。ネマチック液
晶表示用材料が使用されるときにも更新が必要である。
何故ならば、与えられる電位は、このような液晶表示用
材料の劣化を避けるために、代替（ａｌｔｅｒｎａｔ
ｅ）フレーム中は反対にされなければならないからであ
る。表示された画像が規則的に変化することが予想され
るとき、例えば表示された画像が絶えず動いているとき
にも更新が必要である。従って、電荷を速やかに画素に
転送して蓄積させ、且つ少なくとも１つのフレーム期間
の間、蓄積された電荷を有効に保存する能力が重要であ
る。
【０００５】液晶表示システムの画素を正確に駆動する
ために、能動マトリックスが使用されていた。このよう
な能動マトリックスでは、各画素は１つ以上の閾値装置
に結合されており、画素に蓄積されるべき電位は、この
閾値装置を通じて画素に与えられる。閾値装置は電界効
果トランジスタ又はｐ−ｉ−ｎダイオードの形態をとっ
ていた。例えば、構成の異なる閾値装置を使用する種々
の能動マトリックスが、例えばアノード−カソード間ダ
イオードの構成でのディスクリート結晶性シリコンダイ
オードを開示しているＭａｒｌｏｗｅ等による米国特許
第３，６５４，６０６号、リングダイオード構造体を教
示するＭｉｎｅｒ等による米国特許第４，２５１，１３
６号、及び論文”Ａｃｔｉｖｅ Ａｄｄｒｅｓｓｉｎｇ
ｆｏｒ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ”
（６２ Ｊａｐａｎ Ｄｉｓｐｌａｙ １９８６）を含
む多数の参考文献に開示されている。
ために、能動マトリックスが使用されていた。このよう
な能動マトリックスでは、各画素は１つ以上の閾値装置
に結合されており、画素に蓄積されるべき電位は、この
閾値装置を通じて画素に与えられる。閾値装置は電界効
果トランジスタ又はｐ−ｉ−ｎダイオードの形態をとっ
ていた。例えば、構成の異なる閾値装置を使用する種々
の能動マトリックスが、例えばアノード−カソード間ダ
イオードの構成でのディスクリート結晶性シリコンダイ
オードを開示しているＭａｒｌｏｗｅ等による米国特許
第３，６５４，６０６号、リングダイオード構造体を教
示するＭｉｎｅｒ等による米国特許第４，２５１，１３
６号、及び論文”Ａｃｔｉｖｅ Ａｄｄｒｅｓｓｉｎｇ
ｆｏｒ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ”
（６２ Ｊａｐａｎ Ｄｉｓｐｌａｙ １９８６）を含
む多数の参考文献に開示されている。
【０００６】閾値装置としてアモルファスシリコンダイ
オードを使用する能動マトリックス液晶表示システムは
例えば、１９８９年９月１９日に発行されたＲｏｂｅｒ
ｔＲ． Ｊｏｈｎｓｏｎ，Ｖｉｎｃｅｎｔ Ｄ． Ｃａ
ｎｎｅｌｌａ及びＺｖｉＹａｎｉｖによる米国特許第
４，８６８，６１６号に開示されている。この特許で開
示されている少なくとも１つの実施例では、各画素はア
ドレスラインの対と共通節点との間に対向しないアノー
ド−カソードの関係で結合された１組のｐ−ｉ−ｎダイ
オードを含んでいる。画素の一方の電極は共通節点に結
合され、他方の電極は、画素を充電する電位が与えられ
る他方のアドレスライン又はデータラインに結合されて
いる。ネマチック液晶表示用材料は電極間に配置されて
いる。充電電位が画素に与えられると、アドレスライン
の対及びデータラインに与えられる電位により、一方の
ｐ−ｉ−ｎダイオードはバイアスがかけられてオフ状態
となり、他方のｐ−ｉ−ｎダイオードはバイアスされて
オン状態となる。従って画素を充電させるために、充電
電位が一方のｐ−ｉ−ｎダイオードを通じて与えられ
る。その結果、画素を充電させるのに十分な電流を有す
る画素を提供するためには、オン状態のｐ−ｉ−ｎダイ
オードの非線形特性が克服されねばならない。この電流
を提供するためには、ｐ−ｉ−ｎダイオードを通じての
電圧降下が克服されねばならず、また充電電位も、ｐ−
ｉ−ｎダイオードにより与えられる直列抵抗を調整する
のに十分な時間だけ与えられねばならない。次のフレー
ム中、ダイオードの状態は、充電電位の極性の逆転を調
整するように反対にされる。これにより、共通節点での
電圧が変化し得る。共通節点での電位のこのような分散
は、画素が充電される最高電圧を制御するのに困難を呈
し、また表示システムのグレイスケール操作に悪影響を
及ぼし得る。
オードを使用する能動マトリックス液晶表示システムは
例えば、１９８９年９月１９日に発行されたＲｏｂｅｒ
ｔＲ． Ｊｏｈｎｓｏｎ，Ｖｉｎｃｅｎｔ Ｄ． Ｃａ
ｎｎｅｌｌａ及びＺｖｉＹａｎｉｖによる米国特許第
４，８６８，６１６号に開示されている。この特許で開
示されている少なくとも１つの実施例では、各画素はア
ドレスラインの対と共通節点との間に対向しないアノー
ド−カソードの関係で結合された１組のｐ−ｉ−ｎダイ
オードを含んでいる。画素の一方の電極は共通節点に結
合され、他方の電極は、画素を充電する電位が与えられ
る他方のアドレスライン又はデータラインに結合されて
いる。ネマチック液晶表示用材料は電極間に配置されて
いる。充電電位が画素に与えられると、アドレスライン
の対及びデータラインに与えられる電位により、一方の
ｐ−ｉ−ｎダイオードはバイアスがかけられてオフ状態
となり、他方のｐ−ｉ−ｎダイオードはバイアスされて
オン状態となる。従って画素を充電させるために、充電
電位が一方のｐ−ｉ−ｎダイオードを通じて与えられ
る。その結果、画素を充電させるのに十分な電流を有す
る画素を提供するためには、オン状態のｐ−ｉ−ｎダイ
オードの非線形特性が克服されねばならない。この電流
を提供するためには、ｐ−ｉ−ｎダイオードを通じての
電圧降下が克服されねばならず、また充電電位も、ｐ−
ｉ−ｎダイオードにより与えられる直列抵抗を調整する
のに十分な時間だけ与えられねばならない。次のフレー
ム中、ダイオードの状態は、充電電位の極性の逆転を調
整するように反対にされる。これにより、共通節点での
電圧が変化し得る。共通節点での電位のこのような分散
は、画素が充電される最高電圧を制御するのに困難を呈
し、また表示システムのグレイスケール操作に悪影響を
及ぼし得る。
【０００７】中でも特に、ｐ−ｉ−ｎダイオードはこの
ダイオードに関係する特性キャパシタンスを有する。こ
のキャパシタンスは画素の操作を低下させ得る。ｐ−ｉ
−ｎダイオードのキャパシタンスの好ましくない作用の
例としては、液晶画素のキャパシタンスに蓄積された電
荷に反対の極性を与えると、画素に与えられる電荷に対
する画素の感度が低減され得る。アドレッシング（即
ち、能動マトリックス液晶表示システム内の個々の画素
を充電させ且つ放電させるように、一連の電気パルスを
液晶マトリックスアレイに与えること）のために従来使
用されていた実質的に全ての方法で、上記作用が確認さ
れており、通常”キャパシティブキック”作用として知
られている。ｐ−ｉ−ｎダイオードが、このダイオード
に関係するキャパシタンスを再度充電させることにより
画素上の電荷を蓄積させるか又は散逸させるように、オ
フ状態又はブロッキング状態から、オン状態又は通電状
態に切り替えられると、ｐ−ｉ−ｎダイオード上に存在
する電荷を散逸させるのに必要な電流は、画素のキャパ
シタンスを再度充電させるのに必要な電流とは区別され
得ない。この状況では液晶画素は不適切な回数だけ充電
され得る。ダイオード装置がそれを防止するために使用
されていることがまさに問題であった。これらの型の駆
動方法の例は、例えばＭａｒｌｏｗｅ等による米国特許
第３，６５４，６０６号及びＰａｎｋｒａｔｚ等による
米国特許第３，７６５，７４７号に開示されている。
ダイオードに関係する特性キャパシタンスを有する。こ
のキャパシタンスは画素の操作を低下させ得る。ｐ−ｉ
−ｎダイオードのキャパシタンスの好ましくない作用の
例としては、液晶画素のキャパシタンスに蓄積された電
荷に反対の極性を与えると、画素に与えられる電荷に対
する画素の感度が低減され得る。アドレッシング（即
ち、能動マトリックス液晶表示システム内の個々の画素
を充電させ且つ放電させるように、一連の電気パルスを
液晶マトリックスアレイに与えること）のために従来使
用されていた実質的に全ての方法で、上記作用が確認さ
れており、通常”キャパシティブキック”作用として知
られている。ｐ−ｉ−ｎダイオードが、このダイオード
に関係するキャパシタンスを再度充電させることにより
画素上の電荷を蓄積させるか又は散逸させるように、オ
フ状態又はブロッキング状態から、オン状態又は通電状
態に切り替えられると、ｐ−ｉ−ｎダイオード上に存在
する電荷を散逸させるのに必要な電流は、画素のキャパ
シタンスを再度充電させるのに必要な電流とは区別され
得ない。この状況では液晶画素は不適切な回数だけ充電
され得る。ダイオード装置がそれを防止するために使用
されていることがまさに問題であった。これらの型の駆
動方法の例は、例えばＭａｒｌｏｗｅ等による米国特許
第３，６５４，６０６号及びＰａｎｋｒａｔｚ等による
米国特許第３，７６５，７４７号に開示されている。
【０００８】ｐ−ｉ−ｎダイオードがオン又は通電状態
からオフ又はブロッキング状態に切り替えられる充電期
間の最後に、”キャパシティブキック”として知られて
いる、場合によってはより深刻な同様の問題が生じる。
通常この時点でのｐ−ｉ−ｎダイオードは、電流を運ぶ
ダイオードの電極を通じての相当の電圧降下を生じる。
この電圧降下により、画素の液晶素子のキャパシタンス
から絶縁装置のキャパシタンスに電荷が相当転送され得
る。この電荷の転送により、電圧は液晶素子を通じて維
持されず、またこの転送は、液晶素子で蓄積されている
電流とは容易に区別され得ない。それにより液晶素子に
蓄積された情報の正確さは悪影響を受ける。
からオフ又はブロッキング状態に切り替えられる充電期
間の最後に、”キャパシティブキック”として知られて
いる、場合によってはより深刻な同様の問題が生じる。
通常この時点でのｐ−ｉ−ｎダイオードは、電流を運ぶ
ダイオードの電極を通じての相当の電圧降下を生じる。
この電圧降下により、画素の液晶素子のキャパシタンス
から絶縁装置のキャパシタンスに電荷が相当転送され得
る。この電荷の転送により、電圧は液晶素子を通じて維
持されず、またこの転送は、液晶素子で蓄積されている
電流とは容易に区別され得ない。それにより液晶素子に
蓄積された情報の正確さは悪影響を受ける。
【０００９】従来の液晶素子のアレイでは、”キャパシ
ティブキック”作用は常に存在して、常に液晶素子の信
号対雑音比に悪影響を及ぼしている。”キャパシティブ
キック”又は”キャパシティブキックバック”の問題の
大きさは、ｐ−ｉ−ｎダイオードと液晶素子との間の相
対的な寸法差（、従ってこれらの要素のキャパシタンス
の比率）に直接関係する。これは、回路素子のキャパシ
タンスが回路素子の物理的寸法に直接関係するからであ
る。前述した電荷の転送により液晶素子上でのビデオ電
圧の蓄積が妨げられないようにするために、従来液晶素
子：ｐ−ｉ−ｎダイオードの寸法比を最小限５：１
に（、好ましくは１０：１以上の比に）維持することが
所望されていた。
ティブキック”作用は常に存在して、常に液晶素子の信
号対雑音比に悪影響を及ぼしている。”キャパシティブ
キック”又は”キャパシティブキックバック”の問題の
大きさは、ｐ−ｉ−ｎダイオードと液晶素子との間の相
対的な寸法差（、従ってこれらの要素のキャパシタンス
の比率）に直接関係する。これは、回路素子のキャパシ
タンスが回路素子の物理的寸法に直接関係するからであ
る。前述した電荷の転送により液晶素子上でのビデオ電
圧の蓄積が妨げられないようにするために、従来液晶素
子：ｐ−ｉ−ｎダイオードの寸法比を最小限５：１
に（、好ましくは１０：１以上の比に）維持することが
所望されていた。
【００１０】”キャパシティブキック”は重大な問題と
なって、比較的小さな区域の液晶素子を含んでいる解像
度の高い液晶表示システムの性能を大幅に制限してい
る。このようなアレイで”キャパシティブキック”の問
題が増すのは、液晶素子区域のブロッキング素子区域に
対する比率が相当小さくなるからである。所望されるよ
り大きな比率は維持され得ない。何故ならば、リトグラ
フィに対して物理的制約があり、またリトグラフィの最
小外形寸法が小さくなると生産性の問題が遥かに深刻と
なる広域表示システムでは特に、プロセッシングがブロ
ッキング素子の寸法に関して下限を設定するからであ
る。その結果、絶対的感度及び操作速度は従来、液晶表
示システムの解像度が増すと低減していた。
なって、比較的小さな区域の液晶素子を含んでいる解像
度の高い液晶表示システムの性能を大幅に制限してい
る。このようなアレイで”キャパシティブキック”の問
題が増すのは、液晶素子区域のブロッキング素子区域に
対する比率が相当小さくなるからである。所望されるよ
り大きな比率は維持され得ない。何故ならば、リトグラ
フィに対して物理的制約があり、またリトグラフィの最
小外形寸法が小さくなると生産性の問題が遥かに深刻と
なる広域表示システムでは特に、プロセッシングがブロ
ッキング素子の寸法に関して下限を設定するからであ
る。その結果、絶対的感度及び操作速度は従来、液晶表
示システムの解像度が増すと低減していた。
【００１１】”キャパシタンスキック及びキャパシタン
スキックバック”に関連する前述した問題を防止する駆
動方法については唯一、Ｂａｒｏｎ等による米国特許第
４，７３１，６１０号に開示されている。しかしながら
この特許は、共通節点の周辺に配置されるブロッキング
素子としてｐ−ｉ−ｎダイオードと電界効果トランジス
タとを使用するＬＣＤの教示に限定されている。後に詳
述する如く、これらの型の装置は、ＬＣＤで使用すると
固有の欠点を有する。これらの欠点は本特許により解決
される。
スキックバック”に関連する前述した問題を防止する駆
動方法については唯一、Ｂａｒｏｎ等による米国特許第
４，７３１，６１０号に開示されている。しかしながら
この特許は、共通節点の周辺に配置されるブロッキング
素子としてｐ−ｉ−ｎダイオードと電界効果トランジス
タとを使用するＬＣＤの教示に限定されている。後に詳
述する如く、これらの型の装置は、ＬＣＤで使用すると
固有の欠点を有する。これらの欠点は本特許により解決
される。
【００１２】中でも特に、ＦＥＴ及びｐ−ｉ−ｎダイオ
ードはＬＣＤで使用されるときには、それぞれ製造に７
又は４までのマスク段階（ｍａｓｋ ｓｔｅｐｓ）を必
要とし、また１マイクロメータの臨界整列を必要とす
る。従って、これらの複雑な構造は製造工程に対して使
用可能なコンポーネントの生産性を低減させ、従って生
産コストが増大する。更には、ＦＥＴはアドレスライン
を共通の基板上でクロスさせる必要があるが、これは短
絡を商事、更には生産性を低減させる。その代わりにこ
の特許明細書に開示されているＬＣＤ装置は、２回とい
う少ないマスク段階により製造され得る金属−絶縁体−
金属（ＭＩＭ）型ブロッキング素子を備えており、これ
により製造が更に簡単となり、また生産性が増大する。
更には、後述するＭＩＭを装着したＬＣＤを前述した平
衡化駆動アドレス方法により駆動することにより、前述
した無数の問題（即ちキャパシタンスキック等）が避け
られ得る。従来技術であるＭＩＭ装置を装着したＬＣＤ
はＭＩＭを含んでいるといっても、液晶画素に直列に配
置されているＭＩＭが１つあるにすぎない。その結果、
１）装置の不安定性により画像が保存され、蓄積作用が
画像品質を低下させ、２）大きな装置のキャパシタンス
が前述した”キックバック作用”を生じ、また３）表示
区域での装置の不均一性に起因してグレイスケール制御
及びグレイスケールの均一性が欠如することを特徴とす
る表示システムの欠陥が生じる。
ードはＬＣＤで使用されるときには、それぞれ製造に７
又は４までのマスク段階（ｍａｓｋ ｓｔｅｐｓ）を必
要とし、また１マイクロメータの臨界整列を必要とす
る。従って、これらの複雑な構造は製造工程に対して使
用可能なコンポーネントの生産性を低減させ、従って生
産コストが増大する。更には、ＦＥＴはアドレスライン
を共通の基板上でクロスさせる必要があるが、これは短
絡を商事、更には生産性を低減させる。その代わりにこ
の特許明細書に開示されているＬＣＤ装置は、２回とい
う少ないマスク段階により製造され得る金属−絶縁体−
金属（ＭＩＭ）型ブロッキング素子を備えており、これ
により製造が更に簡単となり、また生産性が増大する。
更には、後述するＭＩＭを装着したＬＣＤを前述した平
衡化駆動アドレス方法により駆動することにより、前述
した無数の問題（即ちキャパシタンスキック等）が避け
られ得る。従来技術であるＭＩＭ装置を装着したＬＣＤ
はＭＩＭを含んでいるといっても、液晶画素に直列に配
置されているＭＩＭが１つあるにすぎない。その結果、
１）装置の不安定性により画像が保存され、蓄積作用が
画像品質を低下させ、２）大きな装置のキャパシタンス
が前述した”キックバック作用”を生じ、また３）表示
区域での装置の不均一性に起因してグレイスケール制御
及びグレイスケールの均一性が欠如することを特徴とす
る表示システムの欠陥が生じる。
【００１３】前述した問題の外に、広域電子マトリック
ス、例えば広域表示システム、即ちマトリックスの全長
及び全幅に関してまさに同一のＩ−Ｖ特性を有する装置
の製造は困難であった。従って、特定のグレイスケール
作用又はレベルに達するために１つの画素にかけられる
電圧は、特に第１の画素から若干離れた所に位置する他
の画素にかけられるときには、まったく同一のグレイス
ケール作用又はレベルを生じ得ない。
ス、例えば広域表示システム、即ちマトリックスの全長
及び全幅に関してまさに同一のＩ−Ｖ特性を有する装置
の製造は困難であった。従って、特定のグレイスケール
作用又はレベルに達するために１つの画素にかけられる
電圧は、特に第１の画素から若干離れた所に位置する他
の画素にかけられるときには、まったく同一のグレイス
ケール作用又はレベルを生じ得ない。
【００１４】従って、能動マトリックスＬＣＤの構成、
及びＭＩＭのような閾値装置の製造を簡単にする一方
で、その固有の制限を排除するアドレッシング法が必要
である。
及びＭＩＭのような閾値装置の製造を簡単にする一方
で、その固有の制限を排除するアドレッシング法が必要
である。
【００１５】
【課題を解決するための手段】本発明は、複数の液晶画
素の中の選択された１つに電荷を速やかに蓄積させ且つ
その電荷を効果的に保存させるための能動マトリックス
液晶表示システムを提供する。このシステムは、実質的
に平行な複数のアドレスラインの対と、アドレスライン
の対と複数の交点を形成するためにアドレスラインの対
とある角度で交差し且つアドレスラインの対から間隔を
置いて配置されている実質的に平行な複数の付加的アド
レスラインと、交点で結合されたアドレスラインの対の
間で共通節点に直列に結合されている１組の閾値装置と
を含んでいる。本発明で使用される閾値装置は、極性と
は関係なく、低いバイアスで電流を遮断し（即ち電圧５
Ｖで電流１０−１１Ａ）且つ高いバイアスで電流を通す
（即ち電圧１５Ｖで電流１０−６Ａ）ＭＩＭ型装置に限
定される。何故ならばＭＩＭ装置は双方向性であり、従
って装置のＩＶ曲線は極性に対して対称となるからであ
る。
素の中の選択された１つに電荷を速やかに蓄積させ且つ
その電荷を効果的に保存させるための能動マトリックス
液晶表示システムを提供する。このシステムは、実質的
に平行な複数のアドレスラインの対と、アドレスライン
の対と複数の交点を形成するためにアドレスラインの対
とある角度で交差し且つアドレスラインの対から間隔を
置いて配置されている実質的に平行な複数の付加的アド
レスラインと、交点で結合されたアドレスラインの対の
間で共通節点に直列に結合されている１組の閾値装置と
を含んでいる。本発明で使用される閾値装置は、極性と
は関係なく、低いバイアスで電流を遮断し（即ち電圧５
Ｖで電流１０−１１Ａ）且つ高いバイアスで電流を通す
（即ち電圧１５Ｖで電流１０−６Ａ）ＭＩＭ型装置に限
定される。何故ならばＭＩＭ装置は双方向性であり、従
って装置のＩＶ曲線は極性に対して対称となるからであ
る。
【００１６】各液晶画素は、共通節点の１つと付加的ア
ドレスラインの１つとの間で結合されている。このシス
テムは更に、アドレスラインの対に結合された蓄積素子
での電荷の蓄積を容易にするように閾値装置を通電状態
にバイアスさせるために、実質的に大きさが等しく且つ
極性が反対の第１の動作電位をアドレスラインの対に与
える第１の手段と、第１の動作電位がアドレスラインの
対に与えられている間に、蓄積されるべき電荷を選択さ
れた蓄積素子に提供するように付加的アドレスラインの
選択された１つに電位を与える第２の手段とを含んでい
る。
ドレスラインの１つとの間で結合されている。このシス
テムは更に、アドレスラインの対に結合された蓄積素子
での電荷の蓄積を容易にするように閾値装置を通電状態
にバイアスさせるために、実質的に大きさが等しく且つ
極性が反対の第１の動作電位をアドレスラインの対に与
える第１の手段と、第１の動作電位がアドレスラインの
対に与えられている間に、蓄積されるべき電荷を選択さ
れた蓄積素子に提供するように付加的アドレスラインの
選択された１つに電位を与える第２の手段とを含んでい
る。
【００１７】ＭＩＭ装置は低いバイアスで電流の流れに
対して高いインピーダンスを提供する型なので、前記第
１の電位付加手段は、アドレスラインの対に結合された
画素に蓄積された電荷の保存を簡単にするために、実質
的にＭＩＭ装置の通電用電圧以下の第２の動作電位をア
ドレスラインの対の間に与える。
対して高いインピーダンスを提供する型なので、前記第
１の電位付加手段は、アドレスラインの対に結合された
画素に蓄積された電荷の保存を簡単にするために、実質
的にＭＩＭ装置の通電用電圧以下の第２の動作電位をア
ドレスラインの対の間に与える。
【００１８】本発明は更に、表示システム内の複数の画
素の中の選択された１つに電荷を速やかに蓄積させ且つ
その電荷を効果的に保存するための、ＭＩＭ装置を含ん
でいる能動マトリックスＬＣＤの動作方法を提供する。
本方法は、実質的に平行な複数のアドレスラインの対を
提供し、アドレスラインの対と複数の交点を形成するた
めにアドレスラインの対とある角度で交差し且つアドレ
スラインの対と間隔を置いて配置される実質的に平行な
複数の付加的アドレスラインを提供し、且つ１組のＭＩ
Ｍ装置を、交点で結合されたアドレスライン間で共に共
通節点に結合する段階を含んでいる。ＭＩＭ装置は、極
性とは関係なく低いバイアスで電流を遮断し且つ高いバ
イアスで電流を通す型である。何故ならば、ＭＩＭ装置
は双方向性であり、従ってこの装置のＩＶ特性は極性に
対して対称だからである。本方法は更に、共通節点の１
つと付加的アドレスラインの１つとの間で各画素を結合
し、アドレスラインに結合された蓄積素子での電荷の蓄
積を容易にするために、（実質的に大きさが等しく且つ
極性が反対の）第１の動作電位をアドレスライン間に与
え、且つ選択された画素で電荷を蓄積させるために、第
１の動作電位をアドレスラインの対に与えている間に、
付加的アドレスラインの選択された１つに充電電位を与
える段階を含んでいる。
素の中の選択された１つに電荷を速やかに蓄積させ且つ
その電荷を効果的に保存するための、ＭＩＭ装置を含ん
でいる能動マトリックスＬＣＤの動作方法を提供する。
本方法は、実質的に平行な複数のアドレスラインの対を
提供し、アドレスラインの対と複数の交点を形成するた
めにアドレスラインの対とある角度で交差し且つアドレ
スラインの対と間隔を置いて配置される実質的に平行な
複数の付加的アドレスラインを提供し、且つ１組のＭＩ
Ｍ装置を、交点で結合されたアドレスライン間で共に共
通節点に結合する段階を含んでいる。ＭＩＭ装置は、極
性とは関係なく低いバイアスで電流を遮断し且つ高いバ
イアスで電流を通す型である。何故ならば、ＭＩＭ装置
は双方向性であり、従ってこの装置のＩＶ特性は極性に
対して対称だからである。本方法は更に、共通節点の１
つと付加的アドレスラインの１つとの間で各画素を結合
し、アドレスラインに結合された蓄積素子での電荷の蓄
積を容易にするために、（実質的に大きさが等しく且つ
極性が反対の）第１の動作電位をアドレスライン間に与
え、且つ選択された画素で電荷を蓄積させるために、第
１の動作電位をアドレスラインの対に与えている間に、
付加的アドレスラインの選択された１つに充電電位を与
える段階を含んでいる。
【００１９】ＭＩＭ装置は低いバイアスで電流の流れに
対して高いインピーダンスを提供する型なので、本方法
は更にアドレスラインの対に結合された画素に蓄積され
た電荷の保存を容易にするために、ＭＩＭ装置を第２の
状態にバイアスさせるべく大きさが実質的に等しい第２
の動作電位をアドレスラインの対の間に与える段階を含
んでいる。
対して高いインピーダンスを提供する型なので、本方法
は更にアドレスラインの対に結合された画素に蓄積され
た電荷の保存を容易にするために、ＭＩＭ装置を第２の
状態にバイアスさせるべく大きさが実質的に等しい第２
の動作電位をアドレスラインの対の間に与える段階を含
んでいる。
【００２０】
【実施例】図１は、本発明による能動マトリクス液晶表
示システム１０を示す、概略的な回路図の形態の説明図
である。システム１０は、各々実質的に互いに平行な２
本の行選択ライン１２、１２′、１４、１４′、及び１
６、１６′から成る３つのアドレスライン対と、実質的
に互いに平行な２本の付加的アドレスラインもしくは列
アドレスライン１８及び２０とを含む。列アドレスライ
ン１８及び２０は行選択アドレスライン対を該アドレス
ライン対に接触せずに所与の角度で横切って、複数の交
点を構成している。好ましくは、列アドレスライン１８
及び２０は行選択アドレスライン対と実質的に直角に交
叉する。
示システム１０を示す、概略的な回路図の形態の説明図
である。システム１０は、各々実質的に互いに平行な２
本の行選択ライン１２、１２′、１４、１４′、及び１
６、１６′から成る３つのアドレスライン対と、実質的
に互いに平行な２本の付加的アドレスラインもしくは列
アドレスライン１８及び２０とを含む。列アドレスライ
ン１８及び２０は行選択アドレスライン対を該アドレス
ライン対に接触せずに所与の角度で横切って、複数の交
点を構成している。好ましくは、列アドレスライン１８
及び２０は行選択アドレスライン対と実質的に直角に交
叉する。
【００２１】システム１０はまた、行選択ラインと列ア
ドレスラインとの交叉によって規定された各交点に１つ
ずつ画素を有する。即ち、システム１０は画素２２、２
４、２６、２８、３０及び３２を含む。６つの画素しか
図示しないが、システム１０が図示したより多数の行選
択ライン対及び列アドレスラインを含み、それに対応し
て図示した６つより多数の画素が行列状に配置され、そ
れによって有用な画像を形成する十分な数の画素を有す
る表示システムが実現されることは当然理解されるべき
である。
ドレスラインとの交叉によって規定された各交点に１つ
ずつ画素を有する。即ち、システム１０は画素２２、２
４、２６、２８、３０及び３２を含む。６つの画素しか
図示しないが、システム１０が図示したより多数の行選
択ライン対及び列アドレスラインを含み、それに対応し
て図示した６つより多数の画素が行列状に配置され、そ
れによって有用な画像を形成する十分な数の画素を有す
る表示システムが実現されることは当然理解されるべき
である。
【００２２】画素は好ましくは実質的に互いに同等であ
るので、本明細書では画素２２のみを詳細に説明する。
画素２２は、図１に見えるように、共通節点３８におい
て互いに接続された１対のしきい値デバイス３４及び３
６を含む。しきい値デバイス３４及び３６は金属−絶縁
体−金属（ＭＩＭ）デバイスで、共に行選択アドレスラ
イン対のライン１２と１２′との間に接続されている。
これらのＭＩＭデバイスは、小さいバイアス、即ち電圧
５Ｖで電流１０−１１Ａのバイアスを印加された（また
はバイアスを印加されない）場合は該デバイスを流れる
電流に高いインピーダンスをもたらし、電圧１５Ｖで電
流１０−６Ａの大きいバイアスを印加された場合は低い
インピーダンスをもたらすという特徴を有する。そのう
え、この特徴は印加されるバイアスの極性から独立であ
り、なぜならＭＩＭデバイスは両方向性であり、従って
ＩＶ特性が極性に関して対称であるからである。２つの
ＭＩＭデバイスが画素の第１の電極と電気的に関係付け
られた共通節点に関して対称に配置されているこのＭＩ
Ｍ構成は、ただ１つのＭＩＭデバイスしか含まない従来
の表示用画素を凌ぐ動作上の著しい利点をもたらす。こ
の利点については後段に詳述する。
るので、本明細書では画素２２のみを詳細に説明する。
画素２２は、図１に見えるように、共通節点３８におい
て互いに接続された１対のしきい値デバイス３４及び３
６を含む。しきい値デバイス３４及び３６は金属−絶縁
体−金属（ＭＩＭ）デバイスで、共に行選択アドレスラ
イン対のライン１２と１２′との間に接続されている。
これらのＭＩＭデバイスは、小さいバイアス、即ち電圧
５Ｖで電流１０−１１Ａのバイアスを印加された（また
はバイアスを印加されない）場合は該デバイスを流れる
電流に高いインピーダンスをもたらし、電圧１５Ｖで電
流１０−６Ａの大きいバイアスを印加された場合は低い
インピーダンスをもたらすという特徴を有する。そのう
え、この特徴は印加されるバイアスの極性から独立であ
り、なぜならＭＩＭデバイスは両方向性であり、従って
ＩＶ特性が極性に関して対称であるからである。２つの
ＭＩＭデバイスが画素の第１の電極と電気的に関係付け
られた共通節点に関して対称に配置されているこのＭＩ
Ｍ構成は、ただ１つのＭＩＭデバイスしか含まない従来
の表示用画素を凌ぐ動作上の著しい利点をもたらす。こ
の利点については後段に詳述する。
【００２３】画素２２はまた、間隔を置いて互いに対向
する１対の電極４０及び４２を含む。電極４０と４２と
の間に、光に影響する材料４４が配置されている。“光
に影響する材料”には、任意の発光材料や、反射光また
は透過光の強度、位相または偏りを選択的に変更し得る
任意材料が含まれるものとする。好ましい例によれば、
光に影響する材料４４はネマチック液晶材料のような表
示用液晶材料である。
する１対の電極４０及び４２を含む。電極４０と４２と
の間に、光に影響する材料４４が配置されている。“光
に影響する材料”には、任意の発光材料や、反射光また
は透過光の強度、位相または偏りを選択的に変更し得る
任意材料が含まれるものとする。好ましい例によれば、
光に影響する材料４４はネマチック液晶材料のような表
示用液晶材料である。
【００２４】表示用液晶材料４４を間に挟んだ電極４０
及び４２は、電荷を蓄積され得る蓄積素子４６もしくは
コンデンサを構成する。蓄積素子４６は、ＭＩＭデバイ
ス３４と３６との共通節点３８と、列アドレスライン１
８との間に接続されている。
及び４２は、電荷を蓄積され得る蓄積素子４６もしくは
コンデンサを構成する。蓄積素子４６は、ＭＩＭデバイ
ス３４と３６との共通節点３８と、列アドレスライン１
８との間に接続されている。
【００２５】ＭＩＭデバイス３４及び３６は、好ましく
は金属性材料または金属材料及び絶縁材料のデポジット
層から成る。特に、本発明に用いるＭＩＭデバイスは典
型的には、インジウムスズ酸化物（ＩＴＯ）のような透
明な導電性酸化物材料から成る第１の金属性材料層を含
む。第１の層の上にＳｉＮｘやＴａ２Ｏ５などの絶縁材
料の層、好ましくはＳｉＮｘ層がデポジットされてお
り、更にその上に、好ましい例ではクロムである金属か
ら成る第３の層がデポジットされている。クロムのデポ
ジット層には普通、例えばアドレスライン、電気的相互
接続部、ビジネス等を形成するべくエッチングを施さな
ければならない。しかし、好ましい例ではＳｉＮｘ層が
実質的に透明に（即ち９０％透明に）形成され得、従っ
て非晶質半導体層が透明でないため付加的なマスキング
及びエッチング工程を必要とする、例えばｐｉｎ型ダイ
オードを用いる表示装置の場合に異なり、ＳｉＮｘ層に
エッチングを施す必要は無い。当然ながら、ＳｉＮｘ層
はそのＳｉ含量が高いと黄色となり、エッチングを必要
とする。そのうえ、Ｓｉ濃厚層は光に比較的過敏であ
り、従って遮光膜を形成するセパレータマスキング工程
を必要とする。
は金属性材料または金属材料及び絶縁材料のデポジット
層から成る。特に、本発明に用いるＭＩＭデバイスは典
型的には、インジウムスズ酸化物（ＩＴＯ）のような透
明な導電性酸化物材料から成る第１の金属性材料層を含
む。第１の層の上にＳｉＮｘやＴａ２Ｏ５などの絶縁材
料の層、好ましくはＳｉＮｘ層がデポジットされてお
り、更にその上に、好ましい例ではクロムである金属か
ら成る第３の層がデポジットされている。クロムのデポ
ジット層には普通、例えばアドレスライン、電気的相互
接続部、ビジネス等を形成するべくエッチングを施さな
ければならない。しかし、好ましい例ではＳｉＮｘ層が
実質的に透明に（即ち９０％透明に）形成され得、従っ
て非晶質半導体層が透明でないため付加的なマスキング
及びエッチング工程を必要とする、例えばｐｉｎ型ダイ
オードを用いる表示装置の場合に異なり、ＳｉＮｘ層に
エッチングを施す必要は無い。当然ながら、ＳｉＮｘ層
はそのＳｉ含量が高いと黄色となり、エッチングを必要
とする。そのうえ、Ｓｉ濃厚層は光に比較的過敏であ
り、従って遮光膜を形成するセパレータマスキング工程
を必要とする。
【００２６】システム１０は、行選択アドレスライン対
のライン１２、１２′、１４、１４′、１６及び１６′
にそれぞれ接続された出力Ｒ１、Ｒ１′、Ｒ２、
Ｒ２′、Ｒ３及びＲ３′を有する行選択ドライバ５０も
含む。行選択ドライバ５０は、後述するようにその出力
Ｒ１、Ｒ１′、Ｒ２、Ｒ２′、Ｒ３、Ｒ３′において駆
動信号を発生して大バイアスの第１の動作電位を行選択
アドレスライン対の２本のライン間に印加し、それによ
ってＭＩＭデバイスが導通状態となる結果、該デバイス
と接続された蓄積素子への電荷蓄積が容易となる。行選
択ドライバ５０はまた、行選択アドレスライン対の２本
のライン間に小バイアスの第２の動作電位を印加してＭ
ＩＭデバイスを非導通状態とし、それによってＭＩＭデ
バイスと接続された蓄積素子に蓄積された電荷は容易に
保持される。
のライン１２、１２′、１４、１４′、１６及び１６′
にそれぞれ接続された出力Ｒ１、Ｒ１′、Ｒ２、
Ｒ２′、Ｒ３及びＲ３′を有する行選択ドライバ５０も
含む。行選択ドライバ５０は、後述するようにその出力
Ｒ１、Ｒ１′、Ｒ２、Ｒ２′、Ｒ３、Ｒ３′において駆
動信号を発生して大バイアスの第１の動作電位を行選択
アドレスライン対の２本のライン間に印加し、それによ
ってＭＩＭデバイスが導通状態となる結果、該デバイス
と接続された蓄積素子への電荷蓄積が容易となる。行選
択ドライバ５０はまた、行選択アドレスライン対の２本
のライン間に小バイアスの第２の動作電位を印加してＭ
ＩＭデバイスを非導通状態とし、それによってＭＩＭデ
バイスと接続された蓄積素子に蓄積された電荷は容易に
保持される。
【００２７】最後に、システム１０は列ドライバ５２を
含む。列ドライバ５２は、列アドレスライン１８及び２
０にそれぞれ接続された出力Ｃ１及びＣ２を有する。列
ドライバ５２は、行選択ドライバ５０により行選択アド
レスライン対に第１の動作電位が印加された時、選択さ
れた蓄積素子に電荷が蓄積されるように選択された列ア
ドレスラインに充電電位を印加する。
含む。列ドライバ５２は、列アドレスライン１８及び２
０にそれぞれ接続された出力Ｃ１及びＣ２を有する。列
ドライバ５２は、行選択ドライバ５０により行選択アド
レスライン対に第１の動作電位が印加された時、選択さ
れた蓄積素子に電荷が蓄積されるように選択された列ア
ドレスラインに充電電位を印加する。
【００２８】対称ＭＩＭ（ＳＭＩＭ）構成がＭＩＭデバ
イスの動作特性の変化に対して、特にただ１つのＭＩＭ
デバイスしか含まない通常の表示用画素の構成に比べれ
ば過敏でないことは特に重要である。通常の単一ＭＩＭ
表示装置の等価回路では、ＭＩＭデバイスに印加される
電圧は画素が充電されるにつれ、即ち充電電位が画素に
印加されるにつれ減小する。その結果、ＭＩＭ電流が弱
まることによって充電速度が低下し、充電は飽和に至ら
ない。この場合、走査時間終了時の最終電圧はＭＩＭデ
バイスのＩＶ特性に厳密に従属する。対称ＭＩＭ回路構
成内には、同一走査モードにおいて第２のＭＩＭダイオ
ードへの予備電流路が存在する。走査周期の最後まで強
電流が維持され、充電は飽和する。即ち、走査時間終了
時にＬＣに印加される最終電圧の、ＭＩＭデバイスのＩ
Ｖ曲線への従属度ははるかに小さい（図４参照）。Ｓｉ
Ｎｘ表示装置での画像保持は、周囲のＯＦＦ状態の画素
に比較して長い期間ＯＮ状態とされた画素のデバイスの
充電特性Ｋを低下させることによって実現される。Ｋ
は、（例えばＳｉＮｘ層の厚みが表示域全体で正確に制
御されていないことなどによる）デバイスの不均一性に
よっても変化する。ＳＭＩＭ構成では保持電圧がＫに従
属しないので、この構成を用いることによりデバイスの
劣化及び不均一性の影響を免れることができる。（後段
に詳述する）上述のキャパシタンスキックバックもＳＭ
ＩＭ画素では排除され、なぜなら２つのダイオードに関
するキックバックは同一走査モードにおいて反対の極性
を有し、互いに補償し合うからである。
イスの動作特性の変化に対して、特にただ１つのＭＩＭ
デバイスしか含まない通常の表示用画素の構成に比べれ
ば過敏でないことは特に重要である。通常の単一ＭＩＭ
表示装置の等価回路では、ＭＩＭデバイスに印加される
電圧は画素が充電されるにつれ、即ち充電電位が画素に
印加されるにつれ減小する。その結果、ＭＩＭ電流が弱
まることによって充電速度が低下し、充電は飽和に至ら
ない。この場合、走査時間終了時の最終電圧はＭＩＭデ
バイスのＩＶ特性に厳密に従属する。対称ＭＩＭ回路構
成内には、同一走査モードにおいて第２のＭＩＭダイオ
ードへの予備電流路が存在する。走査周期の最後まで強
電流が維持され、充電は飽和する。即ち、走査時間終了
時にＬＣに印加される最終電圧の、ＭＩＭデバイスのＩ
Ｖ曲線への従属度ははるかに小さい（図４参照）。Ｓｉ
Ｎｘ表示装置での画像保持は、周囲のＯＦＦ状態の画素
に比較して長い期間ＯＮ状態とされた画素のデバイスの
充電特性Ｋを低下させることによって実現される。Ｋ
は、（例えばＳｉＮｘ層の厚みが表示域全体で正確に制
御されていないことなどによる）デバイスの不均一性に
よっても変化する。ＳＭＩＭ構成では保持電圧がＫに従
属しないので、この構成を用いることによりデバイスの
劣化及び不均一性の影響を免れることができる。（後段
に詳述する）上述のキャパシタンスキックバックもＳＭ
ＩＭ画素では排除され、なぜなら２つのダイオードに関
するキックバックは同一走査モードにおいて反対の極性
を有し、互いに補償し合うからである。
【００２９】図２Ａ〜図２Ｃに、電荷を画素２２の蓄積
素子４６に蓄積し、その後該素子４６に保持させる方法
を示す第１組の波形を示す。即ち、図２Ａには列ドライ
バ５２の出力Ｃ１から発せられる信号の波形を示し、図
２Ｂには行選択ドライバ５０の出力Ｒ１から発せられる
信号の波形を示し、図２Ｃには行選択ドライバ５０の出
力Ｒ１′から発せられる信号の波形を示す。
素子４６に蓄積し、その後該素子４６に保持させる方法
を示す第１組の波形を示す。即ち、図２Ａには列ドライ
バ５２の出力Ｃ１から発せられる信号の波形を示し、図
２Ｂには行選択ドライバ５０の出力Ｒ１から発せられる
信号の波形を示し、図２Ｃには行選択ドライバ５０の出
力Ｒ１′から発せられる信号の波形を示す。
【００３０】時点ｔ０に、行選択ドライバ５０は行選択
ライン１２に−１５Ｖ、行選択ライン１２′に＋１５Ｖ
を印加してＭＩＭデバイス３４及び３６をバイアスし、
導通状態とする。ＭＩＭデバイス３４及び３６がこのよ
うにバイアスされることで、先に蓄積素子４６に蓄積さ
れた電荷はこの素子４６に保持される。次のフレームで
再び蓄積素子４６に電荷が蓄積されるべきである場合、
列ドライバ５２は時点ｔ１に、列アドレスライン１８に
接続された出力Ｃ１から＋３Ｖを出力する。その直後の
時点ｔ２に、行選択ドライバ５０は行選択ライン１２に
も行選択ライン１２′にも０Ｖを印加する。即ち、行選
択ドライバ５０は時点ｔ２にライン１２及び１２′から
成るアドレスライン対に、実質的に等しい大きさと、反
対の極性とを有する動作電位を印加してＭＩＭデバイス
３４及び３６をバイアスし、非導通状態とする。ＭＩＭ
デバイス３４及び３６がこのようにバイアスされること
で、蓄積素子４６の電極４２に印加される＋３Ｖが、列
アドレスライン１８から伸長して蓄積素子４６及びＭＩ
Ｍデバイス３６を通過する電流路を介して蓄積素子４６
を充電する。
ライン１２に−１５Ｖ、行選択ライン１２′に＋１５Ｖ
を印加してＭＩＭデバイス３４及び３６をバイアスし、
導通状態とする。ＭＩＭデバイス３４及び３６がこのよ
うにバイアスされることで、先に蓄積素子４６に蓄積さ
れた電荷はこの素子４６に保持される。次のフレームで
再び蓄積素子４６に電荷が蓄積されるべきである場合、
列ドライバ５２は時点ｔ１に、列アドレスライン１８に
接続された出力Ｃ１から＋３Ｖを出力する。その直後の
時点ｔ２に、行選択ドライバ５０は行選択ライン１２に
も行選択ライン１２′にも０Ｖを印加する。即ち、行選
択ドライバ５０は時点ｔ２にライン１２及び１２′から
成るアドレスライン対に、実質的に等しい大きさと、反
対の極性とを有する動作電位を印加してＭＩＭデバイス
３４及び３６をバイアスし、非導通状態とする。ＭＩＭ
デバイス３４及び３６がこのようにバイアスされること
で、蓄積素子４６の電極４２に印加される＋３Ｖが、列
アドレスライン１８から伸長して蓄積素子４６及びＭＩ
Ｍデバイス３６を通過する電流路を介して蓄積素子４６
を充電する。
【００３１】時点ｔ３において、蓄積素子４６は表示用
液晶材料４４のしきい値電圧が凌駕されるほど十分に充
電され、行選択ドライバ５０は行選択ライン１２を−１
５Ｖに、行選択ライン１２′を＋１５Ｖに戻して、ダイ
オード３４及び３６をその導通状態へとバイアスする。
その直後の時点ｔ４に、列ドライバ５２は＋３Ｖの充電
電位の出力を終了し、列アドレスライン１８は−３Ｖを
印加される。ライン１２及び１２′から成る行選択アド
レスライン対によって規定される行の全蓄積素子が並列
に充電され、それによって、これらの蓄積素子が充電さ
れると直ちに行選択ライン１４及び１４′によって規定
される次の行が行選択ドライバ５０によって選択され、
ライン１４と１４′との間に接続されたＭＩＭデバイス
がその非導通状態へとバイアスされることが好ましい。
即ち、行選択ライン１２及び１２′によって規定される
行の蓄積素子が充電される間、他の行選択ラインはライ
ン間に接続されたＭＩＭデバイスをその導通状態へとバ
イアスする動作電位を行選択ドライバ５０から受け取
る。従って、蓄積素子４６が充電されている時行選択ラ
イン１４及び１６は行選択ドライバ５０から−１５Ｖを
受け取り、行選択ライン１４′及び１６′は＋１５Ｖを
受け取る。
液晶材料４４のしきい値電圧が凌駕されるほど十分に充
電され、行選択ドライバ５０は行選択ライン１２を−１
５Ｖに、行選択ライン１２′を＋１５Ｖに戻して、ダイ
オード３４及び３６をその導通状態へとバイアスする。
その直後の時点ｔ４に、列ドライバ５２は＋３Ｖの充電
電位の出力を終了し、列アドレスライン１８は−３Ｖを
印加される。ライン１２及び１２′から成る行選択アド
レスライン対によって規定される行の全蓄積素子が並列
に充電され、それによって、これらの蓄積素子が充電さ
れると直ちに行選択ライン１４及び１４′によって規定
される次の行が行選択ドライバ５０によって選択され、
ライン１４と１４′との間に接続されたＭＩＭデバイス
がその非導通状態へとバイアスされることが好ましい。
即ち、行選択ライン１２及び１２′によって規定される
行の蓄積素子が充電される間、他の行選択ラインはライ
ン間に接続されたＭＩＭデバイスをその導通状態へとバ
イアスする動作電位を行選択ドライバ５０から受け取
る。従って、蓄積素子４６が充電されている時行選択ラ
イン１４及び１６は行選択ドライバ５０から−１５Ｖを
受け取り、行選択ライン１４′及び１６′は＋１５Ｖを
受け取る。
【００３２】好ましい例によれば、表示用液晶材料４４
はネマチック液晶材料であり、従って該材料に印加され
る電位の向きは好ましくは次に続くフレームでは逆転さ
れる。蓄積素子に関連付けられたＭＩＭデバイス対は電
流が流れ得る程度にバイアスされればよく、またこのＭ
ＩＭデバイス対は関連する蓄積素子が充電されている時
ほぼ０Ｖに維持される共通節点電圧を確立し、このこと
が本発明の基本的利点を成すことは当業者によって理解
されるべきである。
はネマチック液晶材料であり、従って該材料に印加され
る電位の向きは好ましくは次に続くフレームでは逆転さ
れる。蓄積素子に関連付けられたＭＩＭデバイス対は電
流が流れ得る程度にバイアスされればよく、またこのＭ
ＩＭデバイス対は関連する蓄積素子が充電されている時
ほぼ０Ｖに維持される共通節点電圧を確立し、このこと
が本発明の基本的利点を成すことは当業者によって理解
されるべきである。
【００３３】図３のＡ〜Ｅに、電荷を画素２２の蓄積素
子４６に蓄積し、その後該素子４６に保持させる方法を
示す第２組の波形を示す。即ち、図３のＥには列ドライ
バ５２の出力Ｃ１から発せられる信号の波形を示し、図
３のＡには行選択ドライバ５０の出力Ｒ１から発せられ
る信号の波形を示し、図３のＢには行選択ドライバ５０
の出力Ｒ１′から発せられる信号の波形を示し、図３の
Ｃには行選択ドライバ５０の出力Ｒ２から発せられる信
号の波形を示し、図３のＤには行選択ドライバ５０の出
力Ｒ２′から発せられる信号の波形を示す。この駆動方
法の重要な特徴の中に、フレーム時間の間漏れを最小限
に留める保持電圧を用いることが含まれ、走査時間終了
時点での電圧変化は１つの表示画素に含まれる２つのＭ
ＩＭデバイス間で等しく、従ってＭＩＭデバイスからの
電圧キックバックは生起しない。
子４６に蓄積し、その後該素子４６に保持させる方法を
示す第２組の波形を示す。即ち、図３のＥには列ドライ
バ５２の出力Ｃ１から発せられる信号の波形を示し、図
３のＡには行選択ドライバ５０の出力Ｒ１から発せられ
る信号の波形を示し、図３のＢには行選択ドライバ５０
の出力Ｒ１′から発せられる信号の波形を示し、図３の
Ｃには行選択ドライバ５０の出力Ｒ２から発せられる信
号の波形を示し、図３のＤには行選択ドライバ５０の出
力Ｒ２′から発せられる信号の波形を示す。この駆動方
法の重要な特徴の中に、フレーム時間の間漏れを最小限
に留める保持電圧を用いることが含まれ、走査時間終了
時点での電圧変化は１つの表示画素に含まれる２つのＭ
ＩＭデバイス間で等しく、従ってＭＩＭデバイスからの
電圧キックバックは生起しない。
【００３４】時点ｔ０において、行選択ドライバ５０は
行選択ライン１２及び１２′を、いずれも−２Ｖである
その保持電圧に維持している。時点ｔ０から時点ｔ１ま
で、ライン１２及び１２′から成る行選択アドレスライ
ン対、即ち出力Ｒ１及びＲ１′によってアドレス指定さ
れる行が、出力Ｒ１及びＲ１′に選択電圧を印加するこ
とにより選択される。時点ｔ０に行選択ドライバ５０に
よって出力Ｒ１に印加される電圧は１７Ｖである。時点
ｔ０に出力Ｒ１′に印加される電圧は−１３Ｖである。
このような電圧の印加によって、ＭＩＭデバイス３４及
び３６はその導通状態へとバイアスされる。ＭＩＭデバ
イス３４及び３６が導通状態にバイアスされることで、
蓄積素子４６に電荷が蓄積されていればその電荷は該素
子４６に保持される。従って、時点ｔ０から時点ｔ１ま
で、＋２Ｖから−２Ｖに変化した電圧が出力Ｃ１から列
アドレスライン１８に付与される。こうして、蓄積素子
４６は時点ｔ１までの期間選択されるが、蓄積素子４６
に蓄積された、もしくは該素子４６に付与される電荷を
保持するべく蓄積素子４６を選択することが所望でない
場合は、出力Ｒ１及びＲ１′に印加されている電圧を除
去しなければならない。この除去は、出力Ｒ１に印加さ
れている＋１７Ｖの電圧を＋２Ｖに減小し、同時に出力
Ｒ１´に印加されている−１３Ｖの電圧を＋２Ｖに増大
することによって達成される。このことから、出力Ｒ１
及びＲ１′の保持電圧を走査時間終了時点で、該時点で
の出力Ｒ１及びＲ１′に関する電圧変化が等しくなる
（即ちいずれも１５Ｖとなる）ような値にすることによ
ってＭＩＭデバイス３４及び３６からのキャパシタンス
キックバックは互いに等しくなり、即ち打ち消し合い、
従ってキックバック現象は排除されることが明らかであ
る。非選択期間である残り時間の間、即ち例えば時点ｔ
１からｔ６までは、出力Ｒ１及びＲ１′は２Ｖであるそ
の保持電圧に維持される。先に述べたように、保持電圧
は、フレーム時間の間２つのＭＩＭデバイスを横切る電
圧と、従ってそれらのデバイスの漏れとを最小限に留め
るべく両走査ラインに適用される。
行選択ライン１２及び１２′を、いずれも−２Ｖである
その保持電圧に維持している。時点ｔ０から時点ｔ１ま
で、ライン１２及び１２′から成る行選択アドレスライ
ン対、即ち出力Ｒ１及びＲ１′によってアドレス指定さ
れる行が、出力Ｒ１及びＲ１′に選択電圧を印加するこ
とにより選択される。時点ｔ０に行選択ドライバ５０に
よって出力Ｒ１に印加される電圧は１７Ｖである。時点
ｔ０に出力Ｒ１′に印加される電圧は−１３Ｖである。
このような電圧の印加によって、ＭＩＭデバイス３４及
び３６はその導通状態へとバイアスされる。ＭＩＭデバ
イス３４及び３６が導通状態にバイアスされることで、
蓄積素子４６に電荷が蓄積されていればその電荷は該素
子４６に保持される。従って、時点ｔ０から時点ｔ１ま
で、＋２Ｖから−２Ｖに変化した電圧が出力Ｃ１から列
アドレスライン１８に付与される。こうして、蓄積素子
４６は時点ｔ１までの期間選択されるが、蓄積素子４６
に蓄積された、もしくは該素子４６に付与される電荷を
保持するべく蓄積素子４６を選択することが所望でない
場合は、出力Ｒ１及びＲ１′に印加されている電圧を除
去しなければならない。この除去は、出力Ｒ１に印加さ
れている＋１７Ｖの電圧を＋２Ｖに減小し、同時に出力
Ｒ１´に印加されている−１３Ｖの電圧を＋２Ｖに増大
することによって達成される。このことから、出力Ｒ１
及びＲ１′の保持電圧を走査時間終了時点で、該時点で
の出力Ｒ１及びＲ１′に関する電圧変化が等しくなる
（即ちいずれも１５Ｖとなる）ような値にすることによ
ってＭＩＭデバイス３４及び３６からのキャパシタンス
キックバックは互いに等しくなり、即ち打ち消し合い、
従ってキックバック現象は排除されることが明らかであ
る。非選択期間である残り時間の間、即ち例えば時点ｔ
１からｔ６までは、出力Ｒ１及びＲ１′は２Ｖであるそ
の保持電圧に維持される。先に述べたように、保持電圧
は、フレーム時間の間２つのＭＩＭデバイスを横切る電
圧と、従ってそれらのデバイスの漏れとを最小限に留め
るべく両走査ラインに適用される。
【００３５】出力Ｒ１及びＲ１′がその保持電圧に戻さ
れる時点ｔ１に、蓄積素子４６は“オフ状態にされ”、
該素子４６に付与された電荷は次の行が選択されるとい
った時点まで保持される。時点ｔ１から時点ｔ２までは
画素２６の蓄積素子が、列ドライバ５２の出力Ｃ１から
列アドレスライン１８を介して付与される電荷を蓄積す
るようにアドレス指定される。図３のＣ及びＤから知見
されるように、出力Ｒ２及びＲ２′の電圧は時点ｔ１ま
では２Ｖの保持電圧である。画素２６の蓄積素子が選択
されるべきであるので、出力Ｒ２に電圧−１７Ｖ、出力
Ｒ２′に電圧＋１３Ｖが印加される。これらの電圧は、
画素２６の蓄積素子に電荷が蓄積されるように、列ドラ
イバ５２の出力Ｃ１から列アドレスライン１８への出力
が＋２Ｖである１フレーム時間の間維持される。画素２
６の蓄積素子への電荷蓄積が完了する時点ｔ２に、出力
Ｒ２及びＲ２′に印加された電圧を除去しなければなら
ない。この除去は、出力Ｒ２の電圧を−１７Ｖから−２
Ｖの保持電圧に増大し、同時にＲ２′の電圧を＋１３Ｖ
から−２Ｖの保持電圧に減小することによって達成され
る。このことから、出力Ｒ２及びＲ２′の保持電圧が互
いに等しいこと、更には画素２６に含まれる２つのＭＩ
Ｍデバイスに関連する電圧変化がこの走査時間の終了時
点で＋１５Ｖ及び−１５Ｖで、その大きさが等しく、従
ってＭＩＭデバイスからの電圧キックバックは互いに打
ち消し合うことが理解され得る。図３のＡ〜Ｅに示した
駆動方法を用いると、能動マトリクス液晶表示システム
の画素を駆動する波形は選択走査４回毎に繰り返され
る。即ち、４回目の選択の後、出力Ｒ１の電圧は−２Ｖ
の保持電圧に戻る。こうして、図３のＡに示したのと同
じ波形が繰り返される。同様に、図３のＢ、Ｃ及びＤに
示した波形の繰り返しも、各行に関して第４の選択走査
時間が経過した後に始まる。
れる時点ｔ１に、蓄積素子４６は“オフ状態にされ”、
該素子４６に付与された電荷は次の行が選択されるとい
った時点まで保持される。時点ｔ１から時点ｔ２までは
画素２６の蓄積素子が、列ドライバ５２の出力Ｃ１から
列アドレスライン１８を介して付与される電荷を蓄積す
るようにアドレス指定される。図３のＣ及びＤから知見
されるように、出力Ｒ２及びＲ２′の電圧は時点ｔ１ま
では２Ｖの保持電圧である。画素２６の蓄積素子が選択
されるべきであるので、出力Ｒ２に電圧−１７Ｖ、出力
Ｒ２′に電圧＋１３Ｖが印加される。これらの電圧は、
画素２６の蓄積素子に電荷が蓄積されるように、列ドラ
イバ５２の出力Ｃ１から列アドレスライン１８への出力
が＋２Ｖである１フレーム時間の間維持される。画素２
６の蓄積素子への電荷蓄積が完了する時点ｔ２に、出力
Ｒ２及びＲ２′に印加された電圧を除去しなければなら
ない。この除去は、出力Ｒ２の電圧を−１７Ｖから−２
Ｖの保持電圧に増大し、同時にＲ２′の電圧を＋１３Ｖ
から−２Ｖの保持電圧に減小することによって達成され
る。このことから、出力Ｒ２及びＲ２′の保持電圧が互
いに等しいこと、更には画素２６に含まれる２つのＭＩ
Ｍデバイスに関連する電圧変化がこの走査時間の終了時
点で＋１５Ｖ及び−１５Ｖで、その大きさが等しく、従
ってＭＩＭデバイスからの電圧キックバックは互いに打
ち消し合うことが理解され得る。図３のＡ〜Ｅに示した
駆動方法を用いると、能動マトリクス液晶表示システム
の画素を駆動する波形は選択走査４回毎に繰り返され
る。即ち、４回目の選択の後、出力Ｒ１の電圧は−２Ｖ
の保持電圧に戻る。こうして、図３のＡに示したのと同
じ波形が繰り返される。同様に、図３のＢ、Ｃ及びＤに
示した波形の繰り返しも、各行に関して第４の選択走査
時間が経過した後に始まる。
【００３６】図３のＡ〜Ｅに示した駆動方法は、先行技
術による駆動方法に優る幾つかの利点を有する。それら
の利点の中には、例えば、（１）フレーム時間の間２つ
のＭＩＭデバイスを横切る電圧と、従ってこれらのデバ
イスの漏れとを最小限に留める保持電圧が両走査ライン
に適用されること、（２）ビデオ及びＬＣ極性が行毎に
交番されて、フリッカ及びグレイスケールの不均一性が
除かれること、（３）ビデオ信号の振幅が小さく維持さ
れて、列からのクロストークが減少されること、（４）
所与の行に関して対を成す出力１及び出力２の走査時間
終了時の電圧変化が互いに等しく、従って当該画素に含
まれるＭＩＭデバイスからの電圧キックバックが打ち消
し合うこと、（５）所与の行に関して対を成す出力１及
び出力２の駆動レベルが全く同じであり、従って２つの
ＭＩＭデバイスの劣化は全く同様に起こり、中心点電圧
に影響が及ばないこと、（６）この駆動方法及び画素構
成は、排除が困難である、ＭＩＭデバイスのＩＶ特性に
僅かに残留する非対称性に影響されないこと、及び
（７）時平均化されたＤＣ成分が列アドレスラインにも
行選択ラインにも現れず、従ってこれらのライン上に生
じる不活性化層は排除され得、またはその厚みが減少し
得ることなどが有る。
術による駆動方法に優る幾つかの利点を有する。それら
の利点の中には、例えば、（１）フレーム時間の間２つ
のＭＩＭデバイスを横切る電圧と、従ってこれらのデバ
イスの漏れとを最小限に留める保持電圧が両走査ライン
に適用されること、（２）ビデオ及びＬＣ極性が行毎に
交番されて、フリッカ及びグレイスケールの不均一性が
除かれること、（３）ビデオ信号の振幅が小さく維持さ
れて、列からのクロストークが減少されること、（４）
所与の行に関して対を成す出力１及び出力２の走査時間
終了時の電圧変化が互いに等しく、従って当該画素に含
まれるＭＩＭデバイスからの電圧キックバックが打ち消
し合うこと、（５）所与の行に関して対を成す出力１及
び出力２の駆動レベルが全く同じであり、従って２つの
ＭＩＭデバイスの劣化は全く同様に起こり、中心点電圧
に影響が及ばないこと、（６）この駆動方法及び画素構
成は、排除が困難である、ＭＩＭデバイスのＩＶ特性に
僅かに残留する非対称性に影響されないこと、及び
（７）時平均化されたＤＣ成分が列アドレスラインにも
行選択ラインにも現れず、従ってこれらのライン上に生
じる不活性化層は排除され得、またはその厚みが減少し
得ることなどが有る。
【００３７】図４に示した曲線６６は、図１に示した画
素２２のＭＩＭデバイス３４及び３６が電荷蓄積素子４
６に蓄積された電荷の保持の際に非導通状態にバイアス
された時の本発明によるマトリクスの優れた動作を劇的
に示している。曲線６６は、例えばＭＩＭデバイス３４
の、ライン１２が−１０Ｖに維持され、かつ蓄積素子４
６のインピーダンスが０Ωと仮定される場合の電流対電
圧特性である。指摘され得るように、電圧Ｖｖがライン
２３上で−１０Ｖよりも正値寄りである場合、ダイオー
ド３４を流れる電流は漏れ電流のみによって表され、こ
の電流は普通非常に弱い（例えばダイオード導通電流の
値より何桁も小さい値を有する）。曲線６６はまた、ラ
イン１２が＋１０Ｖに維持され、かつ蓄積素子４６のイ
ンピーダンスが０Ωと仮定される場合のＭＩＭデバイス
３４の電流対電圧特性も表す。素子４６に印加される電
圧がライン１２上で１０Ｖより小さい正値を有する場
合、ダイオード３４を流れる電流はやはり非常に弱い漏
れ電流によって表される。このような特性は実質的にい
ずれのＭＩＭデバイスにおいても一様であり、その結
果、蓄積素子４６に印加される電圧が＋１０Ｖと−１０
Ｖとの間（または他の適当な電圧値）であれば非常に僅
かな電流しか電荷蓄積素子４６から流出せず、即ちシス
テムは電荷蓄積素子４６に蓄積された電荷を効率的に保
持する。
素２２のＭＩＭデバイス３４及び３６が電荷蓄積素子４
６に蓄積された電荷の保持の際に非導通状態にバイアス
された時の本発明によるマトリクスの優れた動作を劇的
に示している。曲線６６は、例えばＭＩＭデバイス３４
の、ライン１２が−１０Ｖに維持され、かつ蓄積素子４
６のインピーダンスが０Ωと仮定される場合の電流対電
圧特性である。指摘され得るように、電圧Ｖｖがライン
２３上で−１０Ｖよりも正値寄りである場合、ダイオー
ド３４を流れる電流は漏れ電流のみによって表され、こ
の電流は普通非常に弱い（例えばダイオード導通電流の
値より何桁も小さい値を有する）。曲線６６はまた、ラ
イン１２が＋１０Ｖに維持され、かつ蓄積素子４６のイ
ンピーダンスが０Ωと仮定される場合のＭＩＭデバイス
３４の電流対電圧特性も表す。素子４６に印加される電
圧がライン１２上で１０Ｖより小さい正値を有する場
合、ダイオード３４を流れる電流はやはり非常に弱い漏
れ電流によって表される。このような特性は実質的にい
ずれのＭＩＭデバイスにおいても一様であり、その結
果、蓄積素子４６に印加される電圧が＋１０Ｖと−１０
Ｖとの間（または他の適当な電圧値）であれば非常に僅
かな電流しか電荷蓄積素子４６から流出せず、即ちシス
テムは電荷蓄積素子４６に蓄積された電荷を効率的に保
持する。
【００３８】例えば、複数の画素を具備する高解像度表
示システムにおいて充電は理論的には約１〜２マイクロ
秒の充電時間で行なわれ得、この時間は、各画素の能動
マトリクス素子として通常寸法の薄膜電界効果トランジ
スタが用いられる通常のトランジスタ能動マトリクス表
示装置で達成され得る充電時間よりはるかに短い。
示システムにおいて充電は理論的には約１〜２マイクロ
秒の充電時間で行なわれ得、この時間は、各画素の能動
マトリクス素子として通常寸法の薄膜電界効果トランジ
スタが用いられる通常のトランジスタ能動マトリクス表
示装置で達成され得る充電時間よりはるかに短い。
【００３９】本明細書では本発明をその好ましい例によ
って説明したが、本発明の範囲はこの説明によっては限
定されず、ただ特許請求の範囲各項によってのみ限定さ
れるものである。
って説明したが、本発明の範囲はこの説明によっては限
定されず、ただ特許請求の範囲各項によってのみ限定さ
れるものである。
【図１】本発明による能動マトリクス液晶表示システム
の一例の概略的回路図である。
の一例の概略的回路図である。
【図２Ａ】図１の列ドライバの出力Ｃ１から発せられる
信号の波形を示す説明図である。
信号の波形を示す説明図である。
【図２Ｂ】図１の行選択ドライバの出力Ｒ１から発せら
れる行選択信号の波形を示す説明図である。
れる行選択信号の波形を示す説明図である。
【図２Ｃ】図１の行選択ドライバの出力Ｒ１′から発せ
られる行選択信号の波形を示す説明図である。
られる行選択信号の波形を示す説明図である。
【図３】第２組の信号波形を示す説明図であり、Ａは図
１の行選択ドライバの出力Ｒ１から発せられる行選択信
号の波形を示す説明図、Ｂは図１の行選択ドライバの出
力Ｒ１′から発せられる行選択信号の波形を示す説明
図、Ｃは図１の行選択ドライバの出力Ｒ２から発せられ
る行選択信号の波形を示す説明図、Ｄは図１の行選択ド
ライバの出力Ｒ２′から発せられる行選択信号の波形を
示す説明図、Ｅは図１の列ドライバの出力Ｃから発せら
れる信号の波形を示す説明図である。
１の行選択ドライバの出力Ｒ１から発せられる行選択信
号の波形を示す説明図、Ｂは図１の行選択ドライバの出
力Ｒ１′から発せられる行選択信号の波形を示す説明
図、Ｃは図１の行選択ドライバの出力Ｒ２から発せられ
る行選択信号の波形を示す説明図、Ｄは図１の行選択ド
ライバの出力Ｒ２′から発せられる行選択信号の波形を
示す説明図、Ｅは図１の列ドライバの出力Ｃから発せら
れる信号の波形を示す説明図である。
【図４】本発明による装置の動作及び本発明の方法の理
解を更に容易にする電流対電圧曲線を示すグラフであ
る。
解を更に容易にする電流対電圧曲線を示すグラフであ
る。
【符号の説明】 １０ 能動マトリクス液晶表示システム １２，１２′，１４，１４′，１６，１６′ 行選択ラ
イン １８，２０ 列アドレスライン ２２，２４，２６，２８，３０，３２ 画素 ３４，３６ ＭＩＭデバイス ３８ 節点 ４０，４２ 電極 ４４ 表示用液晶材料 ４６ 蓄積素子 ５０ 行選択ドライバ ５２ 列ドライバ
イン １８，２０ 列アドレスライン ２２，２４，２６，２８，３０，３２ 画素 ３４，３６ ＭＩＭデバイス ３８ 節点 ４０，４２ 電極 ４４ 表示用液晶材料 ４６ 蓄積素子 ５０ 行選択ドライバ ５２ 列ドライバ
Claims (7)
- 【請求項１】 複数の蓄積素子の中の選択された１つに
電荷を速やかに蓄積させ且つその電荷を効果的に保存さ
せるための能動マトリックス液晶表示システムであっ
て、該システムが、実質的に平行な複数のアドレスライ
ンの対と、アドレスラインの対と複数の交点を形成する
ために、該アドレスラインの対とある角度で交差し且つ
該アドレスラインの対から間隔を置いて配置されている
実質的に平行な複数の付加的アドレスラインと、交点で
結合された該アドレスラインの対の間で共に共通節点に
結合されていると共に、低いバイアスで電流を遮断し且
つ高いバイアスがかけられると電流の流れに対して低い
インピーダンスを提供する型である一組のＭＩＭ装置
と、前記共通節点の１つと前記付加的列アドレスライン
の１つとの間で結合されている各画素素子と、アドレス
ラインの対に結合された画素素子での電荷の蓄積を容易
にするようにＭＩＭ装置を低いインピーダンスの状態に
バイアスさせるために、実質的に大きさが等しく且つ極
性が反対の第１の動作電位をアドレスラインの対に与え
る第１の手段と、前記第１の動作電位が前記アドレスラ
インの対に与えられている間に、蓄積されるべき電荷を
選択された蓄積素子に提供するように前記付加的アドレ
スラインの選択された１つに充電電位を与える第２の手
段とを含んでいることを特徴とするシステム。 - 【請求項２】 前記ＭＩＭ装置が更に、高いバイアス
をかけられると電流の流れに対して高いインピーダンス
を提供し、また前記第１の手段が更に、アドレスライン
の対に結合された蓄積素子に蓄積された電荷の保存を容
易にするために、該ＭＩＭ装置を第２の状態にバイアス
させるために、大きさが実質的に等しく且つ極性が反対
の第２の動作電位を該アドレスラインの対の間に与える
手段を含んでいることを特徴とする請求項１に記載のシ
ステム。 - 【請求項３】 ＭＩＭ装置が、透明な導電性酸化物材料
からなる第１の層と、実質的に絶縁材料の層上に被覆さ
れる実質的に絶縁材料の層とを含んでいる多層装置であ
ることを特徴とする請求項１に記載のシステム。 - 【請求項４】 前記第１の層がインジウム・スズの酸化
物であり、実質的に絶縁材料からなる前記層がＳｉＮｘ
であり、前記金属材料層がクロムであることを特徴とす
る請求項３に記載のシステム。 - 【請求項５】 マトリックスシステム内の複数の画素素
子の中の選択された１つに電荷を速やかに蓄積させ且つ
その電荷を効果的に保存するための能動マトリックス液
晶表示システムの動作方法であって、本方法が、実質的
に平行な複数のアドレスラインの対を提供し、アドレス
ラインの対と複数の交点を形成するために、該アドレス
ラインの対とある角度で交差し且つ該アドレスラインの
対と間隔を置いて配置される実質的に平行な複数の付加
的アドレスラインを提供し、第１のオン状態に順方向バ
イアスされると電流の流れに対して低いインピーダンス
を提供する型である１組のＭＩＭ装置を、交点で結合さ
れた前記アドレスラインの列の間で共に共通節点に直列
に結合し、共通節点の１つと前記付加的アドレスライン
の１つとの間で各画素素子を結合し、アドレスラインに
結合された蓄積素子での電荷の蓄積を容易にするため
に、閾値装置を前記第１のオン状態にバイアスさせるべ
く実質的に大きさが等しく且つ極性が反対の第１の動作
電位をアドレスラインの列の間に与え、選択された蓄積
素子で電荷を蓄積させるために、第１の動作電位を前記
アドレスラインの対に与えている間に前記付加的アドレ
スラインの選択された１つに充電電位を与える段階を含
んでいることを特徴とする方法。 - 【請求項６】 前記ＭＩＭ装置が更に、オフ状態に逆方
向バイアスされると電流の流れに対して高いインピーダ
ンスを提供する型であり、また本方法が更に、アドレス
ラインの対に結合された前記蓄積素子に蓄積された電荷
の保存を容易にするために、前記閾値装置を第２のオフ
状態に逆方向バイアスさせるべく大きさが実質的に等し
く且つ極性が反対の第２の動作電位を該アドレスライン
の対の間に与える段階を含んでいることを特徴とする請
求項５に記載の方法。 - 【請求項７】 前記第１の動作電位を与える段階が、前
記充電電位の印加を開始した後に前記第１の動作電位の
印加を開始し、且つ該充電電位の印加を終了する前に該
第１の動作電位の印加を終了することを含んでいること
を特徴とする請求項６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45182789A | 1989-12-18 | 1989-12-18 | |
| US451827 | 1989-12-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06230746A true JPH06230746A (ja) | 1994-08-19 |
Family
ID=23793860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41791790A Pending JPH06230746A (ja) | 1989-12-18 | 1990-12-18 | 能動マトリックス液晶表示システム及び該システムの動作方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0434627A3 (ja) |
| JP (1) | JPH06230746A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180054924A (ko) * | 2015-10-13 | 2018-05-24 | 아모르픽스, 인크 | 비정질 금속 박막 비선형 저항기 |
| KR20210090272A (ko) * | 2018-12-07 | 2021-07-19 | 아모르픽스, 인크 | 다이오드 기반 디스플레이 백플레인 및 전자 디스플레이를 위한 방법 및 회로 |
| US11183585B2 (en) | 2018-03-30 | 2021-11-23 | Amorphyx, Incorporated | Amorphous metal thin film transistors |
| US12075656B2 (en) | 2020-06-12 | 2024-08-27 | Amorphyx, Incorporated | Circuits including non-linear components for electronic devices |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122982A (ja) * | 1990-09-13 | 1992-04-23 | Seiko Instr Inc | 電気光学装置の駆動方法 |
| KR960702657A (ko) * | 1994-03-23 | 1996-04-27 | 프레데릭 얀 스미트 | 디스플레이 장치(Display device) |
| DE69516248T2 (de) * | 1994-06-23 | 2000-10-12 | Koninkl Philips Electronics Nv | Anzeigevorrichtung |
| DE19732159A1 (de) * | 1997-07-25 | 1999-01-28 | Hoechst Ag | Chipkarte mit temporär speicherfähiger Anzeige auf der Basis von Aktivmatrixdisplays |
| US6738035B1 (en) | 1997-09-22 | 2004-05-18 | Nongqiang Fan | Active matrix LCD based on diode switches and methods of improving display uniformity of same |
| US6225968B1 (en) | 1997-09-23 | 2001-05-01 | Ois Optical Imagaing Systems, Inc. | Method and system for addressing LCD including diodes |
| US6243062B1 (en) * | 1997-09-23 | 2001-06-05 | Ois Optical Imaging Systems, Inc. | Method and system for addressing LCD including thin film diodes |
| US6222596B1 (en) * | 1998-03-06 | 2001-04-24 | Ois Optical Imaging Systems, Inc. | Thin film diode including carbon nitride alloy semi-insulator and method of making same |
| US6008872A (en) * | 1998-03-13 | 1999-12-28 | Ois Optical Imaging Systems, Inc. | High aperture liquid crystal display including thin film diodes, and method of making same |
| WO2000028516A1 (en) * | 1998-11-08 | 2000-05-18 | Nongqiang Fan | Active matrix lcd based on diode switches and methods of improving display uniformity of same |
| US10672898B2 (en) | 2016-07-07 | 2020-06-02 | Amorphyx, Incorporated | Amorphous metal hot electron transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8502663A (nl) * | 1985-09-30 | 1987-04-16 | Philips Nv | Weergeefinrichting met verbeterde aansturing. |
| FR2605778B1 (fr) * | 1986-10-24 | 1990-11-16 | Thomson Csf | Panneau de visualisation a cristaux liquides et procede d'inscription des donnees sur ce panneau |
| GB2217891A (en) * | 1988-04-29 | 1989-11-01 | Philips Electronic Associated | Matrix display device |
-
1990
- 1990-12-14 EP EP19900810989 patent/EP0434627A3/en not_active Withdrawn
- 1990-12-18 JP JP41791790A patent/JPH06230746A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180054924A (ko) * | 2015-10-13 | 2018-05-24 | 아모르픽스, 인크 | 비정질 금속 박막 비선형 저항기 |
| JP2018537865A (ja) * | 2015-10-13 | 2018-12-20 | アモルフィックス・インコーポレイテッド | アモルファス金属薄膜非線形抵抗 |
| US10438841B2 (en) | 2015-10-13 | 2019-10-08 | Amorphyx, Inc. | Amorphous metal thin film nonlinear resistor |
| US10777448B2 (en) | 2015-10-13 | 2020-09-15 | Amorphyx, Inc. | Amorphous metal thin film nonlinear resistor |
| US10971392B2 (en) | 2015-10-13 | 2021-04-06 | Amorphyx, Inc. | Amorphous metal thin film nonlinear resistor |
| US11610809B2 (en) | 2015-10-13 | 2023-03-21 | Amorphyx, Incorporated | Amorphous metal thin film nonlinear resistor |
| US11183585B2 (en) | 2018-03-30 | 2021-11-23 | Amorphyx, Incorporated | Amorphous metal thin film transistors |
| US12336205B2 (en) | 2018-03-30 | 2025-06-17 | Amorphyx, Incorporated | Amorphous metal thin film transistors |
| KR20210090272A (ko) * | 2018-12-07 | 2021-07-19 | 아모르픽스, 인크 | 다이오드 기반 디스플레이 백플레인 및 전자 디스플레이를 위한 방법 및 회로 |
| US12586543B2 (en) | 2018-12-07 | 2026-03-24 | Amorphyx, Incorporated | Methods and circuits for diode-based display backplanes and electronic displays |
| US12075656B2 (en) | 2020-06-12 | 2024-08-27 | Amorphyx, Incorporated | Circuits including non-linear components for electronic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0434627A2 (en) | 1991-06-26 |
| EP0434627A3 (en) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4731610A (en) | Balanced drive electronic matrix system and method of operating the same | |
| US5204659A (en) | Apparatus and method for providing a gray scale in liquid crystal flat panel displays | |
| KR970009538B1 (ko) | 표시장치 | |
| US5739802A (en) | Staged active matrix liquid crystal display with separated backplane conductors and method of using the same | |
| US20010015710A1 (en) | Active matrix type liquid-crystal display unit and method of driving the same | |
| US5815134A (en) | Liquid crystal electro-optical device and driving method thereof | |
| EP0176763A1 (en) | Liquid crystal device and method of driving the same | |
| US8797252B2 (en) | Liquid crystal display apparatus and method for generating a driver signal based on resistance ratios | |
| EP0434627A2 (en) | Balanced drive symmetric MIM diode configuration for liquid crystal displays and method of operating same | |
| US6225968B1 (en) | Method and system for addressing LCD including diodes | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| US5204764A (en) | Electro-optical device having a first and a second nonlinear resistance element formed on each pixel electrode | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| JPH09230377A (ja) | 液晶表示装置およびその駆動方法 | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| JPH06265939A (ja) | 液晶表示装置 | |
| US20050083321A1 (en) | Shared select line display | |
| US6621479B2 (en) | Active matrix liquid crystal display device | |
| JP3297334B2 (ja) | 液晶表示装置 | |
| JPH01291216A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0572995A (ja) | 液晶表示装置 | |
| US9778524B2 (en) | Liquid crystal display, liquid crystal panel, and method of driving the same | |
| JP2000131713A (ja) | 液晶表示装置 | |
| KR101167929B1 (ko) | 수평전계방식 액정표시소자 | |
| JP3297335B2 (ja) | 液晶表示装置 |