JPH06232116A - シリコン酸化膜の成膜方法 - Google Patents
シリコン酸化膜の成膜方法Info
- Publication number
- JPH06232116A JPH06232116A JP1628393A JP1628393A JPH06232116A JP H06232116 A JPH06232116 A JP H06232116A JP 1628393 A JP1628393 A JP 1628393A JP 1628393 A JP1628393 A JP 1628393A JP H06232116 A JPH06232116 A JP H06232116A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- flow rate
- sih
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 減圧ＣＶＤ法により高温でシリコン酸化膜
（いわゆるＨＴＯ膜）を成膜する際にヘイズ（シリコン
粒と思われる）のない表面が滑らかな膜を得る。 【構成】 ＳｉＨ4 ガスとＮ2 Ｏガスを用いてＣＶＤ法
によりシリコン酸化膜（ＨＴＯ膜）を成膜する際、チャ
ンバー内をＮ2 Ｏガス雰囲気にした後、ＳｉＨ4ガスを
設定した流量まで階段状に増加しながら導入するように
なす。
（いわゆるＨＴＯ膜）を成膜する際にヘイズ（シリコン
粒と思われる）のない表面が滑らかな膜を得る。 【構成】 ＳｉＨ4 ガスとＮ2 Ｏガスを用いてＣＶＤ法
によりシリコン酸化膜（ＨＴＯ膜）を成膜する際、チャ
ンバー内をＮ2 Ｏガス雰囲気にした後、ＳｉＨ4ガスを
設定した流量まで階段状に増加しながら導入するように
なす。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いられ
るシリコン酸化膜の成膜方法に関する。
るシリコン酸化膜の成膜方法に関する。
【０００２】
【従来の技術】半導体装置のシリコン酸化膜として、減
圧ＣＶＤ（化学気相成長）法により８００℃程度の高温
で成膜される一般的にＨＴＯ膜と呼ばれているシリコン
酸化膜が用いられている。このＨＴＯ膜は均一性、膜質
に優れており、ゲート酸化膜等に用いられる。
圧ＣＶＤ（化学気相成長）法により８００℃程度の高温
で成膜される一般的にＨＴＯ膜と呼ばれているシリコン
酸化膜が用いられている。このＨＴＯ膜は均一性、膜質
に優れており、ゲート酸化膜等に用いられる。
【０００３】ＨＴＯ膜の成膜に際しては、シリコン粒と
思われるヘイズが発生し易く、膜表面が凹凸のシリコン
酸化膜となり易い。一般にＨＴＯ膜のヘイズ発生原因
は、ＳｉＨ4 とＮ2 Ｏの流量比、即ちある場所での反応
ガスの存在比、に非常に敏感であることが知られてお
り、流量比：Ｎ2 Ｏ／ＳｉＨ4 が小さい程、ヘイズが発
生しやすく、これは、主に成膜初期段階において起こり
得る。
思われるヘイズが発生し易く、膜表面が凹凸のシリコン
酸化膜となり易い。一般にＨＴＯ膜のヘイズ発生原因
は、ＳｉＨ4 とＮ2 Ｏの流量比、即ちある場所での反応
ガスの存在比、に非常に敏感であることが知られてお
り、流量比：Ｎ2 Ｏ／ＳｉＨ4 が小さい程、ヘイズが発
生しやすく、これは、主に成膜初期段階において起こり
得る。
【０００４】ＨＴＯ膜は、半導体ウエハが配された炉内
に亜酸化窒素（Ｎ2 Ｏ）ガスを導入し炉内をＮ2 Ｏガス
で満たした後、シラン（ＳｉＨ4 ）ガスを導入して成膜
するが、通常、ＳｉＨ4 ガスはマスフローコントローラ
を通じて図４に示すシーケンスで導入され、反応ガスの
流量比はＮ2 Ｏ／ＳｉＨ4 ＝４０／１とされている。シ
ーケンス中の汎用のマスフローコントローラのソフトス
タートにかかる時間は最大１分間である。しかし、この
シーケンスでは時々ヘイズが発生する事がある。
に亜酸化窒素（Ｎ2 Ｏ）ガスを導入し炉内をＮ2 Ｏガス
で満たした後、シラン（ＳｉＨ4 ）ガスを導入して成膜
するが、通常、ＳｉＨ4 ガスはマスフローコントローラ
を通じて図４に示すシーケンスで導入され、反応ガスの
流量比はＮ2 Ｏ／ＳｉＨ4 ＝４０／１とされている。シ
ーケンス中の汎用のマスフローコントローラのソフトス
タートにかかる時間は最大１分間である。しかし、この
シーケンスでは時々ヘイズが発生する事がある。
【０００５】ヘイズ発生を防ぐためには元々の流量比を
大きくすることで対応することができ、２つの方法、即
ち、（ｉ）Ｎ2 Ｏの流量を上げる方法。(ii)ＳｉＨ4 の
流量を下げる方法がある。
大きくすることで対応することができ、２つの方法、即
ち、（ｉ）Ｎ2 Ｏの流量を上げる方法。(ii)ＳｉＨ4 の
流量を下げる方法がある。
【０００６】
【発明が解決しようとする課題】しかし乍ら、上述の
（ｉ）のＮ2 Ｏの流量を上げる方法では反応ガスの総流
量が大きくなってしまい、ガスの注入口付近のウエハの
成膜均一性（ウエハ面内の均一性）が悪くなる。また(i
i)のＳｉＨ4 の流量を下げる方法ではＳｉＨ4 の流量が
少なくなると、ガス排出口近くのウエハへ十分にＳｉＨ
4 ガスが供給されず、成膜速度がウエハの炉内での位置
により大きく変わってしまい、成膜均一性（ウエハ間の
均一性）が悪くなる。
（ｉ）のＮ2 Ｏの流量を上げる方法では反応ガスの総流
量が大きくなってしまい、ガスの注入口付近のウエハの
成膜均一性（ウエハ面内の均一性）が悪くなる。また(i
i)のＳｉＨ4 の流量を下げる方法ではＳｉＨ4 の流量が
少なくなると、ガス排出口近くのウエハへ十分にＳｉＨ
4 ガスが供給されず、成膜速度がウエハの炉内での位置
により大きく変わってしまい、成膜均一性（ウエハ間の
均一性）が悪くなる。
【０００７】このようにＮ2 Ｏ／ＳｉＨ4 の流量比だけ
で対応すると（流量比を４０／１以上にする）、成膜均
一性の制御が難しくなり、ヘイズの有無の非常に微妙な
条件で成膜しているのが現状である。
で対応すると（流量比を４０／１以上にする）、成膜均
一性の制御が難しくなり、ヘイズの有無の非常に微妙な
条件で成膜しているのが現状である。
【０００８】現状では炉内を当初Ｎ2 Ｏガスで満たして
おき、この状態でＳｉＨ4 を流すようにしている。この
ＳｉＨ4 を流すときには、ラインを真空にして弁を開い
てＳｉＨ4 を流すか、又はラインにＮ2 Ｏガスを流して
弁を開いてＳｉＨ4 を流す等の方法があるが、いずれに
しても、ＳｉＨ4 ガスを導入する初期段階は、ＳｉＨ 4
の流量が設定値より大きくなり、所望のＳｉＨ4 とＮ2
Ｏの流量比が得られない。流量の制御にはマスフローコ
ントローラを用いているが、現状のマスフローコントロ
ーラの性能では、初期段階での流量比を制御することが
できない。
おき、この状態でＳｉＨ4 を流すようにしている。この
ＳｉＨ4 を流すときには、ラインを真空にして弁を開い
てＳｉＨ4 を流すか、又はラインにＮ2 Ｏガスを流して
弁を開いてＳｉＨ4 を流す等の方法があるが、いずれに
しても、ＳｉＨ4 ガスを導入する初期段階は、ＳｉＨ 4
の流量が設定値より大きくなり、所望のＳｉＨ4 とＮ2
Ｏの流量比が得られない。流量の制御にはマスフローコ
ントローラを用いているが、現状のマスフローコントロ
ーラの性能では、初期段階での流量比を制御することが
できない。
【０００９】即ち、図４の破線ａで示すようにＳｉＨ4
ガス導入直後は炉内へ急激にＳｉＨ 4 ガスが導入される
ため、成膜初期ではＮ2 Ｏ／ＳｉＨ4 の流量比または存
在比が変わってしまう。ヘイズ発生は、この成膜初期段
階であり、図４のシーケンス中の汎用のマスフローコン
トローラの機能の一つであるソフトスタート機能だけで
は対処しがたい。
ガス導入直後は炉内へ急激にＳｉＨ 4 ガスが導入される
ため、成膜初期ではＮ2 Ｏ／ＳｉＨ4 の流量比または存
在比が変わってしまう。ヘイズ発生は、この成膜初期段
階であり、図４のシーケンス中の汎用のマスフローコン
トローラの機能の一つであるソフトスタート機能だけで
は対処しがたい。
【００１０】本発明は、上述の点に鑑み、成膜均一性に
影響を与えることなく、ヘイズのない表面が滑らかシリ
コン酸化膜の成膜方法を提供するものである。
影響を与えることなく、ヘイズのない表面が滑らかシリ
コン酸化膜の成膜方法を提供するものである。
【００１１】
【課題を解決するための手段】本発明は、シラン系ガス
７と酸素を含むガス５を用いてＣＶＤ法によりシリコン
酸化膜８を成膜する際、炉、反応容器等のいわゆるチャ
ンバー２内を酸素を含むガス雰囲気にした後、シラン系
ガス７を設定した流量まで階段状（Ａ1 ，Ａ2，Ａ3 ）
に導入してシリコン酸化膜８を成膜する。
７と酸素を含むガス５を用いてＣＶＤ法によりシリコン
酸化膜８を成膜する際、炉、反応容器等のいわゆるチャ
ンバー２内を酸素を含むガス雰囲気にした後、シラン系
ガス７を設定した流量まで階段状（Ａ1 ，Ａ2，Ａ3 ）
に導入してシリコン酸化膜８を成膜する。
【００１２】
【作用】本発明においては、チャンバー２内を酸素を含
むガス雰囲気にした後、シラン系ガス７を設定した流量
まで階段状（Ａ1 ，Ａ2 ，Ａ3 ）に導入することによ
り、シラン系ガス７が導入開始直後に急激に導入された
としても第１段階Ａ1 でのシラン系ガス７の流量は成膜
時の設定値Ａ3 に達していないために問題ない。
むガス雰囲気にした後、シラン系ガス７を設定した流量
まで階段状（Ａ1 ，Ａ2 ，Ａ3 ）に導入することによ
り、シラン系ガス７が導入開始直後に急激に導入された
としても第１段階Ａ1 でのシラン系ガス７の流量は成膜
時の設定値Ａ3 に達していないために問題ない。
【００１３】そして、以後段階的にシラン系ガスが増す
も、そのときには、マスフローコントローラ６によるシ
ラン系ガス７の流量により精度よく制御される。従っ
て、シラン系ガス７が設定した流量に達した時点、即ち
成膜初期での酸素を含むガス５とシラン系ガス７の流量
比は、小さくなることはなく、設定された流量比とな
り、ヘイズは発生しない。
も、そのときには、マスフローコントローラ６によるシ
ラン系ガス７の流量により精度よく制御される。従っ
て、シラン系ガス７が設定した流量に達した時点、即ち
成膜初期での酸素を含むガス５とシラン系ガス７の流量
比は、小さくなることはなく、設定された流量比とな
り、ヘイズは発生しない。
【００１４】即ち、酸素を含むガス／シラン系ガスの流
量比を大きくすることなく、ヘイズのない表面が滑らか
なシリコン酸化膜８が得られる。
量比を大きくすることなく、ヘイズのない表面が滑らか
なシリコン酸化膜８が得られる。
【００１５】
【実施例】以下、図面を参照して本発明によるシリコン
酸化膜の成膜方法の実施例を説明する。
酸化膜の成膜方法の実施例を説明する。
【００１６】図１は、本発明に係るシリコン酸化膜の成
膜装置１の一例を示すもので、炉２内に半導体ウエハ
（例えばシリコンウエハ）３が配置され、この炉２内に
第１のマスフローコントローラ４によって流量設定され
た酸素を含むガス、例えば亜酸化窒素（Ｎ2 Ｏ）ガス５
が導入されると共に、第２のマスフローコントローラ６
によって流量設定されたシラン系ガス、例えばシラン
（ＳｉＨ4 ）ガス７が導入される。
膜装置１の一例を示すもので、炉２内に半導体ウエハ
（例えばシリコンウエハ）３が配置され、この炉２内に
第１のマスフローコントローラ４によって流量設定され
た酸素を含むガス、例えば亜酸化窒素（Ｎ2 Ｏ）ガス５
が導入されると共に、第２のマスフローコントローラ６
によって流量設定されたシラン系ガス、例えばシラン
（ＳｉＨ4 ）ガス７が導入される。
【００１７】しかして、本発明ではＳｉＨ4 ガスのマス
フローコントローラ５の設定値を少なくとも２つ以上と
し、ＳｉＨ4 ガスの流量を設定値まで階段状に増してい
く。
フローコントローラ５の設定値を少なくとも２つ以上と
し、ＳｉＨ4 ガスの流量を設定値まで階段状に増してい
く。
【００１８】本例では、ＳｉＨ4 ガスとＮ2 Ｏガスを用
いて減圧ＣＶＤ法により、即ちシランが分解する温度以
上、例えば８００℃程度でシリコン酸化膜を成膜する際
に、炉２内をＮ2 Ｏガス雰囲気にした後、図２に示すよ
うに、マスフローコントローラ６の設定値を３段階
Ａ1 ，Ａ2 ，Ａ3 とし、ＳｉＨ4 ガスの流量を値Ａ1 ，
Ａ 2 及びＡ3 と成膜時の設定値Ａ3 まで階段状に増加さ
せる。
いて減圧ＣＶＤ法により、即ちシランが分解する温度以
上、例えば８００℃程度でシリコン酸化膜を成膜する際
に、炉２内をＮ2 Ｏガス雰囲気にした後、図２に示すよ
うに、マスフローコントローラ６の設定値を３段階
Ａ1 ，Ａ2 ，Ａ3 とし、ＳｉＨ4 ガスの流量を値Ａ1 ，
Ａ 2 及びＡ3 と成膜時の設定値Ａ3 まで階段状に増加さ
せる。
【００１９】例えば設定値Ａ3 が３０ｃｃで、１０ｃｃ
／ｍｉｎで段階的に増加させたとすると、ＳｉＨ4 ガス
導入開始から３分間かけて設定値Ａ3 までもっていく。
／ｍｉｎで段階的に増加させたとすると、ＳｉＨ4 ガス
導入開始から３分間かけて設定値Ａ3 までもっていく。
【００２０】上述の方法によれば、マスフローコントロ
ーラ６の設定値を３段階Ａ1 ，Ａ2及びＡ3 としてＳｉ
Ｈ4 ガスの流量を成膜時の設定値Ａ3 まで階段状に増加
させていくことにより、ＳｉＨ4 ガス導入初期でＳｉＨ
4 ガスが図２の破線ｂで示すように炉２内に急激に導入
されても成膜時の設定値Ａ3 以下であるために直接の影
響はなく、以後はマスフローコントローラの流量制御が
精度よく行われる。
ーラ６の設定値を３段階Ａ1 ，Ａ2及びＡ3 としてＳｉ
Ｈ4 ガスの流量を成膜時の設定値Ａ3 まで階段状に増加
させていくことにより、ＳｉＨ4 ガス導入初期でＳｉＨ
4 ガスが図２の破線ｂで示すように炉２内に急激に導入
されても成膜時の設定値Ａ3 以下であるために直接の影
響はなく、以後はマスフローコントローラの流量制御が
精度よく行われる。
【００２１】従って、設定値Ａ3 の成膜初期でのＮ2 Ｏ
／ＳｉＨ4 の流量比は小さくなることなく、目的の設定
値、例えばＮ2 Ｏ／ＳｉＨ4 ＝４０／１とすることがで
き、半導体ウエハ２上にヘイズのない表面が滑らかなＨ
ＴＯ膜８が成膜される。
／ＳｉＨ4 の流量比は小さくなることなく、目的の設定
値、例えばＮ2 Ｏ／ＳｉＨ4 ＝４０／１とすることがで
き、半導体ウエハ２上にヘイズのない表面が滑らかなＨ
ＴＯ膜８が成膜される。
【００２２】また、図２のシーケンスにすると、成膜時
に反応ガスの流量比や総流量にとらわれることなく、成
膜条件の自由度を上げることができる。
に反応ガスの流量比や総流量にとらわれることなく、成
膜条件の自由度を上げることができる。
【００２３】尚、本発明は、図３に示すように炉２外で
Ｎ2 Ｏガス５とＳｉＨ4 ガス７を混合して炉２内に導入
するようにした成膜装置９にも適用できる。
Ｎ2 Ｏガス５とＳｉＨ4 ガス７を混合して炉２内に導入
するようにした成膜装置９にも適用できる。
【００２４】また、上例では炉を用いたが、その他、炉
を使用せず、例えば常圧ＣＶＤ等の反応容器内でシリコ
ン酸化膜を形成する場合にも適用できる。
を使用せず、例えば常圧ＣＶＤ等の反応容器内でシリコ
ン酸化膜を形成する場合にも適用できる。
【００２５】
【発明の効果】本発明によれば、ヘイズのない表面が滑
らかなシリコン酸化膜を確実に成膜することができる。
また成膜時の反応ガスの流量比や総流量にとらわれるこ
となく、成膜条件の自由度を上げることができる。
らかなシリコン酸化膜を確実に成膜することができる。
また成膜時の反応ガスの流量比や総流量にとらわれるこ
となく、成膜条件の自由度を上げることができる。
【図１】本発明に係るシリコン酸化膜の成膜装置の一例
を示す構成図である。
を示す構成図である。
【図２】本実施例のＳｉＨ4 ガスを導入する際の流量と
時間の関係を示す特性図である。
時間の関係を示す特性図である。
【図３】本発明に係るシリコン酸化膜の成膜装置の他の
例を示す構成図である。
例を示す構成図である。
【図４】従来のＳｉＨ4 ガスを導入する際の流量と時間
の関係を示す特性図である。
の関係を示す特性図である。
１，９ 成膜装置 ２ 炉 ３ 半導体ウエハ ４，６ マスフローコントローラ ５ Ｎ2 Ｏガス ７ ＳｉＨ4 ガス ８ シリコン酸化膜（ＨＴＯ膜）
Claims (1)
- 【請求項１】 シラン系ガスと酸素を含むガスを用いて
ＣＶＤ法によりシリコン酸化膜を成膜する際、チャンバ
ー内を前記酸素を含むガス雰囲気にした後、前記シラン
系ガスを設定した流量まで階段状に導入することを特徴
とするシリコン酸化膜の成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1628393A JPH06232116A (ja) | 1993-02-03 | 1993-02-03 | シリコン酸化膜の成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1628393A JPH06232116A (ja) | 1993-02-03 | 1993-02-03 | シリコン酸化膜の成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232116A true JPH06232116A (ja) | 1994-08-19 |
Family
ID=11912233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1628393A Pending JPH06232116A (ja) | 1993-02-03 | 1993-02-03 | シリコン酸化膜の成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232116A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123998A (ja) * | 2007-11-16 | 2009-06-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2013110385A (ja) * | 2011-10-28 | 2013-06-06 | Tokyo Electron Ltd | シリコン酸化物膜の成膜方法 |
| JP2019220656A (ja) * | 2018-06-22 | 2019-12-26 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
-
1993
- 1993-02-03 JP JP1628393A patent/JPH06232116A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123998A (ja) * | 2007-11-16 | 2009-06-04 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP2013110385A (ja) * | 2011-10-28 | 2013-06-06 | Tokyo Electron Ltd | シリコン酸化物膜の成膜方法 |
| JP2019220656A (ja) * | 2018-06-22 | 2019-12-26 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| CN110629198A (zh) * | 2018-06-22 | 2019-12-31 | 东京毅力科创株式会社 | 成膜方法及成膜装置 |
| CN110629198B (zh) * | 2018-06-22 | 2022-09-06 | 东京毅力科创株式会社 | 成膜方法及成膜装置 |
| US11965246B2 (en) | 2018-06-22 | 2024-04-23 | Tokyo Electron Limited | Deposition method and deposition apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20260082833A1 (en) | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium | |
| US4855258A (en) | Native oxide reduction for sealing nitride deposition | |
| JP3265042B2 (ja) | 成膜方法 | |
| TWI885312B (zh) | 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 | |
| US4504521A (en) | LPCVD Deposition of tantalum silicide | |
| TWI741445B (zh) | 基板處理裝置、半導體裝置之製造方法及記錄媒體 | |
| JPH0794506A (ja) | 半導体装置の製造方法 | |
| US20240055259A1 (en) | Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus | |
| JPS61117841A (ja) | シリコン窒化膜の形成方法 | |
| JPH06232116A (ja) | シリコン酸化膜の成膜方法 | |
| JPH04336426A (ja) | 半導体装置の製造方法 | |
| JPH1116903A (ja) | 湿式酸化を用いた薄膜酸化膜の形成方法 | |
| US6821874B2 (en) | Method for depositing tungsten silicide film and method for preparing gate electrode/wiring | |
| JPH07245268A (ja) | 薄膜形成方法 | |
| JPH10176273A (ja) | Ｃｖｄ膜形成方法およびｃｖｄ膜形成装置 | |
| JP3008577B2 (ja) | 化学気相成長方法および装置 | |
| JP2000332012A (ja) | シリコン窒化膜の成膜方法 | |
| JPH04345024A (ja) | 半導体装置の製造方法 | |
| JPH10256183A (ja) | 半導体装置の製造方法 | |
| JPH06181205A (ja) | 半導体装置の製造方法 | |
| JPS61198717A (ja) | 化学的気相成長装置 | |
| JPH03195016A (ja) | Ｓｉ基板の熱清浄化法及びエピタキシャル成長及び熱処理装置 | |
| KR100549584B1 (ko) | 반도체 소자의 절연막 제조 방법 | |
| JPH1074817A (ja) | ウェハ処理方法 | |
| JPH0834185B2 (ja) | 気相成長装置 |