JPH06232135A - 突起電極を有する半導体装置およびその製造方法 - Google Patents
突起電極を有する半導体装置およびその製造方法Info
- Publication number
- JPH06232135A JPH06232135A JP5013061A JP1306193A JPH06232135A JP H06232135 A JPH06232135 A JP H06232135A JP 5013061 A JP5013061 A JP 5013061A JP 1306193 A JP1306193 A JP 1306193A JP H06232135 A JPH06232135 A JP H06232135A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- electrode
- resist
- light
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 フォトレジストの側面の段差、言換えれば突
起電極の側面の段差を小さくすることができる突起電極
を有する半導体装置の製造方法を提供すること。 【構成】 フォトレジスト９は、近接露光の際の解像度
が５０μｍ以下という高解像度である。光１９をフィル
タ１７およびマスク１１を介してフォトレジスト９に照
射している。フィルタ１７は３４０ｎｍ以下の波長を除
去する。
起電極の側面の段差を小さくすることができる突起電極
を有する半導体装置の製造方法を提供すること。 【構成】 フォトレジスト９は、近接露光の際の解像度
が５０μｍ以下という高解像度である。光１９をフィル
タ１７およびマスク１１を介してフォトレジスト９に照
射している。フィルタ１７は３４０ｎｍ以下の波長を除
去する。
Description
【０００１】
【産業上の利用分野】この発明は、突起電極を有する半
導体装置およびその製造方法に関するものであり、特に
露光方法に関するものである。
導体装置およびその製造方法に関するものであり、特に
露光方法に関するものである。
【０００２】
【従来の技術】図１０は、従来の半導体装置の平面図で
ある。半導体基板４１上には多数の電子素子（図示せ
ず）および多数の配線層（図示せず）が形成されてい
る。これらの電子素子を配線層で電気的に接続すること
により、集積回路（図示せず）が構成される。半導体基
板４１上には複数の突起電極６３が形成されている。突
起電極６３は、半導体基板４１上に形成された集積回路
と電気的に接続されている。回路基板等と半導体基板４
１上に形成された集積回路との電気的接続は、突起電極
６３を介して行なう。
ある。半導体基板４１上には多数の電子素子（図示せ
ず）および多数の配線層（図示せず）が形成されてい
る。これらの電子素子を配線層で電気的に接続すること
により、集積回路（図示せず）が構成される。半導体基
板４１上には複数の突起電極６３が形成されている。突
起電極６３は、半導体基板４１上に形成された集積回路
と電気的に接続されている。回路基板等と半導体基板４
１上に形成された集積回路との電気的接続は、突起電極
６３を介して行なう。
【０００３】リード６７はフィルム６５で支持されてい
る。リード６７は板状をしている。リード６７の一方の
端部が突起電極６３に電気的に接続されている。
る。リード６７は板状をしている。リード６７の一方の
端部が突起電極６３に電気的に接続されている。
【０００４】図１１は、図１０に示す半導体装置をＡ−
Ａ線に沿って切断した状態の断面図である。半導体基板
４１上には、パッド電極４３が間隔をあけて形成されて
いる。半導体基板４１上には保護絶縁膜４５が形成され
ている。保護絶縁膜４５には、パッド電極４３の表面の
一部を露出させる孔部４５ａが形成されている。
Ａ線に沿って切断した状態の断面図である。半導体基板
４１上には、パッド電極４３が間隔をあけて形成されて
いる。半導体基板４１上には保護絶縁膜４５が形成され
ている。保護絶縁膜４５には、パッド電極４３の表面の
一部を露出させる孔部４５ａが形成されている。
【０００５】保護絶縁膜４５上には、下地金属膜４７が
形成されている。下地金属膜４７は、孔部４７ａを介し
てパッド電極４３と電気的に接続されている。下地金属
膜４７上には突起電極６３が形成されている。突起電極
６３と下地金属膜４７とは電気的に接続されている。突
起電極６３上には、突起電極６３と電気的に接続された
リード６７が形成されている。
形成されている。下地金属膜４７は、孔部４７ａを介し
てパッド電極４３と電気的に接続されている。下地金属
膜４７上には突起電極６３が形成されている。突起電極
６３と下地金属膜４７とは電気的に接続されている。突
起電極６３上には、突起電極６３と電気的に接続された
リード６７が形成されている。
【０００６】下地金属膜４７、突起電極６３およびリー
ド６７を使わずに、パッド電極４３に金線を直接ボンデ
ィングする方法もある。しかし、この方法には次のよう
な欠点がある。半導体基板４１上に多数のパッド電極４
３を形成する必要がある場合、パッド電極４３同士の間
隔が狭くなる。パッド電極４３同士の間隔が狭いと、あ
る金線がだれた場合、隣の金線とショートするおそれが
ある。パッド電極４３同士の間隔が狭い場合は、突起電
極６３に板状のリード６７を張付けた構造を用いる。パ
ッド電極４３は凹んだ位置にある。よって板状のリード
６７をパッド電極４３に直接張付けるのは困難である。
そこでパッド電極４３と電気的に接続する突起電極６３
を形成し、突起電極６３に板状のリード６７を張付け
る。
ド６７を使わずに、パッド電極４３に金線を直接ボンデ
ィングする方法もある。しかし、この方法には次のよう
な欠点がある。半導体基板４１上に多数のパッド電極４
３を形成する必要がある場合、パッド電極４３同士の間
隔が狭くなる。パッド電極４３同士の間隔が狭いと、あ
る金線がだれた場合、隣の金線とショートするおそれが
ある。パッド電極４３同士の間隔が狭い場合は、突起電
極６３に板状のリード６７を張付けた構造を用いる。パ
ッド電極４３は凹んだ位置にある。よって板状のリード
６７をパッド電極４３に直接張付けるのは困難である。
そこでパッド電極４３と電気的に接続する突起電極６３
を形成し、突起電極６３に板状のリード６７を張付け
る。
【０００７】図１１に示す構造の製造工程を説明する。
図１２に示すように、半導体基板４１上に、たとえばＡ
ｌＣｕ合金からなるパッド電極４３を形成する。パッド
電極４３は、半導体基板４１上に形成された集積回路
（図示せず）と電気的に接続されている。半導体基板４
１上にパッド電極４３を覆うように、たとえばＳｉＮか
らなる保護絶縁膜４５をたとえばＣＶＤ法で形成する。
写真製版技術とエッチング技術とを用いて、保護絶縁膜
４５にパッド電極４３を露出させる孔部４５ａを形成す
る。
図１２に示すように、半導体基板４１上に、たとえばＡ
ｌＣｕ合金からなるパッド電極４３を形成する。パッド
電極４３は、半導体基板４１上に形成された集積回路
（図示せず）と電気的に接続されている。半導体基板４
１上にパッド電極４３を覆うように、たとえばＳｉＮか
らなる保護絶縁膜４５をたとえばＣＶＤ法で形成する。
写真製版技術とエッチング技術とを用いて、保護絶縁膜
４５にパッド電極４３を露出させる孔部４５ａを形成す
る。
【０００８】保護絶縁膜４５上にたとえばスパッタリン
グを用いて、下地金属膜４７を形成する。下地金属膜４
７はたとえば下層がＴｉ−Ｗで、上層がＡｕからなる構
造をしている。下地金属膜４７は孔部４５ａを介してパ
ッド電極４３と電気的に接続されている。
グを用いて、下地金属膜４７を形成する。下地金属膜４
７はたとえば下層がＴｉ−Ｗで、上層がＡｕからなる構
造をしている。下地金属膜４７は孔部４５ａを介してパ
ッド電極４３と電気的に接続されている。
【０００９】図１３に示すように、下地金属膜４７上
に、粘度が数百〜千数百ＣＰＳのレジスト液（たとえば
東京応化工業（株）製のＢｕｍｐ−Ｍａｋｉｎｇ−Ｒｅ
ｓｉｓｔ Ｓ−１０００）を数百ｒｐｍの回転数でスピ
ンコートし、厚さ２０〜３０μｍのフォトレジスト４９
を形成する。そしてフォトレジスト４９上にマスク５１
をアライメントする。マスク５１はガラス基板５３上に
マスクパターン５５を張付けたものである。マスク５１
はフォトレジスト４９と密着している。
に、粘度が数百〜千数百ＣＰＳのレジスト液（たとえば
東京応化工業（株）製のＢｕｍｐ−Ｍａｋｉｎｇ−Ｒｅ
ｓｉｓｔ Ｓ−１０００）を数百ｒｐｍの回転数でスピ
ンコートし、厚さ２０〜３０μｍのフォトレジスト４９
を形成する。そしてフォトレジスト４９上にマスク５１
をアライメントする。マスク５１はガラス基板５３上に
マスクパターン５５を張付けたものである。マスク５１
はフォトレジスト４９と密着している。
【００１０】図１４に示すように、マスク５１を介し
て、光５９をフォトレジスト４９に照射し、フォトレジ
スト４９を選択的に露光する。マスクパターン５５の真
下に位置するフォトレジスト４９には、光５９が到達し
ていない。
て、光５９をフォトレジスト４９に照射し、フォトレジ
スト４９を選択的に露光する。マスクパターン５５の真
下に位置するフォトレジスト４９には、光５９が到達し
ていない。
【００１１】図１５に示すように、フォトレジスト４９
のうち、光５９が照射された部分を４９ａで示し、照射
されなかった部分を４９ｂで示す。光５９が照射された
部分４９ａではフォトレジスト中の分子が重合反応（図
中に×印で示す）を起こしている。
のうち、光５９が照射された部分を４９ａで示し、照射
されなかった部分を４９ｂで示す。光５９が照射された
部分４９ａではフォトレジスト中の分子が重合反応（図
中に×印で示す）を起こしている。
【００１２】図１６は、フォトレジスト４９を現像処理
した後の状態を示している。フォトレジスト４９のう
ち、光が照射された部分４９ａは、現像液に溶けずに残
っている。
した後の状態を示している。フォトレジスト４９のう
ち、光が照射された部分４９ａは、現像液に溶けずに残
っている。
【００１３】図１７に示すように、下地金属膜４７を電
極として金めっき法によりフォトレジスト４９ａをマス
クとして突起電極６３を形成する。
極として金めっき法によりフォトレジスト４９ａをマス
クとして突起電極６３を形成する。
【００１４】図１８に示すように、フォトレジスト４９
ａを除去する。そして突起電極６３をマスクとして下地
金属膜４７を選択的に除去する。
ａを除去する。そして突起電極６３をマスクとして下地
金属膜４７を選択的に除去する。
【００１５】図１１に示すように、突起電極６３上にリ
ード６７を張付ける。以上により、図１１に示す構造の
製造工程が完了する。
ード６７を張付ける。以上により、図１１に示す構造の
製造工程が完了する。
【００１６】フォトレジストの露光方式として、密着露
光方式や近接露光方式がある。密着露光方式はマスクと
フォトレジストとを密着させる方式である。マスクとフ
ォトレジストとの密着が完全な場合は光の回折による悪
影響がわずかで、高解像度のパターンの露光が可能であ
る。高解像度のパターンとは、言換えれば微細幅のパタ
ーンということである。ただし、マスクがフォトレジス
トに付着するのを防止するため、密着防止液が必要等の
欠点がある。
光方式や近接露光方式がある。密着露光方式はマスクと
フォトレジストとを密着させる方式である。マスクとフ
ォトレジストとの密着が完全な場合は光の回折による悪
影響がわずかで、高解像度のパターンの露光が可能であ
る。高解像度のパターンとは、言換えれば微細幅のパタ
ーンということである。ただし、マスクがフォトレジス
トに付着するのを防止するため、密着防止液が必要等の
欠点がある。
【００１７】近接露光方式とは、マスクとフォトレジス
トとの間に数十μｍ〜数百μｍのギャップを設けて、露
光する方式である。この方式によれば密着露光方式の欠
点を除去できる。ただし、光の回折現象により解像度は
密着露光方式により劣る。
トとの間に数十μｍ〜数百μｍのギャップを設けて、露
光する方式である。この方式によれば密着露光方式の欠
点を除去できる。ただし、光の回折現象により解像度は
密着露光方式により劣る。
【００１８】突起電極形成の際に従来用いられているフ
ォトレジスト４９（図１３参照）の解像度は、密着露光
の際は３０μｍで、近接露光の際は２００μｍ程度のも
のである。図１３に示すように、従来は密着露光方式を
用いていたので、この程度の解像度で十分であった。
ォトレジスト４９（図１３参照）の解像度は、密着露光
の際は３０μｍで、近接露光の際は２００μｍ程度のも
のである。図１３に示すように、従来は密着露光方式を
用いていたので、この程度の解像度で十分であった。
【００１９】
【発明が解決しようとする課題】図１９のＡは、露光の
際にマスクパターン５５同士の間を通る光の照度を示し
ている。マスクパターン５５の近傍では光の照度が低
い。このためマスクパターン５５の近傍の真下にあるフ
ォトレジスト４９の下部には光が十分照射されない。し
たがって実際にはフォトレジスト４９のうち光が照射さ
れた部分である４９ａの形状は図２０のようになる。フ
ォトレジスト４９ａの側面４９ｃに段差が生じている。
際にマスクパターン５５同士の間を通る光の照度を示し
ている。マスクパターン５５の近傍では光の照度が低
い。このためマスクパターン５５の近傍の真下にあるフ
ォトレジスト４９の下部には光が十分照射されない。し
たがって実際にはフォトレジスト４９のうち光が照射さ
れた部分である４９ａの形状は図２０のようになる。フ
ォトレジスト４９ａの側面４９ｃに段差が生じている。
【００２０】側面４９ｃの段差が大きいと、側面４９ｃ
同士がつながり、図２１に示すように、現像を行なう
と、残すべきフォトレジスト４９ａが除去されてしま
う。したがって、このようなフォトレジスト４９ａをマ
スクとして、突起電極を形成すると、２つの突起電極が
形成されるべきところを、１つの突起電極が形成され
る。
同士がつながり、図２１に示すように、現像を行なう
と、残すべきフォトレジスト４９ａが除去されてしま
う。したがって、このようなフォトレジスト４９ａをマ
スクとして、突起電極を形成すると、２つの突起電極が
形成されるべきところを、１つの突起電極が形成され
る。
【００２１】フォトレジスト４９の解像度を上げれば、
十分な照度でなくてもフォトレジスト４９中の分子の重
合反応が起こる。したがって、フォトレジスト４９の解
像度を上げれば側面４９ｃの段差を小さくできるとも考
えられる。しかし実際には単にフォトレジスト４９の解
像度を上げるだけでは、図２２に示すように、側面４９
ｃに大きな段差ができる。理由は以下のとおりと思われ
る。フォトレジスト４９の解像度を上げると、フォトレ
ジスト４９の上部では重合反応が急速に進み、フォトレ
ジスト４９の下部に光が届きにくくなるからである。
十分な照度でなくてもフォトレジスト４９中の分子の重
合反応が起こる。したがって、フォトレジスト４９の解
像度を上げれば側面４９ｃの段差を小さくできるとも考
えられる。しかし実際には単にフォトレジスト４９の解
像度を上げるだけでは、図２２に示すように、側面４９
ｃに大きな段差ができる。理由は以下のとおりと思われ
る。フォトレジスト４９の解像度を上げると、フォトレ
ジスト４９の上部では重合反応が急速に進み、フォトレ
ジスト４９の下部に光が届きにくくなるからである。
【００２２】この発明はかかる従来の問題点を解決する
ためになされたものである。この発明の目的は、フォト
レジストの側面の段差、言換えれば突起電極の側面の段
差を小さくすることができる突起電極を有する半導体装
置およびその製造方法を提供することである。
ためになされたものである。この発明の目的は、フォト
レジストの側面の段差、言換えれば突起電極の側面の段
差を小さくすることができる突起電極を有する半導体装
置およびその製造方法を提供することである。
【００２３】
【課題を解決するための手段】請求項１に記載の発明
は、半導体基板上にある外部接続用のパッド電極と電気
的に接続される突起電極を有する半導体装置の製造方法
であって、パッド電極を露出させる孔部を有する保護絶
縁膜を、半導体基板上に形成する工程と、近接露光の際
の解像度が５０μｍ以下で、かつ厚みが１０μｍ以上１
００μｍ以下のレジストを、保護絶縁膜上に形成する工
程と、３４０ｎｍ以下の波長を除去した光でレジストを
選択的に露光する工程と、レジストを現像し、孔部上に
位置するレジストを選択的に除去する工程と、レジスト
をマスクとしてパッド電極と電気的に接続する突起電極
を形成する工程とを備えている。
は、半導体基板上にある外部接続用のパッド電極と電気
的に接続される突起電極を有する半導体装置の製造方法
であって、パッド電極を露出させる孔部を有する保護絶
縁膜を、半導体基板上に形成する工程と、近接露光の際
の解像度が５０μｍ以下で、かつ厚みが１０μｍ以上１
００μｍ以下のレジストを、保護絶縁膜上に形成する工
程と、３４０ｎｍ以下の波長を除去した光でレジストを
選択的に露光する工程と、レジストを現像し、孔部上に
位置するレジストを選択的に除去する工程と、レジスト
をマスクとしてパッド電極と電気的に接続する突起電極
を形成する工程とを備えている。
【００２４】請求項２に記載の発明は、請求項１に記載
の発明に従属し、近接露光を用いてレジストを選択的に
露光する。
の発明に従属し、近接露光を用いてレジストを選択的に
露光する。
【００２５】請求項３に記載の発明は、半導体基板上に
形成された外部接続用のパッド電極と、半導体基板上に
形成され、パッド電極を露出させる孔部を有する保護絶
縁膜と、側面の最大段差が２μｍ以下であり、孔部を介
してパッド電極と電気的に接続する突起電極とを備えて
いる。
形成された外部接続用のパッド電極と、半導体基板上に
形成され、パッド電極を露出させる孔部を有する保護絶
縁膜と、側面の最大段差が２μｍ以下であり、孔部を介
してパッド電極と電気的に接続する突起電極とを備えて
いる。
【００２６】
【作用】請求項１に記載の発明は、近接露光の際の解像
度が５０μｍ以下という高解像度のレジストを用いてい
る。５０μｍ以下としたのは、これより数値が大きい
（解像度が悪い）と、パッド電極同士の間隔が広くな
り、金線を用いたワイヤボンドが可能となるからであ
る。単に解像度が高いレジストを用いただけではない。
このレジストを３４０ｎｍ以下の波長を除去した光で露
光している。３００ｎｍ近傍の光にレジストは高い感度
を示す（このことは実施例で詳細に説明する）。そこ
で、３４０ｎｍ以下の波長を除去した光でレジストを露
光することにより、レジスト上部での急速な重合反応が
起きるのを防ぎ、レジストの下部にも光が十分照射され
るようにしている。
度が５０μｍ以下という高解像度のレジストを用いてい
る。５０μｍ以下としたのは、これより数値が大きい
（解像度が悪い）と、パッド電極同士の間隔が広くな
り、金線を用いたワイヤボンドが可能となるからであ
る。単に解像度が高いレジストを用いただけではない。
このレジストを３４０ｎｍ以下の波長を除去した光で露
光している。３００ｎｍ近傍の光にレジストは高い感度
を示す（このことは実施例で詳細に説明する）。そこ
で、３４０ｎｍ以下の波長を除去した光でレジストを露
光することにより、レジスト上部での急速な重合反応が
起きるのを防ぎ、レジストの下部にも光が十分照射され
るようにしている。
【００２７】半導体装置形成の際に配線層等を形成する
場合にもレジストを用いる。しかし請求項１に記載の発
明ではレジストの厚みは１０μｍ〜１００μｍであるの
に対し、配線層等を形成する場合のレジストの厚みは約
１μｍである。レジストの厚みにかなりの差がある。し
たがって、配線層等を形成する際のレジストを露光する
技術を、突起電極形成の際のレジストを露光する技術に
使うと、請求項１に記載の発明の効果が生じるか否かは
予測がつかない。
場合にもレジストを用いる。しかし請求項１に記載の発
明ではレジストの厚みは１０μｍ〜１００μｍであるの
に対し、配線層等を形成する場合のレジストの厚みは約
１μｍである。レジストの厚みにかなりの差がある。し
たがって、配線層等を形成する際のレジストを露光する
技術を、突起電極形成の際のレジストを露光する技術に
使うと、請求項１に記載の発明の効果が生じるか否かは
予測がつかない。
【００２８】請求項３に記載の発明は、突起電極の側面
の最大段差が２μｍ以下であることを特徴としている。
請求項１に記載の発明によって、このような構造を形成
することができる。
の最大段差が２μｍ以下であることを特徴としている。
請求項１に記載の発明によって、このような構造を形成
することができる。
【００２９】
【実施例】この発明の一実施例を以下説明する。図２に
示すように、半導体基板１上にはパッド電極３が間隔を
あけて形成されている。半導体基板１上には保護絶縁膜
５が形成されている。保護絶縁膜５には、パッド電極３
の表面の一部を露出させる孔部５ａが形成されている。
保護絶縁膜５上には下地金属膜７が形成されている。下
地金属膜７は、孔部５ａを介してパッド電極３と電気的
に接続されている。下地金属膜７を形成するまでの工程
は従来と同じなので、下地金属膜７を形成するまでの工
程の説明は省略する。
示すように、半導体基板１上にはパッド電極３が間隔を
あけて形成されている。半導体基板１上には保護絶縁膜
５が形成されている。保護絶縁膜５には、パッド電極３
の表面の一部を露出させる孔部５ａが形成されている。
保護絶縁膜５上には下地金属膜７が形成されている。下
地金属膜７は、孔部５ａを介してパッド電極３と電気的
に接続されている。下地金属膜７を形成するまでの工程
は従来と同じなので、下地金属膜７を形成するまでの工
程の説明は省略する。
【００３０】下地金属膜７上に、粘度が数百〜千数百Ｃ
ＰＳのレジスト液（たとえば東京応化工業（株）製のＢ
ｕｍｐ−Ｍａｋｉｎｇ−Ｒｅｓｉｓｔ Ｃ−１０００を
数百ｒｐｍの回転数でスピンコートし、厚さ２０〜３０
μｍのフォトレジスト９を形成する。フォトレジスト９
の解像度は、密着露光の際は２０μｍで、近接露光の際
は３０μｍ程度のものである。
ＰＳのレジスト液（たとえば東京応化工業（株）製のＢ
ｕｍｐ−Ｍａｋｉｎｇ−Ｒｅｓｉｓｔ Ｃ−１０００を
数百ｒｐｍの回転数でスピンコートし、厚さ２０〜３０
μｍのフォトレジスト９を形成する。フォトレジスト９
の解像度は、密着露光の際は２０μｍで、近接露光の際
は３０μｍ程度のものである。
【００３１】次にフォトレジスト９との間に１０μｍ〜
１００μｍ程度のギャップを設けてマスク１１をアライ
メントする。この発明の一実施例では近接露光を用い
る。マスク１１は、ガラス基板１３上にマスクパターン
１５を形成したものである。マスク１１の上にフィルタ
１７を配置する。フィルタ１７は、３４０ｎｍ以下の波
長を除去する。
１００μｍ程度のギャップを設けてマスク１１をアライ
メントする。この発明の一実施例では近接露光を用い
る。マスク１１は、ガラス基板１３上にマスクパターン
１５を形成したものである。マスク１１の上にフィルタ
１７を配置する。フィルタ１７は、３４０ｎｍ以下の波
長を除去する。
【００３２】図１に示すように、フィルタ１７およびマ
スク１１を介して、光１９をフォトレジスト９に照射
し、フォトレジスト９を選択的に露光する。マスクパタ
ーン１５の真下に位置するフォトレジスト９には、光１
９が到達していない。フィルタ１７は、３４０ｎｍ以下
の波長を除去するので、この露光の際に、３４０ｎｍ以
下の波長の光はフォトレジスト９に到達していない。
スク１１を介して、光１９をフォトレジスト９に照射
し、フォトレジスト９を選択的に露光する。マスクパタ
ーン１５の真下に位置するフォトレジスト９には、光１
９が到達していない。フィルタ１７は、３４０ｎｍ以下
の波長を除去するので、この露光の際に、３４０ｎｍ以
下の波長の光はフォトレジスト９に到達していない。
【００３３】図３が露光後の状態を示している。フォト
レジスト９のうち、光１９が照射された部分を９ａで示
し、照射されなかった部分を９ｂで示す。光１９が照射
された部分９ａでは、フォトレジストの分子が重合反応
（図中に×印で示す）を起こしている。フォトレジスト
９ａの側面を２１で示す。図３中にＡで示す側面２１の
最大段差は２μｍ以下にすることができる。このデータ
は後で説明する。
レジスト９のうち、光１９が照射された部分を９ａで示
し、照射されなかった部分を９ｂで示す。光１９が照射
された部分９ａでは、フォトレジストの分子が重合反応
（図中に×印で示す）を起こしている。フォトレジスト
９ａの側面を２１で示す。図３中にＡで示す側面２１の
最大段差は２μｍ以下にすることができる。このデータ
は後で説明する。
【００３４】図４は、フォトレジスト９を現像液に浸し
た後の状態を示している。フォトレジスト９のうち、光
が照射された部分９ａは現像液に溶けずに残っている。
た後の状態を示している。フォトレジスト９のうち、光
が照射された部分９ａは現像液に溶けずに残っている。
【００３５】図５に示すように、下地金属膜７を電極と
して金めっき法により、フォトレジスト９ａをマスクと
して突起電極２３を形成する。
して金めっき法により、フォトレジスト９ａをマスクと
して突起電極２３を形成する。
【００３６】図６に示すように、フォトレジスト９ａを
除去する。そして、突起電極２３をマスクとして下地金
属膜７を選択的に除去する。以上によりこの発明の一実
施例が終了する。
除去する。そして、突起電極２３をマスクとして下地金
属膜７を選択的に除去する。以上によりこの発明の一実
施例が終了する。
【００３７】図１に示す光１９は水銀ランプを光源とし
ている。図７は、この発明の一実施例に用いる水銀ラン
プの露光波長と照度との関係を示すグラフを表わす図で
ある。図７中にＡで示す３００ｎｍ近傍の光にフォトレ
ジストは高い感度を示す。そこで３４０ｎｍ以下の波長
をフィルタ１７で除去している。これによりフォトレジ
ストの解像度が高くても、フォトレジスト上部で急速な
重合反応が起こるのを防ぎ、フォトレジスト下部に光が
十分照射される。したがって、図３中にＡで示す側面２
１の最大段差を２μｍ以下にすることができる。
ている。図７は、この発明の一実施例に用いる水銀ラン
プの露光波長と照度との関係を示すグラフを表わす図で
ある。図７中にＡで示す３００ｎｍ近傍の光にフォトレ
ジストは高い感度を示す。そこで３４０ｎｍ以下の波長
をフィルタ１７で除去している。これによりフォトレジ
ストの解像度が高くても、フォトレジスト上部で急速な
重合反応が起こるのを防ぎ、フォトレジスト下部に光が
十分照射される。したがって、図３中にＡで示す側面２
１の最大段差を２μｍ以下にすることができる。
【００３８】図８は、フォトレジストの側壁の最大段差
と露光量との関係を示すグラフを表わす図である。Ｃ−
１０００（フィルタ有）は本発明の一実施例を示してい
る。すなわち、高解像度のフォトレジストを用い、かつ
３４０ｎｍ以下の波長を除去した光で近接露光した場合
である。Ｓ−１０００は従来例を示している。すなわ
ち、解像度の悪いフォトレジストを用い、かつ３４０ｎ
ｍ以下の波長を除去していない光で密着露光した場合で
ある。Ｃ−１０００（フィルタ無）は比較例を示してい
る。すなわち、高解像度のフォトレジストを用い、かつ
３４０ｎｍ以下の波長を除去していない光で近接露光し
た場合である。図８を見ればわかるように、本発明によ
れば、側面の最大段差を２μｍ以下にすることができ
る。このフォトレジストをマスクとして突起電極を形成
しているので、突起電極の側面の最大段差は２μｍ以下
となる。
と露光量との関係を示すグラフを表わす図である。Ｃ−
１０００（フィルタ有）は本発明の一実施例を示してい
る。すなわち、高解像度のフォトレジストを用い、かつ
３４０ｎｍ以下の波長を除去した光で近接露光した場合
である。Ｓ−１０００は従来例を示している。すなわ
ち、解像度の悪いフォトレジストを用い、かつ３４０ｎ
ｍ以下の波長を除去していない光で密着露光した場合で
ある。Ｃ−１０００（フィルタ無）は比較例を示してい
る。すなわち、高解像度のフォトレジストを用い、かつ
３４０ｎｍ以下の波長を除去していない光で近接露光し
た場合である。図８を見ればわかるように、本発明によ
れば、側面の最大段差を２μｍ以下にすることができ
る。このフォトレジストをマスクとして突起電極を形成
しているので、突起電極の側面の最大段差は２μｍ以下
となる。
【００３９】図９は、この発明の一実施例に用いる露光
装置の模式図である。水銀ランプ２５から照射された光
１９は、直接ミラー２９に到達する場合と、ミラー２７
で反射されてミラー２９に到達する場合とがある。ミラ
ー２９で反射された光１９はレンズ３３を通りミラー３
１へ向かう。レンズ３３で光の照度分布を一定にする。
装置の模式図である。水銀ランプ２５から照射された光
１９は、直接ミラー２９に到達する場合と、ミラー２７
で反射されてミラー２９に到達する場合とがある。ミラ
ー２９で反射された光１９はレンズ３３を通りミラー３
１へ向かう。レンズ３３で光の照度分布を一定にする。
【００４０】ミラー３１で反射された光１９はレンズ３
５を通り、フィルタ１７およびマスク１１を介して半導
体基板１に照射される。レンズ３５で光を平行光に変え
る。
５を通り、フィルタ１７およびマスク１１を介して半導
体基板１に照射される。レンズ３５で光を平行光に変え
る。
【００４１】この発明の一実施例ではマスク１１の近傍
にフィルタ１７を設けているが、レンズ３３とミラー３
１との間に設けてもよい（１７ａで示す）。
にフィルタ１７を設けているが、レンズ３３とミラー３
１との間に設けてもよい（１７ａで示す）。
【００４２】また、フィルタ１７を設けずに、レンズ３
３または３５の材料として３４０ｎｍ以下の波長の光に
対して透過率の悪い材料（たとえばソーダガラス等）を
用いることにより、３４０ｎｍ以下の波長を除去しても
よい。
３または３５の材料として３４０ｎｍ以下の波長の光に
対して透過率の悪い材料（たとえばソーダガラス等）を
用いることにより、３４０ｎｍ以下の波長を除去しても
よい。
【００４３】この発明の一実施例では近接露光を用いた
が、密着露光や投影露光を用いてもよい。
が、密着露光や投影露光を用いてもよい。
【００４４】この発明の一実施例では金めっき法を用い
て突起電極を形成したが、蒸着法を用いて形成してもよ
い。
て突起電極を形成したが、蒸着法を用いて形成してもよ
い。
【００４５】この発明の一実施例ではフォトレジスト９
の厚みを２０〜３０μｍとしたが、１０〜１００μｍの
範囲内ならばこの発明を適用することができる。
の厚みを２０〜３０μｍとしたが、１０〜１００μｍの
範囲内ならばこの発明を適用することができる。
【００４６】
【発明の効果】請求項１に記載の発明は、近接露光の際
の解像度が５０μｍ以下という高感度のレジストを用い
ている。そしてこのレジストを、３４０ｎｍ以下の波長
を除去した光で露光している。このためレジストのう
ち、光が照射された部分の側面の段差を小さくすること
ができる。したがって、現像後に残すべきレジストが除
去されるという可能性を従来よりも小さくすることがで
きる。これにより従来より半導体装置の歩留を向上させ
ることができる。
の解像度が５０μｍ以下という高感度のレジストを用い
ている。そしてこのレジストを、３４０ｎｍ以下の波長
を除去した光で露光している。このためレジストのう
ち、光が照射された部分の側面の段差を小さくすること
ができる。したがって、現像後に残すべきレジストが除
去されるという可能性を従来よりも小さくすることがで
きる。これにより従来より半導体装置の歩留を向上させ
ることができる。
【００４７】請求項３に記載の発明は、請求項１に記載
の発明を用いて突起電極を形成しているので、突起電極
の側面の最大段差を２μｍ以下にすることができる。
の発明を用いて突起電極を形成しているので、突起電極
の側面の最大段差を２μｍ以下にすることができる。
【図１】この発明の一実施例の第２工程の断面図であ
る。
る。
【図２】この発明の一実施例の第１工程の断面図であ
る。
る。
【図３】この発明の一実施例の第３工程の断面図であ
る。
る。
【図４】この発明の一実施例の第４工程の断面図であ
る。
る。
【図５】この発明の一実施例の第５工程の断面図であ
る。
る。
【図６】この発明の一実施例の第６工程の断面図であ
る。
る。
【図７】この発明の一実施例に用いる水銀ランプの露光
波長と照度との関係を示すグラフを表わす図である。
波長と照度との関係を示すグラフを表わす図である。
【図８】フォトレジストの側面の最大段差と露光量との
関係を示すグラフを表わす図である。
関係を示すグラフを表わす図である。
【図９】この発明の一実施例に用いられる露光装置の模
式図である。
式図である。
【図１０】従来の半導体装置の平面図である。
【図１１】図１０に示す半導体装置を矢印Ａ方向から切
断した状態の断面図である。
断した状態の断面図である。
【図１２】従来の突起電極を有する半導体装置の製造方
法の第１工程の断面図である。
法の第１工程の断面図である。
【図１３】従来の突起電極を有する半導体装置の製造方
法の第２工程の断面図である。
法の第２工程の断面図である。
【図１４】従来の突起電極を有する半導体装置の製造方
法の第３工程の断面図である。
法の第３工程の断面図である。
【図１５】従来の突起電極を有する半導体装置の製造方
法の第４工程の断面図である。
法の第４工程の断面図である。
【図１６】従来の突起電極を有する半導体装置の製造方
法の第５工程の断面図である。
法の第５工程の断面図である。
【図１７】従来の突起電極を有する半導体装置の製造方
法の第６工程の断面図である。
法の第６工程の断面図である。
【図１８】従来の突起電極を有する半導体装置の製造方
法の第７工程の断面図である。
法の第７工程の断面図である。
【図１９】露光の際のマスクパターン５５同士の間を通
る光の照度を示す図である。
る光の照度を示す図である。
【図２０】露光の際にフォトレジスト４９ａの側面に大
きな段差が生じている状態を示す断面図である。
きな段差が生じている状態を示す断面図である。
【図２１】図２０に示すフォトレジストを現像した状態
を示す断面図である。
を示す断面図である。
【図２２】解像度の高いフォトレジストを用いて露光し
た状態の断面図である。
た状態の断面図である。
１ 半導体基板 ３ パッド電極 ５ 保護絶縁膜 ９ フォトレジスト １１ マスク １７ フィルタ １９ 光 ２１ 側面 ２３ 突起電極
Claims (3)
- 【請求項１】 半導体基板上にある外部接続用のパッド
電極と電気的に接続される突起電極を有する半導体装置
の製造方法であって、 前記パッド電極を露出させる孔部を有する保護絶縁膜
を、前記半導体基板上に形成する工程と、 近接露光の際の解像度が５０μｍ以下で、かつ厚みが１
０μｍ以上１００μｍ以下のレジストを、前記保護絶縁
膜上に形成する工程と、 ３４０ｎｍ以下の波長を除去した光で前記レジストを選
択的に露光する工程と、 前記レジストを現像し、前記孔部上に位置する前記レジ
ストを選択的に除去する工程と、 前記レジストをマスクとして前記パッド電極と電気的に
接続する前記突起電極を形成する工程と、 を備えた、突起電極を有する半導体装置の製造方法。 - 【請求項２】 近接露光を用いて前記レジストを選択的
に露光する、請求項１に記載の突起電極を有する半導体
装置の製造方法。 - 【請求項３】 半導体基板上に形成された外部接続用の
パッド電極と、 前記半導体基板上に形成され、前記パッド電極を露出さ
せる孔部を有する保護絶縁膜と、 側面の最大段差が２μｍ以下であり、前記孔部を介して
前記パッド電極と電気的に接続する突起電極と、 を備えた突起電極を有する半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01306193A JP3258740B2 (ja) | 1993-01-29 | 1993-01-29 | 突起電極を有する半導体装置の製造方法 |
| US08/386,407 US5565379A (en) | 1993-01-29 | 1995-02-10 | Method of manufacturing a semiconductor device having a bump electrode by a proximity exposure method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01306193A JP3258740B2 (ja) | 1993-01-29 | 1993-01-29 | 突起電極を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232135A true JPH06232135A (ja) | 1994-08-19 |
| JP3258740B2 JP3258740B2 (ja) | 2002-02-18 |
Family
ID=11822624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01306193A Expired - Fee Related JP3258740B2 (ja) | 1993-01-29 | 1993-01-29 | 突起電極を有する半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5565379A (ja) |
| JP (1) | JP3258740B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
| US5817540A (en) * | 1996-09-20 | 1998-10-06 | Micron Technology, Inc. | Method of fabricating flip-chip on leads devices and resulting assemblies |
| US6245594B1 (en) * | 1997-08-05 | 2001-06-12 | Micron Technology, Inc. | Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly |
| US6642136B1 (en) | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
| JP3387834B2 (ja) * | 1998-10-29 | 2003-03-17 | キヤノン株式会社 | Ｘ線露光方法およびデバイス製造方法 |
| US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
| US6815324B2 (en) | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US8158508B2 (en) | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
| TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| TW583348B (en) * | 2001-06-19 | 2004-04-11 | Phoenix Prec Technology Corp | A method for electroplating Ni/Au layer substrate without using electroplating wire |
| US7099293B2 (en) | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
| TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| TWI236714B (en) * | 2004-03-17 | 2005-07-21 | Nan Ya Printed Circuit Board C | Method for fabricating a packaging substrate |
| US8067837B2 (en) * | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
| US8294279B2 (en) | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
| US7888169B2 (en) * | 2007-12-26 | 2011-02-15 | Organicid, Inc. | Organic semiconductor device and method of manufacturing the same |
| BR112012000348A2 (pt) | 2009-07-07 | 2016-03-22 | Univ Texas | método para recuperar petróleo de uma formação subterrânea |
| US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
| US10861711B1 (en) * | 2019-10-23 | 2020-12-08 | Nanya Technology Corporation | Method of manufacturing a semiconductor structure |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4258382A (en) * | 1978-07-03 | 1981-03-24 | National Semiconductor Corporation | Expanded pad structure |
| DE3343367A1 (de) * | 1983-11-30 | 1985-06-05 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung |
| US4669868A (en) * | 1986-04-18 | 1987-06-02 | Ovonic Imaging Systems, Inc. | Step and repeat exposure apparatus and method |
| US5134460A (en) * | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
| JPS63119551A (ja) * | 1986-11-07 | 1988-05-24 | Toshiba Corp | パタ−ニングされた金属膜の形成方法 |
| JPS63272058A (ja) * | 1987-04-30 | 1988-11-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4912545A (en) * | 1987-09-16 | 1990-03-27 | Irvine Sensors Corporation | Bonding of aligned conductive bumps on adjacent surfaces |
| JPH0828365B2 (ja) * | 1987-11-18 | 1996-03-21 | カシオ計算機株式会社 | 半導体装置のバンプ電極の形成方法 |
| KR910006967B1 (ko) * | 1987-11-18 | 1991-09-14 | 가시오 게이상기 가부시기가이샤 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| US4927505A (en) * | 1988-07-05 | 1990-05-22 | Motorola Inc. | Metallization scheme providing adhesion and barrier properties |
| US4880708A (en) * | 1988-07-05 | 1989-11-14 | Motorola, Inc. | Metallization scheme providing adhesion and barrier properties |
| US4907029A (en) * | 1988-08-11 | 1990-03-06 | Actinic Systems, Inc. | Uniform deep ultraviolet radiant source for sub micron resolution systems |
| KR960016007B1 (ko) * | 1993-02-08 | 1996-11-25 | 삼성전자 주식회사 | 반도체 칩 범프의 제조방법 |
-
1993
- 1993-01-29 JP JP01306193A patent/JP3258740B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-10 US US08/386,407 patent/US5565379A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258740B2 (ja) | 2002-02-18 |
| US5565379A (en) | 1996-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06232135A (ja) | 突起電極を有する半導体装置およびその製造方法 | |
| US4293637A (en) | Method of making metal electrode of semiconductor device | |
| EP0145862B1 (en) | Metallization of a ceramic substrate | |
| US5118584A (en) | Method of producing microbump circuits for flip chip mounting | |
| EP0083397A2 (en) | Methods of forming electronic microcircuits | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| US6171946B1 (en) | Pattern formation method for multi-layered electronic components | |
| JP2005302751A (ja) | レジストパターン形成方法、レジストパターン形成装置、表示装置の製造方法、及び表示装置の製造装置 | |
| KR100432794B1 (ko) | 배선 패턴을 형성하는 공정 | |
| KR100526527B1 (ko) | 포토마스크와 그를 이용한 마스크 패턴 형성 방법 | |
| US7354699B2 (en) | Method for producing alignment mark | |
| JP2001033634A (ja) | スタンパの製造方法 | |
| JP3157772B2 (ja) | メタル配線のリペア方法 | |
| JP2002258462A (ja) | 露光用マスク、露光方法及び露光装置 | |
| JP2626234B2 (ja) | 半導体装置の製造方法 | |
| KR100605447B1 (ko) | 전자부품인 메모리 칩의 제조방법 | |
| SU938338A1 (ru) | Фотошаблон и способ его изготовлени | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| KR101753217B1 (ko) | 캐리어 디바이스, 그러한 캐리어 디바이스를 포함하는 장치, 및 적어도 하나의 세라믹 층을 포함하는 층 적층물을 패터닝하기 위한 방법 | |
| JPH0974265A (ja) | 配線基板の製造方法 | |
| JP2565601B2 (ja) | 薄膜パターン形成方法 | |
| JPS63291428A (ja) | 転写用バンプの形成方法 | |
| JP2965708B2 (ja) | 接続端子の製造方法 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| JP2001319940A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011127 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |