JPH06232179A - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法Info
- Publication number
- JPH06232179A JPH06232179A JP29344293A JP29344293A JPH06232179A JP H06232179 A JPH06232179 A JP H06232179A JP 29344293 A JP29344293 A JP 29344293A JP 29344293 A JP29344293 A JP 29344293A JP H06232179 A JPH06232179 A JP H06232179A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- layer
- donor supply
- compound semiconductor
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 150000001875 compounds Chemical class 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 24
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 239000011800 void material Substances 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 2
- 239000012535 impurity Substances 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 7
- 238000007738 vacuum evaporation Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 239000000758 substrate Substances 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 241001538234 Nala Species 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 更なる特性の向上を図ることができる新規な
リセスゲート構造を有する化合物半導体装置を提供す
る。 【構成】 ドナー供給層(13)に積層されたキャップ層(1
4)上に一部開口（Ａ1 ）を有する絶縁膜(17)が積層形成
されている。該開口部（Ａ1 ）を介して該キャップ層(1
4)をエッチング処理することによりドナー供給層(13)ま
で達すると同時に、該開口部（Ａ1 ）の開口面積より大
きな範囲で横方向にまでエッチングされて成るリセス構
造が形成されている。更に、このリセス構造内に、真空
蒸着により該ドナー供給層(13)に対してのみショットキ
ー接合され且つ、該開口部（Ａ1 ）を通って該開口部
（Ａ1 ）の外側の絶縁膜(17)までオーバーラップするシ
ョットキーゲート電極(18)が形成されている。ショット
キーゲート電極(18)が該開口部（Ａ1 ）を密封するの
で、ドナー供給層(13)がリセス構造内において露出状態
となる部分に不純物が混入せず、電気的特性の劣化を阻
止することができる。
リセスゲート構造を有する化合物半導体装置を提供す
る。 【構成】 ドナー供給層(13)に積層されたキャップ層(1
4)上に一部開口（Ａ1 ）を有する絶縁膜(17)が積層形成
されている。該開口部（Ａ1 ）を介して該キャップ層(1
4)をエッチング処理することによりドナー供給層(13)ま
で達すると同時に、該開口部（Ａ1 ）の開口面積より大
きな範囲で横方向にまでエッチングされて成るリセス構
造が形成されている。更に、このリセス構造内に、真空
蒸着により該ドナー供給層(13)に対してのみショットキ
ー接合され且つ、該開口部（Ａ1 ）を通って該開口部
（Ａ1 ）の外側の絶縁膜(17)までオーバーラップするシ
ョットキーゲート電極(18)が形成されている。ショット
キーゲート電極(18)が該開口部（Ａ1 ）を密封するの
で、ドナー供給層(13)がリセス構造内において露出状態
となる部分に不純物が混入せず、電気的特性の劣化を阻
止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、リセス構造を介してシ
ョットキーゲート電極がドナー供給層に形成される構造
を有する化合物半導体装置に関し、更なる特性の向上を
図ることができる新規構造を有する化合物半導体装置及
びその製造方法に関する。
ョットキーゲート電極がドナー供給層に形成される構造
を有する化合物半導体装置に関し、更なる特性の向上を
図ることができる新規構造を有する化合物半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】従来、ＩｎＰ基板上に格子整合した材料
あるいはＩｎＰ基板上に格子整合はしないが転位を招か
ない臨界膜厚以下に成長させた材料、例えばＩｎＰやＩ
ｎx Ｇａ1-x Ａｓ等の化合物半導体が高速・高周波半導
体デバイスを実現するのに好適であることが、種々の文
献において開示されている。「IEEE ELECTRON DEVICE L
ETTERS,VOL.9,NO.7,JULY 1988,P.328 〜P.330,“High-P
erformance InAlAs/InGaAs HEMT's and MESFET's”A.FA
THIMULLA et al. 」、「IEEE ELECTRON DEVICE LETTER
S,VOL.14,NO.5,MAY 1993,P.259 〜P.261,“InGaAs/InAl
As HEMT with a Strained InGaP Schottky Contact Lay
er ” Shinobu Fujita et al.」、「特開平5-160161
号」。
あるいはＩｎＰ基板上に格子整合はしないが転位を招か
ない臨界膜厚以下に成長させた材料、例えばＩｎＰやＩ
ｎx Ｇａ1-x Ａｓ等の化合物半導体が高速・高周波半導
体デバイスを実現するのに好適であることが、種々の文
献において開示されている。「IEEE ELECTRON DEVICE L
ETTERS,VOL.9,NO.7,JULY 1988,P.328 〜P.330,“High-P
erformance InAlAs/InGaAs HEMT's and MESFET's”A.FA
THIMULLA et al. 」、「IEEE ELECTRON DEVICE LETTER
S,VOL.14,NO.5,MAY 1993,P.259 〜P.261,“InGaAs/InAl
As HEMT with a Strained InGaP Schottky Contact Lay
er ” Shinobu Fujita et al.」、「特開平5-160161
号」。
【０００３】これら文献に開示されているＨＥＭＴの概
略構造は、例えば図６の縦断面に示すように、半絶縁性
ＩｎＰからなる基板１に、ノンドープのＩｎＡｌＡｓか
らなるバッファ層２、ＩｎＧａＡｓからなるチャネル層
３、ｎ型のＩｎＡｌＡｓからなるドナー供給層４、高濃
度ｎ型のＩｎＧａＡｓからなるキャップ層５が積層さ
れ、更に、キャップ層５の上面にソースとドレインの各
オーミック電極６，７が蒸着形成されている。更に、キ
ャップ層５をリセスエッチングすることにより形成され
てドナー供給層４まで達する凹段部（リセス構造）に、
ドナー供給層４に対してショットキー接合するショット
キーゲート電極８が蒸着形成されている。
略構造は、例えば図６の縦断面に示すように、半絶縁性
ＩｎＰからなる基板１に、ノンドープのＩｎＡｌＡｓか
らなるバッファ層２、ＩｎＧａＡｓからなるチャネル層
３、ｎ型のＩｎＡｌＡｓからなるドナー供給層４、高濃
度ｎ型のＩｎＧａＡｓからなるキャップ層５が積層さ
れ、更に、キャップ層５の上面にソースとドレインの各
オーミック電極６，７が蒸着形成されている。更に、キ
ャップ層５をリセスエッチングすることにより形成され
てドナー供給層４まで達する凹段部（リセス構造）に、
ドナー供給層４に対してショットキー接合するショット
キーゲート電極８が蒸着形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のリセスゲート構造を有する化合物半導体装置
にあっては、このリセスゲート構造が外部雰囲気に露出
するので、ドナー供給層の一部が外部雰囲気に露出する
こととなり、半導体製造過程においてこの露出部分（シ
ョットキーゲート電極が形成されている周辺部分など）
が酸化されたり、不純物が混入したりして、電気的特性
が劣化するというような問題があった。例えば、ＩｎＡ
ｌＡｓ化合物半導体のドナー供給層に直接ゲート電極が
形成されるＨＥＭＴやＭＥＳＦＥＴなどにあっては、Ｉ
ｎＡｌＡｓ中のＡｌ（アルミ）が非常に活性であるため
に酸化され易く、その結果、ショットキーゲート電極下
のチャネルを介してソース・ドレイン間を流れるドレイ
ン電流が減少してしまう等の特性劣化及び信頼性低下を
招来する問題があった。また、ＧａＡｌＡｓ化合物半導
体のドナー供給層に直接ゲート電極が形成されるＨＥＭ
ＴやＭＥＳＦＥＴなどにあっても、同様の問題があっ
た。
うな従来のリセスゲート構造を有する化合物半導体装置
にあっては、このリセスゲート構造が外部雰囲気に露出
するので、ドナー供給層の一部が外部雰囲気に露出する
こととなり、半導体製造過程においてこの露出部分（シ
ョットキーゲート電極が形成されている周辺部分など）
が酸化されたり、不純物が混入したりして、電気的特性
が劣化するというような問題があった。例えば、ＩｎＡ
ｌＡｓ化合物半導体のドナー供給層に直接ゲート電極が
形成されるＨＥＭＴやＭＥＳＦＥＴなどにあっては、Ｉ
ｎＡｌＡｓ中のＡｌ（アルミ）が非常に活性であるため
に酸化され易く、その結果、ショットキーゲート電極下
のチャネルを介してソース・ドレイン間を流れるドレイ
ン電流が減少してしまう等の特性劣化及び信頼性低下を
招来する問題があった。また、ＧａＡｌＡｓ化合物半導
体のドナー供給層に直接ゲート電極が形成されるＨＥＭ
ＴやＭＥＳＦＥＴなどにあっても、同様の問題があっ
た。
【０００５】本発明は、リセス構造を介してショットキ
ーゲート電極がドナー供給層に形成される構造を有する
化合物半導体装置に関し、更なる特性の向上を図ること
ができる新規構造を有する化合物半導体装置及びその製
造方法を提供することを目的とする。
ーゲート電極がドナー供給層に形成される構造を有する
化合物半導体装置に関し、更なる特性の向上を図ること
ができる新規構造を有する化合物半導体装置及びその製
造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明の化合物半導体装置は、ドナー供給層に積
層されたキャップ層上に一部開口を有する絶縁膜が積層
形成され、該開口部を介して該キャップ層をエッチング
処理することによりドナー供給層まで達し、且つ該開口
部の開口面積より大きな範囲で横方向にまでエッチング
されて成るリセス構造内に、真空蒸着により該ドナー供
給層に対してのみショットキー接合され、且つ該開口部
を通って該開口部の外側までオーバーラップするショッ
トキーゲート電極が形成された構造を有する。
めに、本発明の化合物半導体装置は、ドナー供給層に積
層されたキャップ層上に一部開口を有する絶縁膜が積層
形成され、該開口部を介して該キャップ層をエッチング
処理することによりドナー供給層まで達し、且つ該開口
部の開口面積より大きな範囲で横方向にまでエッチング
されて成るリセス構造内に、真空蒸着により該ドナー供
給層に対してのみショットキー接合され、且つ該開口部
を通って該開口部の外側までオーバーラップするショッ
トキーゲート電極が形成された構造を有する。
【０００７】また、かかる構造を有する化合物半導体装
置は、ドナー供給層上にキャップ層を積層した後、該キ
ャップ層上に一部開口部を有する絶縁膜を積層し、上記
開口部を介して上記キャップ層をエッチング処理するこ
とにより、上記ドナー供給層に達し且つ該開口部の開口
面積より大きな範囲で横方向にまで空隙と成る凹部を形
成し、真空蒸着により、上記凹部内において上記ドナー
供給層に対してのみショットキー接合し、且つ該開口部
を通って該開口部の外側までオーバーラップするショッ
トキーゲート電極を形成するようにした。
置は、ドナー供給層上にキャップ層を積層した後、該キ
ャップ層上に一部開口部を有する絶縁膜を積層し、上記
開口部を介して上記キャップ層をエッチング処理するこ
とにより、上記ドナー供給層に達し且つ該開口部の開口
面積より大きな範囲で横方向にまで空隙と成る凹部を形
成し、真空蒸着により、上記凹部内において上記ドナー
供給層に対してのみショットキー接合し、且つ該開口部
を通って該開口部の外側までオーバーラップするショッ
トキーゲート電極を形成するようにした。
【０００８】
【作用】かかる構造を有する化合物半導体装置は、リセ
ス構造によるキャップ層の横方向の開口面積が、絶縁膜
に形成された開口部の開口面積よりも大きいので、真空
蒸着により形成されるショットキーゲート電極の側壁と
キャップ層の開口側壁との間に真空状態の空隙が生じ
る。したがって、ショットキーゲート電極はキャップ層
に直接接触することがなく、ドナー供給層にのみショッ
トキー接合するので、ＨＥＭＴやＭＥＳＦＥＴ等の化合
物半導体装置のゲートが実現される。更に、このショッ
トキーゲート電極は、絶縁膜の開口部を介してその外側
までオーバーラップして形成されるので、リセス構造内
の上記空隙を外部から遮断・密封して真空状態に保持す
ることができる。この結果、例えば、ドナー供給層がリ
セス構造内において露出状態となる部分に不純物が混入
して電気的特性が劣化するというような問題の発生を阻
止することができる。より具体的な効果例としては、従
来同様のリセス構造を有する化合物半導体装置を製造す
ると、リセス構造が外部雰囲気に露出するので、ドナー
供給層の一部が外部雰囲気に露出することとなり、半導
体製造過程においてこの露出部分（ショットキーゲート
電極が形成されている周辺部分など）が酸化されて電気
的特性が劣化するというような問題を招来するが、本発
明のリセス構造を適用すると、このような問題を招来す
ることが無い。
ス構造によるキャップ層の横方向の開口面積が、絶縁膜
に形成された開口部の開口面積よりも大きいので、真空
蒸着により形成されるショットキーゲート電極の側壁と
キャップ層の開口側壁との間に真空状態の空隙が生じ
る。したがって、ショットキーゲート電極はキャップ層
に直接接触することがなく、ドナー供給層にのみショッ
トキー接合するので、ＨＥＭＴやＭＥＳＦＥＴ等の化合
物半導体装置のゲートが実現される。更に、このショッ
トキーゲート電極は、絶縁膜の開口部を介してその外側
までオーバーラップして形成されるので、リセス構造内
の上記空隙を外部から遮断・密封して真空状態に保持す
ることができる。この結果、例えば、ドナー供給層がリ
セス構造内において露出状態となる部分に不純物が混入
して電気的特性が劣化するというような問題の発生を阻
止することができる。より具体的な効果例としては、従
来同様のリセス構造を有する化合物半導体装置を製造す
ると、リセス構造が外部雰囲気に露出するので、ドナー
供給層の一部が外部雰囲気に露出することとなり、半導
体製造過程においてこの露出部分（ショットキーゲート
電極が形成されている周辺部分など）が酸化されて電気
的特性が劣化するというような問題を招来するが、本発
明のリセス構造を適用すると、このような問題を招来す
ることが無い。
【０００９】
【実施例】以下、本発明の一実施例を図１及び図２と共
に説明する。尚、この実施例は、ＨＥＭＴに関するもの
である。又、図１は、ＨＥＭＴの要部の透過平面構造
（上図）と、その透過平面構造を示す図中の仮想線Ｌ−
Ｌに沿って示す縦断面構造（下図）を示す。図２は製造
工程を示す。
に説明する。尚、この実施例は、ＨＥＭＴに関するもの
である。又、図１は、ＨＥＭＴの要部の透過平面構造
（上図）と、その透過平面構造を示す図中の仮想線Ｌ−
Ｌに沿って示す縦断面構造（下図）を示す。図２は製造
工程を示す。
【００１０】まず、図１に基づいて要部構造を説明する
と、半絶縁性ＩｎＰからなる基板１０に、ノンドープの
ＩｎＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからな
るバッファ層１１、ＩｎＧａＡｓからなるチャネル層１
２、ｎ型のＩｎＡｌＡｓからなるドナー供給層１３、高
濃度ｎ型のＩｎＧａＡｓからなるキャップ層１４が積層
され、更に、キャップ層１４上の所定の領域にドレンと
ソースのオーミック電極１５，１６が蒸着形成され、更
にアロイ処理によってオーミック電極１５，１６下に高
濃度ｎ型の層（図１の縦断面図中に点線で示す領域）が
形成されている。
と、半絶縁性ＩｎＰからなる基板１０に、ノンドープの
ＩｎＰまたはＩｎＰと格子整合するＩｎＡｌＡｓからな
るバッファ層１１、ＩｎＧａＡｓからなるチャネル層１
２、ｎ型のＩｎＡｌＡｓからなるドナー供給層１３、高
濃度ｎ型のＩｎＧａＡｓからなるキャップ層１４が積層
され、更に、キャップ層１４上の所定の領域にドレンと
ソースのオーミック電極１５，１６が蒸着形成され、更
にアロイ処理によってオーミック電極１５，１６下に高
濃度ｎ型の層（図１の縦断面図中に点線で示す領域）が
形成されている。
【００１１】更に、オーミック電極１５，１６上並び
に、ショットキーゲート電極１８を形成するための所定
領域（後述する開口部Ａ1 の領域）を除いたキャップ層
１４上の残余の領域には、ＳｉＮからなる絶縁膜１７が
積層されている。ショットキーゲート電極が形成される
領域（ドレイン、ソースの間の領域）には、絶縁膜１７
が部分的に形成されないことによる矩形の開口部Ａ
1 と、開口部Ａ1 に対応してキャップ層１４を貫通し且
つドナー供給層１３の上部の一部分まで達するリセス構
造が設けられ、そのリセス構造内には、ドナー供給層１
３にショットキー接合するショットキーゲート電極１８
が真空蒸着によって形成されている。
に、ショットキーゲート電極１８を形成するための所定
領域（後述する開口部Ａ1 の領域）を除いたキャップ層
１４上の残余の領域には、ＳｉＮからなる絶縁膜１７が
積層されている。ショットキーゲート電極が形成される
領域（ドレイン、ソースの間の領域）には、絶縁膜１７
が部分的に形成されないことによる矩形の開口部Ａ
1 と、開口部Ａ1 に対応してキャップ層１４を貫通し且
つドナー供給層１３の上部の一部分まで達するリセス構
造が設けられ、そのリセス構造内には、ドナー供給層１
３にショットキー接合するショットキーゲート電極１８
が真空蒸着によって形成されている。
【００１２】ここで更に、ショットキーゲート電極１８
は、ドナー供給層１３にのみ接続されており、残余の部
分はキャップ層１４の側壁に接触することなく開口部Ａ
1 を通って絶縁膜１７の外側まで延び、更に開口部Ａ1
の外側において絶縁膜１７上にオーバーラップしてい
る。
は、ドナー供給層１３にのみ接続されており、残余の部
分はキャップ層１４の側壁に接触することなく開口部Ａ
1 を通って絶縁膜１７の外側まで延び、更に開口部Ａ1
の外側において絶縁膜１７上にオーバーラップしてい
る。
【００１３】次に、かかる構造を有するＨＥＭＴの製造
工程の具体例を図２に基づいて説明する。まず、第１の
工程（同図（ａ）参照）においては、分子線エピタキシ
ー（ＭＢＥ）法や有機金属気相エピタキシー（ＯＭＶＰ
Ｅ）法により、半絶縁性ＩｎＰからなる基板１０上に、
ノンドープのＩｎＰまたはＩｎＰと格子整合するＩｎＡ
ｌＡｓからなるバッファ層１１を約３０００Å積層し、
次に、バッファ層１１上に、ＩｎＧａＡｓからなるチャ
ネル層１２を約１５０Å積層し、次に、チャネル層１２
上に、電子濃度が５×１０18／ｃｍ3 のＩｎ0.52Ａｌ
0.48Ａｓからなるドナー供給層１３を４００Å積層し、
次に、ドナー供給層１３上に、電子濃度が５×１０18／
ｃｍ3 のＩｎ0.53Ｇａ0.47Ａｓからなるキャップ層１４
を１００Å形成した。尚、チャネル層１２はＩｎＰであ
ってもよい。
工程の具体例を図２に基づいて説明する。まず、第１の
工程（同図（ａ）参照）においては、分子線エピタキシ
ー（ＭＢＥ）法や有機金属気相エピタキシー（ＯＭＶＰ
Ｅ）法により、半絶縁性ＩｎＰからなる基板１０上に、
ノンドープのＩｎＰまたはＩｎＰと格子整合するＩｎＡ
ｌＡｓからなるバッファ層１１を約３０００Å積層し、
次に、バッファ層１１上に、ＩｎＧａＡｓからなるチャ
ネル層１２を約１５０Å積層し、次に、チャネル層１２
上に、電子濃度が５×１０18／ｃｍ3 のＩｎ0.52Ａｌ
0.48Ａｓからなるドナー供給層１３を４００Å積層し、
次に、ドナー供給層１３上に、電子濃度が５×１０18／
ｃｍ3 のＩｎ0.53Ｇａ0.47Ａｓからなるキャップ層１４
を１００Å形成した。尚、チャネル層１２はＩｎＰであ
ってもよい。
【００１４】次に、第２の製造工程（同図（ｂ）参照）
においては、ドレインとソースのオーミック電極１５，
１６をキャップ層１４上の所定領域に蒸着形成し、アロ
イ処理によりオーミック電極１５，１６下に高濃度のｎ
型の層を形成した。次に、プラズマＣＶＤ法により、Ｓ
ｉＮの絶縁膜１７を約５００〜１０００Åの厚さに形成
した。尚、かかるＳｉＮの絶縁膜１７は比較的低温度で
形成することができるが、このＳｉＮよりも低温で形成
することができる絶縁材、例えばＳｉＯ2 やＳｉＯＮを
適用してもよい。
においては、ドレインとソースのオーミック電極１５，
１６をキャップ層１４上の所定領域に蒸着形成し、アロ
イ処理によりオーミック電極１５，１６下に高濃度のｎ
型の層を形成した。次に、プラズマＣＶＤ法により、Ｓ
ｉＮの絶縁膜１７を約５００〜１０００Åの厚さに形成
した。尚、かかるＳｉＮの絶縁膜１７は比較的低温度で
形成することができるが、このＳｉＮよりも低温で形成
することができる絶縁材、例えばＳｉＯ2 やＳｉＯＮを
適用してもよい。
【００１５】次に、第３の製造工程（同図（ｃ）参照）
において、周知のフォトリソグラフィ技術を適用し、フ
ォトレジストＦＡに合わせて絶縁膜１７のうちの開口部
Ａ１となる部分を除去した。即ち、この開口部Ａ１ が
後述するリセスエッチングを行う際のマスクとなり、ほ
ぼ、ゲートのチャネル長及びチャネル幅を規定すること
となる。そして、この開口部Ａ1 を形成した後、フォト
レジストＦＡを除去した。
において、周知のフォトリソグラフィ技術を適用し、フ
ォトレジストＦＡに合わせて絶縁膜１７のうちの開口部
Ａ１となる部分を除去した。即ち、この開口部Ａ１ が
後述するリセスエッチングを行う際のマスクとなり、ほ
ぼ、ゲートのチャネル長及びチャネル幅を規定すること
となる。そして、この開口部Ａ1 を形成した後、フォト
レジストＦＡを除去した。
【００１６】次に、第４の製造工程（同図（ｄ）参照）
において、再び周知のフォトリソグラフィ技術を適用し
て、開口部Ａ1 を含んでそれよりも更に広い領域Ｂ1 を
除いて、残余の領域にフォトレジストＦＢ1 を設けた。
尚、開口部Ａ1 と領域Ｂ1 の大きさの差は、図１に示す
ように、ゲート長さ方向に対して０．５μｍずつ、ゲー
ト幅方向に対して１．０μｍずつ領域Ｂ1 を大きくし
た。このようにフォトレジストＦＢを形成した後、絶縁
膜１７とフォトレジストＦＢをマスクとして、ドナー供
給層１３に達するまでキャップ層１４をリセスエッチン
グした。
において、再び周知のフォトリソグラフィ技術を適用し
て、開口部Ａ1 を含んでそれよりも更に広い領域Ｂ1 を
除いて、残余の領域にフォトレジストＦＢ1 を設けた。
尚、開口部Ａ1 と領域Ｂ1 の大きさの差は、図１に示す
ように、ゲート長さ方向に対して０．５μｍずつ、ゲー
ト幅方向に対して１．０μｍずつ領域Ｂ1 を大きくし
た。このようにフォトレジストＦＢを形成した後、絶縁
膜１７とフォトレジストＦＢをマスクとして、ドナー供
給層１３に達するまでキャップ層１４をリセスエッチン
グした。
【００１７】尚、このリセスエッチングには、リン酸水
溶液と過酸化水素水のエッチング液を適用した。このリ
セスエッチングにより、図示の如く、開口部Ａ1 に対応
するリセス構造がドナー供給層１３に形成されると共
に、キャップ層１４は絶縁膜１７の開口部Ａ1 よりも横
方向に若干拡張してエッチングされた。したがって、こ
のリセス構造によりキャップ層１４に形成される空間
は、絶縁膜１７の開口部Ａ1 よりも横方向において広く
なった。
溶液と過酸化水素水のエッチング液を適用した。このリ
セスエッチングにより、図示の如く、開口部Ａ1 に対応
するリセス構造がドナー供給層１３に形成されると共
に、キャップ層１４は絶縁膜１７の開口部Ａ1 よりも横
方向に若干拡張してエッチングされた。したがって、こ
のリセス構造によりキャップ層１４に形成される空間
は、絶縁膜１７の開口部Ａ1 よりも横方向において広く
なった。
【００１８】次に、夫々５００Å／５００Å／５０００
Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着すること
により開口部Ａ1 及び領域Ｂ1 を覆うように形成した
後、リフトオフ加工により不要なフォトレジストＦＢを
除去することにより、図１に示す如きショットキーゲー
ト電極１８を形成した。即ち、この真空蒸着によって形
成されたショットキーゲート電極１８の全体の厚さが、
リセス構造の深さと絶縁膜１７の膜厚の和よりも大きく
なるので、開口部Ａ1 及び領域Ｂ1 を覆うように形成さ
れた。更に、真空蒸着法を適用した結果、図１に示すよ
うに、ショットキーゲート電極１８は、絶縁膜１７の開
口部Ａ1 に沿って矩形状に形成されるので、ドナー供給
層１３には接触するが、開口部Ａ1 より内側までエッチ
ングされているキャップ層１４には接触しないように形
成された。更に、リフトオフ加工により不要なフォトレ
ジストＦＢを除去したことにより、ショットキーゲート
電極１８は、絶縁膜１７の上部（外部）の領域Ｂ1 まで
蒸着された。したがって、開口部Ａ1 はかかるショット
キーゲート電極１８の外部へのオーバーラップにより密
閉され、リセス構造による内部空隙は、外部雰囲気から
完全に遮断された。
Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着すること
により開口部Ａ1 及び領域Ｂ1 を覆うように形成した
後、リフトオフ加工により不要なフォトレジストＦＢを
除去することにより、図１に示す如きショットキーゲー
ト電極１８を形成した。即ち、この真空蒸着によって形
成されたショットキーゲート電極１８の全体の厚さが、
リセス構造の深さと絶縁膜１７の膜厚の和よりも大きく
なるので、開口部Ａ1 及び領域Ｂ1 を覆うように形成さ
れた。更に、真空蒸着法を適用した結果、図１に示すよ
うに、ショットキーゲート電極１８は、絶縁膜１７の開
口部Ａ1 に沿って矩形状に形成されるので、ドナー供給
層１３には接触するが、開口部Ａ1 より内側までエッチ
ングされているキャップ層１４には接触しないように形
成された。更に、リフトオフ加工により不要なフォトレ
ジストＦＢを除去したことにより、ショットキーゲート
電極１８は、絶縁膜１７の上部（外部）の領域Ｂ1 まで
蒸着された。したがって、開口部Ａ1 はかかるショット
キーゲート電極１８の外部へのオーバーラップにより密
閉され、リセス構造による内部空隙は、外部雰囲気から
完全に遮断された。
【００１９】このように、この実施例によれば、図１に
示すように、絶縁膜１７の一部を覆いながらドナー供給
層１３に接触するショットキーゲート電極１８を形成し
たので、ショットキーゲート電極１８自身がリセス構造
を外部から遮断し、ドナー供給層１３の酸化や不純物混
入などの電気的特性の劣化を招来する原因を排除するこ
とができた。例えば、Ａｌを含んでいるＩｎＡｌＡｓの
ドナー供給層は極めて活性であるので、従来技術を適用
してこのＩｎＡｌＡｓにショットキーゲート電極を直接
形成すると酸化が生じ易く、ドレイン電流が減少するな
どの電気的特性の劣化が問題となるが、この実施例によ
れば、かかる問題を解決することができた。
示すように、絶縁膜１７の一部を覆いながらドナー供給
層１３に接触するショットキーゲート電極１８を形成し
たので、ショットキーゲート電極１８自身がリセス構造
を外部から遮断し、ドナー供給層１３の酸化や不純物混
入などの電気的特性の劣化を招来する原因を排除するこ
とができた。例えば、Ａｌを含んでいるＩｎＡｌＡｓの
ドナー供給層は極めて活性であるので、従来技術を適用
してこのＩｎＡｌＡｓにショットキーゲート電極を直接
形成すると酸化が生じ易く、ドレイン電流が減少するな
どの電気的特性の劣化が問題となるが、この実施例によ
れば、かかる問題を解決することができた。
【００２０】尚、この実施例では、リセス構造内のドナ
ー供給層１３において、ショットキーゲート電極１８が
形成されている部分の周辺及びその近傍などの酸化防止
や不純物混入の防止などの効果について説明したが、シ
ョットキーゲート電極１８自身の酸化防止などにも効果
がある。更に、ＨＥＭＴについて説明したが、本発明は
これに限らず、リセス構造を有するＭＥＳＦＥＴその他
の化合物半導体装置にも適用することができる。また、
ＩｎＰ基板上の半導体以外、例えばＧａＡｓ基板上の化
合物半導体にも適用することができる。
ー供給層１３において、ショットキーゲート電極１８が
形成されている部分の周辺及びその近傍などの酸化防止
や不純物混入の防止などの効果について説明したが、シ
ョットキーゲート電極１８自身の酸化防止などにも効果
がある。更に、ＨＥＭＴについて説明したが、本発明は
これに限らず、リセス構造を有するＭＥＳＦＥＴその他
の化合物半導体装置にも適用することができる。また、
ＩｎＰ基板上の半導体以外、例えばＧａＡｓ基板上の化
合物半導体にも適用することができる。
【００２１】又、第４の製造工程（図２（ｄ））におい
て、リン酸水溶液と過酸化水素水のエッチング液をリセ
スエッチングに適用することによって、図１に示すよう
に、側壁がテーパ状となるリセス構造を実現する場合を
説明したが、第４の製造工程において、このエッチング
液に代えて、ＣＨ4 ＋Ｈ2 エッチングガスを適用してリ
セスエッチングを行ってもよい。このエッチングガスを
適用した場合には、図３に示すように、絶縁層１７の開
口部Ａ1 よりも内側において、絶縁層１７の積層面に対
して略直角となる側壁を有するリセス構造を、ドナー供
給層１３とキャップ層１４に形成することができる。そ
して、リセス構造の側壁を略直角にすることにより、シ
ョットキーゲート電極１８とこの側壁との非接触性をよ
り確実にすることが可能となる。
て、リン酸水溶液と過酸化水素水のエッチング液をリセ
スエッチングに適用することによって、図１に示すよう
に、側壁がテーパ状となるリセス構造を実現する場合を
説明したが、第４の製造工程において、このエッチング
液に代えて、ＣＨ4 ＋Ｈ2 エッチングガスを適用してリ
セスエッチングを行ってもよい。このエッチングガスを
適用した場合には、図３に示すように、絶縁層１７の開
口部Ａ1 よりも内側において、絶縁層１７の積層面に対
して略直角となる側壁を有するリセス構造を、ドナー供
給層１３とキャップ層１４に形成することができる。そ
して、リセス構造の側壁を略直角にすることにより、シ
ョットキーゲート電極１８とこの側壁との非接触性をよ
り確実にすることが可能となる。
【００２２】次に、第２の実施例を図４と共に説明す
る。図４はこの実施例に関わるＨＥＭＴの要部縦断面図
である。
る。図４はこの実施例に関わるＨＥＭＴの要部縦断面図
である。
【００２３】まず、構造を説明すると、ＧａＡｓからな
る基板２０上に、ノンドープのＧａＡｓからなるバッフ
ァ層２１が３０００Å積層され、更に、電子濃度が１×
１０18／ｃｍ3 のＧａ0.7 Ａｌ0.3 Ａｓからなるドナー
供給層２２が５００Å積層され、更に、電子濃度が５×
１０18／ｃｍ3 のＧａＡｓからなるキャップ層２３が５
００Å積層されている。更に、キャップ層２３上の所定
の領域にドレンとソースのオーミック電極２４，２５が
蒸着形成され、更にアロイ処理によってオーミック電極
２４，２５下に高濃度ｎ型の層（図４中、点線で示す領
域）が形成されている。
る基板２０上に、ノンドープのＧａＡｓからなるバッフ
ァ層２１が３０００Å積層され、更に、電子濃度が１×
１０18／ｃｍ3 のＧａ0.7 Ａｌ0.3 Ａｓからなるドナー
供給層２２が５００Å積層され、更に、電子濃度が５×
１０18／ｃｍ3 のＧａＡｓからなるキャップ層２３が５
００Å積層されている。更に、キャップ層２３上の所定
の領域にドレンとソースのオーミック電極２４，２５が
蒸着形成され、更にアロイ処理によってオーミック電極
２４，２５下に高濃度ｎ型の層（図４中、点線で示す領
域）が形成されている。
【００２４】更に、オーミック電極２４，２５上と、シ
ョットキーゲート電極２７を形成するための所定領域を
除いたキャップ層２３上の残余の領域には、ＳｉＮから
なる絶縁膜２６が約５００Åないし１０００Åの厚さで
積層されている。ショットキーゲート電極が形成される
領域（ドレイン、ソースの間の領域）には、絶縁膜２６
が部分的に形成されないことによる矩形の開口部Ａ
2 と、開口部Ａ2 に対応してキャップ層２３を貫通し且
つドナー供給層２２の上部の一部分まで達するリセス構
造が設けられ、そのリセス構造内には、ドナー供給層２
２にショットキー接合するショットキーゲート電極２７
が真空蒸着によって形成されている。尚、このショット
キーゲート電極２７は、Ｔｉ／Ｐｔ／Ａｕを夫々５００
Å／５００Å／５０００Åの厚さで順次に真空蒸着する
ことにより形成されている。
ョットキーゲート電極２７を形成するための所定領域を
除いたキャップ層２３上の残余の領域には、ＳｉＮから
なる絶縁膜２６が約５００Åないし１０００Åの厚さで
積層されている。ショットキーゲート電極が形成される
領域（ドレイン、ソースの間の領域）には、絶縁膜２６
が部分的に形成されないことによる矩形の開口部Ａ
2 と、開口部Ａ2 に対応してキャップ層２３を貫通し且
つドナー供給層２２の上部の一部分まで達するリセス構
造が設けられ、そのリセス構造内には、ドナー供給層２
２にショットキー接合するショットキーゲート電極２７
が真空蒸着によって形成されている。尚、このショット
キーゲート電極２７は、Ｔｉ／Ｐｔ／Ａｕを夫々５００
Å／５００Å／５０００Åの厚さで順次に真空蒸着する
ことにより形成されている。
【００２５】ここで更に、ショットキーゲート電極２７
は、ドナー供給層２２にのみ接続されており、残余の部
分はキャップ層２３の側壁に接触することなく開口部Ａ
2 を通って絶縁膜２６の外側まで延び、更に開口部Ａ2
の外側において絶縁膜２６にオーバーラップしている。
は、ドナー供給層２２にのみ接続されており、残余の部
分はキャップ層２３の側壁に接触することなく開口部Ａ
2 を通って絶縁膜２６の外側まで延び、更に開口部Ａ2
の外側において絶縁膜２６にオーバーラップしている。
【００２６】この構造のＨＥＭＴは、次の製造工程によ
って形成された。尚、図２に示した第１の実施例の製造
工程に準じて説明すると、まず、第１の製造工程（図２
（ａ）の工程に相当する）では、分子線エピタキシー
（ＭＢＥ）法や有機金属気相エピタキシー（ＯＭＶＰ
Ｅ）法により、ＧａＡｓ基板２０上に、上記のバッファ
層２１、ドナー供給層２２、及びキャップ層２３を上記
所定の厚さで順次に積層した。
って形成された。尚、図２に示した第１の実施例の製造
工程に準じて説明すると、まず、第１の製造工程（図２
（ａ）の工程に相当する）では、分子線エピタキシー
（ＭＢＥ）法や有機金属気相エピタキシー（ＯＭＶＰ
Ｅ）法により、ＧａＡｓ基板２０上に、上記のバッファ
層２１、ドナー供給層２２、及びキャップ層２３を上記
所定の厚さで順次に積層した。
【００２７】次に、第２の製造工程（図２（ｂ）の工程
に相当する）では、ドレインとソースのオーミック電極
２４，２５をキャップ層２３上の所定領域に蒸着形成し
た後、アロイ処理によりオーミック電極２４，２５下に
高濃度のｎ型の層を形成した。次に、プラズマＣＶＤ法
により、ＳｉＮの絶縁膜２６を約５００〜１０００Åの
厚さに形成した。尚、かかるＳｉＮの絶縁膜２６は比較
的低温度で形成することができるが、このＳｉＮよりも
低温で形成することができる絶縁材、例えばＳｉＯ2 や
ＳｉＯＮを適用してもよい。
に相当する）では、ドレインとソースのオーミック電極
２４，２５をキャップ層２３上の所定領域に蒸着形成し
た後、アロイ処理によりオーミック電極２４，２５下に
高濃度のｎ型の層を形成した。次に、プラズマＣＶＤ法
により、ＳｉＮの絶縁膜２６を約５００〜１０００Åの
厚さに形成した。尚、かかるＳｉＮの絶縁膜２６は比較
的低温度で形成することができるが、このＳｉＮよりも
低温で形成することができる絶縁材、例えばＳｉＯ2 や
ＳｉＯＮを適用してもよい。
【００２８】次に、第３の製造工程（図２（ｃ）の工程
に相当する）において、周知のフォトリソグラフィ技術
を適用し、フォトレジスト（図２中に示すフォトレジス
トＦＡに相当する）に合わせて絶縁膜２６のうちの開口
部Ａ2 となる部分を除去した。即ち、この開口部Ａ
2 が、リセスエッチングを行う際のマスクとなり、ほ
ぼ、ゲートのチャネル長及びチャネル幅を規定すること
となる。そして、開口部Ａ2を形成した後、このフォト
レジストを除去した。
に相当する）において、周知のフォトリソグラフィ技術
を適用し、フォトレジスト（図２中に示すフォトレジス
トＦＡに相当する）に合わせて絶縁膜２６のうちの開口
部Ａ2 となる部分を除去した。即ち、この開口部Ａ
2 が、リセスエッチングを行う際のマスクとなり、ほ
ぼ、ゲートのチャネル長及びチャネル幅を規定すること
となる。そして、開口部Ａ2を形成した後、このフォト
レジストを除去した。
【００２９】次に、第４の製造工程（図２（ｄ）の工程
に相当する）において、再び周知のフォトリソグラフィ
技術を適用して、開口部Ａ2 を含んでそれよりも更に広
い領域Ｂ2 を除いて、残余の領域にフォトレジスト（図
２中に示すフォトレジストＦＢに相当する）を塗布し
た。このようにフォトレジストを形成した後、絶縁膜２
６とフォトレジストをマスクとして、ドナー供給層２２
に達するまでキャップ層２３をリセスエッチングした。
に相当する）において、再び周知のフォトリソグラフィ
技術を適用して、開口部Ａ2 を含んでそれよりも更に広
い領域Ｂ2 を除いて、残余の領域にフォトレジスト（図
２中に示すフォトレジストＦＢに相当する）を塗布し
た。このようにフォトレジストを形成した後、絶縁膜２
６とフォトレジストをマスクとして、ドナー供給層２２
に達するまでキャップ層２３をリセスエッチングした。
【００３０】尚、このリセスエッチングには、クエン酸
水溶液と過酸化水素水のエッチング液を適用した。この
リセスエッチングにより、図示の如く、開口部Ａ2 より
も深部へ行くほど横方向の空隙が大きくなる、いわゆる
逆テーパ状の側壁を有するリセス構造が実現された。即
ち、このリセス構造によりキャップ層２３に形成される
空間は、絶縁膜２６の開口部Ａ2 よりも横方向において
広くなった。
水溶液と過酸化水素水のエッチング液を適用した。この
リセスエッチングにより、図示の如く、開口部Ａ2 より
も深部へ行くほど横方向の空隙が大きくなる、いわゆる
逆テーパ状の側壁を有するリセス構造が実現された。即
ち、このリセス構造によりキャップ層２３に形成される
空間は、絶縁膜２６の開口部Ａ2 よりも横方向において
広くなった。
【００３１】次に、夫々５００Å／５００Å／５０００
Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着すること
により開口部Ａ2 及び領域Ｂ2 を覆うように形成した
後、リフトオフ加工により不要なフォトレジストを除去
することにより、図４に示す如きショットキーゲート電
極２７を形成した。尚、かかる真空蒸着法を適用した結
果、図４に示すように、ショットキーゲート電極２７
は、絶縁膜２６の開口部Ａ2 に沿って矩形状に形成され
るので、ドナー供給層２２には接触するが、開口部Ａ2
より内側までエッチングされているキャップ層２３には
接触しないように形成された。更に、リフトオフ加工に
より不要なフォトレジストを除去したことにより、ショ
ットキーゲート電極２７は、絶縁膜２６の上部（外部）
の領域Ｂ2 まで蒸着された。したがって、開口部Ａ2 は
かかるショットキーゲート電極２７の外部へのオーバー
ラップにより密閉され、リセス構造による内部空隙は、
外部雰囲気から完全に遮断された。
Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着すること
により開口部Ａ2 及び領域Ｂ2 を覆うように形成した
後、リフトオフ加工により不要なフォトレジストを除去
することにより、図４に示す如きショットキーゲート電
極２７を形成した。尚、かかる真空蒸着法を適用した結
果、図４に示すように、ショットキーゲート電極２７
は、絶縁膜２６の開口部Ａ2 に沿って矩形状に形成され
るので、ドナー供給層２２には接触するが、開口部Ａ2
より内側までエッチングされているキャップ層２３には
接触しないように形成された。更に、リフトオフ加工に
より不要なフォトレジストを除去したことにより、ショ
ットキーゲート電極２７は、絶縁膜２６の上部（外部）
の領域Ｂ2 まで蒸着された。したがって、開口部Ａ2 は
かかるショットキーゲート電極２７の外部へのオーバー
ラップにより密閉され、リセス構造による内部空隙は、
外部雰囲気から完全に遮断された。
【００３２】このように、この実施例によれば、図４に
示すように、絶縁膜２６の一部を覆いながらドナー供給
層２２に接触するショットキーゲート電極２７を形成し
たので、ショットキーゲート電極２７自身がリセス構造
を外部から遮断し、ドナー供給層２２の酸化や不純物混
入などの電気的特性の劣化を招来する原因を排除するこ
とができた。
示すように、絶縁膜２６の一部を覆いながらドナー供給
層２２に接触するショットキーゲート電極２７を形成し
たので、ショットキーゲート電極２７自身がリセス構造
を外部から遮断し、ドナー供給層２２の酸化や不純物混
入などの電気的特性の劣化を招来する原因を排除するこ
とができた。
【００３３】尚、この実施例では、ＨＥＭＴについて説
明したが、これに限らず、リセス構造を有するＭＥＳＦ
ＥＴその他の化合物半導体装置にも本発明を適用するこ
とがてきる。
明したが、これに限らず、リセス構造を有するＭＥＳＦ
ＥＴその他の化合物半導体装置にも本発明を適用するこ
とがてきる。
【００３４】次に、第３の実施例を図５と共に説明す
る。図５はこの実施例に関わるＨＥＭＴの要部縦断面図
である。
る。図５はこの実施例に関わるＨＥＭＴの要部縦断面図
である。
【００３５】まず、構造を説明すると、ＧａＡｓからな
る基板３０上に、ノンドープのＧａＡｓからなるバッフ
ァ層３１が３０００Å積層され、更に、ノンドープのＩ
ｎ0.15Ｇａ0.85Ａｓからなるチャネル層３２が１５０Å
積層され、更に、電子濃度が５×１０18／ｃｍ3 のＩｎ
0.52Ａｌ0.3 Ａｓからなるドナー供給層３３が４００Å
積層され、更に、電子濃度が５×１０18／ｃｍ3 のＧａ
0.7 Ａｌ0.3 Ａｓからなるキャップ層３４が１００Å積
層されている。更に、キャップ層３４上の所定の領域に
ドレンとソースのオーミック電極３５，３６が蒸着形成
され、更にアロイ処理によってオーミック電極３５，３
６下に高濃度ｎ型の層（図５中の点線で示す領域）が形
成されている。
る基板３０上に、ノンドープのＧａＡｓからなるバッフ
ァ層３１が３０００Å積層され、更に、ノンドープのＩ
ｎ0.15Ｇａ0.85Ａｓからなるチャネル層３２が１５０Å
積層され、更に、電子濃度が５×１０18／ｃｍ3 のＩｎ
0.52Ａｌ0.3 Ａｓからなるドナー供給層３３が４００Å
積層され、更に、電子濃度が５×１０18／ｃｍ3 のＧａ
0.7 Ａｌ0.3 Ａｓからなるキャップ層３４が１００Å積
層されている。更に、キャップ層３４上の所定の領域に
ドレンとソースのオーミック電極３５，３６が蒸着形成
され、更にアロイ処理によってオーミック電極３５，３
６下に高濃度ｎ型の層（図５中の点線で示す領域）が形
成されている。
【００３６】更に、オーミック電極３５，３６上並び
に、ショットキーゲート電極３８を形成するための所定
領域を除いたキャップ層３４上の残余の領域には、Ｓｉ
Ｎからなる絶縁膜３７が約５００Åないし１０００Åの
厚さで積層されている。ショットキーゲート電極が形成
される領域（ドレイン、ソースの間の領域）には、絶縁
膜３７が部分的に形成されないことによる矩形の開口部
Ａ3 と、開口部Ａ3 に対応してキャップ層３７を貫通し
且つドナー供給層３３の上部の一部分まで達するリセス
構造が設けられ、そのリセス構造内には、ドナー供給層
３３にショットキー接合するショットキーゲート電極３
８が真空蒸着によって形成されている。尚、このショッ
トキーゲート電極３８は、Ｔｉ／Ｐｔ／Ａｕを夫々５０
０Å／５００Å／５０００Åの厚さで順次に真空蒸着す
ることにより形成されている。
に、ショットキーゲート電極３８を形成するための所定
領域を除いたキャップ層３４上の残余の領域には、Ｓｉ
Ｎからなる絶縁膜３７が約５００Åないし１０００Åの
厚さで積層されている。ショットキーゲート電極が形成
される領域（ドレイン、ソースの間の領域）には、絶縁
膜３７が部分的に形成されないことによる矩形の開口部
Ａ3 と、開口部Ａ3 に対応してキャップ層３７を貫通し
且つドナー供給層３３の上部の一部分まで達するリセス
構造が設けられ、そのリセス構造内には、ドナー供給層
３３にショットキー接合するショットキーゲート電極３
８が真空蒸着によって形成されている。尚、このショッ
トキーゲート電極３８は、Ｔｉ／Ｐｔ／Ａｕを夫々５０
０Å／５００Å／５０００Åの厚さで順次に真空蒸着す
ることにより形成されている。
【００３７】ここで更に、ショットキーゲート電極３８
は、ドナー供給層３３にのみ接続されており、残余の部
分はキャップ層３４の側壁に接触することなく開口部Ａ
3 を通って絶縁膜３７の外側まで延び、更に開口部Ａ3
の外側において絶縁膜３７上にオーバーラップしてい
る。
は、ドナー供給層３３にのみ接続されており、残余の部
分はキャップ層３４の側壁に接触することなく開口部Ａ
3 を通って絶縁膜３７の外側まで延び、更に開口部Ａ3
の外側において絶縁膜３７上にオーバーラップしてい
る。
【００３８】この構造のＨＥＭＴは、次の製造工程によ
って形成された。尚、図２に示した第１の実施例の製造
工程に準じて説明すると、まず、第１の製造工程（図２
（ａ）の工程に相当する）では、分子線エピタキシー
（ＭＢＥ）法や有機金属気相エピタキシー（ＯＭＶＰ
Ｅ）法により、ＧａＡｓ基板３０上に、上記のバッファ
層３１、チャネル層３２、ドナー供給層３３、及びキャ
ップ層３４を上記所定の厚さで順次に積層した。
って形成された。尚、図２に示した第１の実施例の製造
工程に準じて説明すると、まず、第１の製造工程（図２
（ａ）の工程に相当する）では、分子線エピタキシー
（ＭＢＥ）法や有機金属気相エピタキシー（ＯＭＶＰ
Ｅ）法により、ＧａＡｓ基板３０上に、上記のバッファ
層３１、チャネル層３２、ドナー供給層３３、及びキャ
ップ層３４を上記所定の厚さで順次に積層した。
【００３９】次に、第２の製造工程（図２（ｂ）の工程
に相当する）では、ドレインとソースのオーミック電極
３５，３６をキャップ層３４上の所定領域に蒸着形成し
た後、アロイ処理によりオーミック電極３５，３６下に
高濃度のｎ型の層を形成した。次に、プラズマＣＶＤ法
により、ＳｉＮの絶縁膜３７を約５００〜１０００Åの
厚さに形成した。尚、かかるＳｉＮの絶縁膜３７は比較
的低温度で形成することができるが、このＳｉＮよりも
低温で形成することができる絶縁材、例えばＳｉＯ2 や
ＳｉＯＮを適用してもよい。
に相当する）では、ドレインとソースのオーミック電極
３５，３６をキャップ層３４上の所定領域に蒸着形成し
た後、アロイ処理によりオーミック電極３５，３６下に
高濃度のｎ型の層を形成した。次に、プラズマＣＶＤ法
により、ＳｉＮの絶縁膜３７を約５００〜１０００Åの
厚さに形成した。尚、かかるＳｉＮの絶縁膜３７は比較
的低温度で形成することができるが、このＳｉＮよりも
低温で形成することができる絶縁材、例えばＳｉＯ2 や
ＳｉＯＮを適用してもよい。
【００４０】次に、第３の製造工程（図２（ｃ）の工程
に相当する）において、周知のフォトリソグラフィ技術
を適用し、フォトレジスト（図２中に示すフォトレジス
トＦＡに相当する）に合わせて絶縁膜３７のうちの開口
部Ａ3 となる部分を除去した。即ち、この開口部Ａ
3 が、リセスエッチングを行う際のマスクとなり、ほ
ぼ、ゲートのチャネル長及びチャネル幅を規定すること
となる。そして、開口部Ａ3を形成した後、このフォト
レジストを除去した。
に相当する）において、周知のフォトリソグラフィ技術
を適用し、フォトレジスト（図２中に示すフォトレジス
トＦＡに相当する）に合わせて絶縁膜３７のうちの開口
部Ａ3 となる部分を除去した。即ち、この開口部Ａ
3 が、リセスエッチングを行う際のマスクとなり、ほ
ぼ、ゲートのチャネル長及びチャネル幅を規定すること
となる。そして、開口部Ａ3を形成した後、このフォト
レジストを除去した。
【００４１】次に、第４の製造工程（図２（ｄ）の工程
に相当する）において、再び周知のフォトリソグラフィ
技術を適用して、開口部Ａ3 を含んでそれよりも更に広
い領域Ｂ3 を除いて、残余の領域にフォトレジスト（図
２中に示すフォトレジストＦＢに相当する）を塗布し
た。このようにフォトレジストを形成した後、絶縁膜３
７とフォトレジストをマスクとして、ドナー供給層３３
に達するまでキャップ層３４をリセスエッチングした。
に相当する）において、再び周知のフォトリソグラフィ
技術を適用して、開口部Ａ3 を含んでそれよりも更に広
い領域Ｂ3 を除いて、残余の領域にフォトレジスト（図
２中に示すフォトレジストＦＢに相当する）を塗布し
た。このようにフォトレジストを形成した後、絶縁膜３
７とフォトレジストをマスクとして、ドナー供給層３３
に達するまでキャップ層３４をリセスエッチングした。
【００４２】尚、このリセスエッチングには、硫酸水溶
液と過酸化水素水のエッチング液を適用した。このリセ
スエッチングにより、図示の如く、開口部Ａ3 に対応す
るリセス構造がドナー供給層３３に形成されると共に、
キャップ層３４は絶縁膜３７の開口部Ａ3 よりも横方向
に若干拡張してエッチングされた。したがって、このリ
セス構造によりキャップ層３４に形成される空間は、絶
縁膜３７の開口部Ａ3よりも横方向において広くなっ
た。
液と過酸化水素水のエッチング液を適用した。このリセ
スエッチングにより、図示の如く、開口部Ａ3 に対応す
るリセス構造がドナー供給層３３に形成されると共に、
キャップ層３４は絶縁膜３７の開口部Ａ3 よりも横方向
に若干拡張してエッチングされた。したがって、このリ
セス構造によりキャップ層３４に形成される空間は、絶
縁膜３７の開口部Ａ3よりも横方向において広くなっ
た。
【００４３】次に、夫々５００Å／５００Å／５０００
Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着すること
により開口部Ａ3 及び領域Ｂ3 を覆うように形成した
後、リフトオフ加工により不要なフォトレジストを除去
することにより、図５に示す如きショットキーゲート電
極３８を形成した。尚、かかる真空蒸着法を適用した結
果、図５に示すように、ショットキーゲート電極３８
は、絶縁膜３７の開口部Ａ3 に沿って矩形状に形成され
るので、ドナー供給層３３には接触するが、開口部Ａ3
より内側までエッチングされているキャップ層３４には
接触しないように形成された。更に、リフトオフ加工に
より不要なフォトレジストを除去したことにより、ショ
ットキーゲート電極３８は、絶縁膜３７の上部（外部）
の領域Ｂ3 まで蒸着された。したがって、開口部Ａ3 は
かかるショットキーゲート電極３８の外部へのオーバー
ラップにより密閉され、リセス構造による内部空隙は、
外部雰囲気から完全に遮断された。
Åの厚さでＴｉ／Ｐｔ／Ａｕを順次に真空蒸着すること
により開口部Ａ3 及び領域Ｂ3 を覆うように形成した
後、リフトオフ加工により不要なフォトレジストを除去
することにより、図５に示す如きショットキーゲート電
極３８を形成した。尚、かかる真空蒸着法を適用した結
果、図５に示すように、ショットキーゲート電極３８
は、絶縁膜３７の開口部Ａ3 に沿って矩形状に形成され
るので、ドナー供給層３３には接触するが、開口部Ａ3
より内側までエッチングされているキャップ層３４には
接触しないように形成された。更に、リフトオフ加工に
より不要なフォトレジストを除去したことにより、ショ
ットキーゲート電極３８は、絶縁膜３７の上部（外部）
の領域Ｂ3 まで蒸着された。したがって、開口部Ａ3 は
かかるショットキーゲート電極３８の外部へのオーバー
ラップにより密閉され、リセス構造による内部空隙は、
外部雰囲気から完全に遮断された。
【００４４】このように、この実施例によれば、図５に
示すように、絶縁膜３７の一部を覆いながらドナー供給
層３３に接触するショットキーゲート電極３８を形成し
たので、ショットキーゲート電極３８自身がリセス構造
を外部から遮断し、ドナー供給層３３の酸化や不純物混
入などの電気的特性の劣化を招来する原因を排除するこ
とができた。
示すように、絶縁膜３７の一部を覆いながらドナー供給
層３３に接触するショットキーゲート電極３８を形成し
たので、ショットキーゲート電極３８自身がリセス構造
を外部から遮断し、ドナー供給層３３の酸化や不純物混
入などの電気的特性の劣化を招来する原因を排除するこ
とができた。
【００４５】尚、この実施例では、ＨＥＭＴについて説
明したが、これに限らず、リセス構造を有するＭＥＳＦ
ＥＴその他の化合物半導体装置にも本発明を適用するこ
とがてきる。
明したが、これに限らず、リセス構造を有するＭＥＳＦ
ＥＴその他の化合物半導体装置にも本発明を適用するこ
とがてきる。
【００４６】
【発明の効果】以上に説明したように本発明によれば、
リセス構造によるキャップ層の横方向の開口面積（空
隙）が、絶縁膜に形成された開口部の開口面積よりも大
きいので、真空蒸着により形成されるショットキーゲー
ト電極の側壁とキャップ層の開口側壁との間に真空状態
の空隙が生じる。したがって、ショットキーゲート電極
はキャップ層に直接接触することがなく、ドナー供給層
にのみショットキー接合するので、ＨＥＭＴやＭＥＳＦ
ＥＴ等の化合物半導体装置のゲートが実現される。更
に、このショットキーゲート電極は、絶縁膜の開口部を
介してその外側までオーバーラップして形成されるの
で、リセス構造内の上記空隙を外部から遮断・密封して
真空状態に保持することができる。この結果、例えば、
ドナー供給層がリセス構造内において露出状態となる部
分に不純物が混入して電気的特性が劣化するというよう
な問題の発生を阻止することができる。より具体的な効
果例としては、従来同様のリセス構造を有する化合物半
導体装置を製造すると、リセス構造が外部雰囲気に露出
するので、ドナー供給層の一部が外部雰囲気に露出する
こととなり、半導体製造過程においてこの露出部分（シ
ョットキーゲート電極が形成されている周辺部分など）
が酸化されて電気的特性が劣化するというような問題を
招来するが、本発明のリセス構造を適用すると、このよ
うな問題を招来することが無い。
リセス構造によるキャップ層の横方向の開口面積（空
隙）が、絶縁膜に形成された開口部の開口面積よりも大
きいので、真空蒸着により形成されるショットキーゲー
ト電極の側壁とキャップ層の開口側壁との間に真空状態
の空隙が生じる。したがって、ショットキーゲート電極
はキャップ層に直接接触することがなく、ドナー供給層
にのみショットキー接合するので、ＨＥＭＴやＭＥＳＦ
ＥＴ等の化合物半導体装置のゲートが実現される。更
に、このショットキーゲート電極は、絶縁膜の開口部を
介してその外側までオーバーラップして形成されるの
で、リセス構造内の上記空隙を外部から遮断・密封して
真空状態に保持することができる。この結果、例えば、
ドナー供給層がリセス構造内において露出状態となる部
分に不純物が混入して電気的特性が劣化するというよう
な問題の発生を阻止することができる。より具体的な効
果例としては、従来同様のリセス構造を有する化合物半
導体装置を製造すると、リセス構造が外部雰囲気に露出
するので、ドナー供給層の一部が外部雰囲気に露出する
こととなり、半導体製造過程においてこの露出部分（シ
ョットキーゲート電極が形成されている周辺部分など）
が酸化されて電気的特性が劣化するというような問題を
招来するが、本発明のリセス構造を適用すると、このよ
うな問題を招来することが無い。
【００４７】又、この発明は、ショットキーゲート電極
を形成するためのリセス構造を有するＨＥＭＴやＭＥＳ
ＦＥＴその他の種々の化合物半導体装置に広く適用する
ことができる。又、この発明のリセス構造は、特定の化
合物半導体に対してのみ適用できるという限定的なもの
ではなく、種々の化合物半導体で形成される化合物半導
体装置に広く適用することができる。又、極めて複雑且
つ特殊な製造工程を必要としないので、本発明の実施が
容易であり、優れた効果を提供することができるもので
ある。
を形成するためのリセス構造を有するＨＥＭＴやＭＥＳ
ＦＥＴその他の種々の化合物半導体装置に広く適用する
ことができる。又、この発明のリセス構造は、特定の化
合物半導体に対してのみ適用できるという限定的なもの
ではなく、種々の化合物半導体で形成される化合物半導
体装置に広く適用することができる。又、極めて複雑且
つ特殊な製造工程を必要としないので、本発明の実施が
容易であり、優れた効果を提供することができるもので
ある。
【図１】本発明による化合物半導体装置の第１の実施例
の構造を、透過平面と縦断面にて示す説明図である。
の構造を、透過平面と縦断面にて示す説明図である。
【図２】第１の実施例の化合物半導体装置の製造方法を
工程順に示す説明図である。
工程順に示す説明図である。
【図３】第１の実施例に係わる化合物半導体装置の変形
例の構造を示す縦断面図である。
例の構造を示す縦断面図である。
【図４】本発明による化合物半導体装置の第２の実施例
の構造を示す縦断面図である。
の構造を示す縦断面図である。
【図５】本発明による化合物半導体装置の第３の実施例
の構造を示す縦断面図である。
の構造を示す縦断面図である。
【図６】従来の化合物半導体装置の構造を示す縦断面図
である。
である。
１０，２０，３０…基板、１１，２１，３１…バッファ
層、１２，３２…チャネル層、１３，２２，３２…ドナ
ー供給層、１４，２３，３４…キャップ層、１７，２
６，３７…絶縁膜、１８，２７，３８…ショットキーゲ
ート電極、ＦＡ，ＦＢ…フォトレジスト。
層、１２，３２…チャネル層、１３，２２，３２…ドナ
ー供給層、１４，２３，３４…キャップ層、１７，２
６，３７…絶縁膜、１８，２７，３８…ショットキーゲ
ート電極、ＦＡ，ＦＢ…フォトレジスト。
Claims (7)
- 【請求項１】 リセスゲート構造を有する化合物半導体
装置であって、 ドナー供給層上に積層されたキャップ層と、 上記キャップ層上に積層された絶縁層と、 ゲート形成領域に対応して上記絶縁層に設けられた開口
部と、 上記開口部に対応する上記キャップ層の部分に、上記ド
ナー供給層に達するように形成されると共に、上記ドナ
ー供給層の方向に対して直交する方向における空隙が該
開口部の開口領域より広くなるように形成された凹部
と、 上記開口部及び凹部を介して上記ドナー供給層に直接形
成され、且つ上記凹部内における上記キャップ層の側端
に接触することなく上記開口部を通って上記絶縁層の外
側端までオーバーラップして形成されたショットキーゲ
ート電極と、 を具備することを特徴とする化合物半導体装置。 - 【請求項２】 前記凹部は、前記開口部を有する前記絶
縁膜をマスクとしてエッチング処理により形成されたこ
とを特徴とする請求項１に記載の化合物半導体装置。 - 【請求項３】 前記ドナー供給層はＩｎx Ａｌy Ａｓ
（ここで、ｘ＋ｙ＝１、０＜ｘ、０＜ｙ）から成り、前
記キャップ層はＩｎm Ｇａn Ａｓ（ここで、ｍ＋ｎ＝
１、０＜ｍ、０＜ｎ）から成ることを特徴とする請求項
１に記載の化合物半導体装置。 - 【請求項４】 前記ドナー供給層は、Ｇａs Ａｌt Ａｓ
（ここで、ｓ＋ｔ＝１、０＜ｓ、０＜ｔ）から成り、前
記キャップ層はＧａＡｓから成ることを特徴とする請求
項１に記載の化合物半導体装置。 - 【請求項５】 前記ドナー供給層は、Ｇａα Ａｌβ Ａ
ｓ（ここで、α＋β＝１、０＜α、０＜β）から成り、
前記キャップ層はＩｎγ Ｇａδ Ａｓ（ここで、γ＋δ
＝１、０＜γ、０＜δ）から成ることを特徴とする請求
項１に記載の化合物半導体装置。 - 【請求項６】 前記絶縁層は、ＳｉＮから成ることを特
徴とする請求項１に記載の化合物半導体装置。 - 【請求項７】 リセスゲート構造を有する化合物半導体
装置の製造方法であって、 ドナー供給層上にキャップ層を積層した後、該キャップ
層上に一部開口部を有する絶縁膜を積層し、 上記開口部を介して上記キャップ層をエッチング処理す
ることにより、上記ドナー供給層に達し且つ該開口部の
開口面積より大きな範囲で横方向にまで空隙と成る凹部
を形成し、 真空蒸着により、上記凹部内において上記ドナー供給層
に対してのみショットキー接合し、且つ該開口部を通っ
て該開口部の外側までオーバーラップするショットキー
ゲート電極を形成すること、 を特徴とする化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29344293A JPH06232179A (ja) | 1992-12-08 | 1993-11-24 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32825792 | 1992-12-08 | ||
| JP4-328257 | 1992-12-08 | ||
| JP29344293A JPH06232179A (ja) | 1992-12-08 | 1993-11-24 | 化合物半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232179A true JPH06232179A (ja) | 1994-08-19 |
Family
ID=26559413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29344293A Pending JPH06232179A (ja) | 1992-12-08 | 1993-11-24 | 化合物半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232179A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029222A (ja) * | 2009-07-21 | 2011-02-10 | Murata Mfg Co Ltd | 電子部品 |
| US7906417B2 (en) | 2007-09-28 | 2011-03-15 | Fujitsu Limited | Compound semiconductor device with T-shaped gate electrode and its manufacture |
| JP2012064672A (ja) * | 2010-09-14 | 2012-03-29 | Advanced Power Device Research Association | 窒化物系半導体装置 |
| JP2012256864A (ja) * | 2011-05-04 | 2012-12-27 | Infineon Technologies Austria Ag | ノーマリーオフ型高電子移動度トランジスタ |
| JP2014053531A (ja) * | 2012-09-10 | 2014-03-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
| US8916459B2 (en) | 2007-08-28 | 2014-12-23 | Fujitsu Limited | Compound semiconductor device with mesa structure |
| JP2016157747A (ja) * | 2015-02-23 | 2016-09-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2017010989A (ja) * | 2015-06-17 | 2017-01-12 | 株式会社デンソー | 半導体装置 |
-
1993
- 1993-11-24 JP JP29344293A patent/JPH06232179A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8916459B2 (en) | 2007-08-28 | 2014-12-23 | Fujitsu Limited | Compound semiconductor device with mesa structure |
| US7906417B2 (en) | 2007-09-28 | 2011-03-15 | Fujitsu Limited | Compound semiconductor device with T-shaped gate electrode and its manufacture |
| US8183558B2 (en) | 2007-09-28 | 2012-05-22 | Fujitsu Limited | Compound semiconductor device with T-shaped gate electrode |
| JP2011029222A (ja) * | 2009-07-21 | 2011-02-10 | Murata Mfg Co Ltd | 電子部品 |
| JP2012064672A (ja) * | 2010-09-14 | 2012-03-29 | Advanced Power Device Research Association | 窒化物系半導体装置 |
| JP2012256864A (ja) * | 2011-05-04 | 2012-12-27 | Infineon Technologies Austria Ag | ノーマリーオフ型高電子移動度トランジスタ |
| JP2014053531A (ja) * | 2012-09-10 | 2014-03-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
| JP2016157747A (ja) * | 2015-02-23 | 2016-09-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP2017010989A (ja) * | 2015-06-17 | 2017-01-12 | 株式会社デンソー | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| EP0397148B1 (en) | Heterostructure device and production method thereof | |
| JP2978972B2 (ja) | 半導体装置の製造方法 | |
| EP0601541A2 (en) | Compound semiconductor device and method for fabricating the same | |
| JP2787589B2 (ja) | 半導体装置 | |
| JP3434623B2 (ja) | 電界効果トランジスタ | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61177781A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0621105A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06177168A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0669241A (ja) | 半導体装置 | |
| JPH05283439A (ja) | 半導体装置 | |
| JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH06163598A (ja) | 高電子移動度トランジスタ | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0992819A (ja) | 電界効果トランジスタ | |
| Xu et al. | Electrochemically induced asymmetrical etching in InAlAs/InGaAs heterostructures for MODFET gate-groove fabrication |