JPH06232181A - Manufacturing method of Schottky junction field effect transistor - Google Patents

Manufacturing method of Schottky junction field effect transistor

Info

Publication number
JPH06232181A
JPH06232181A JP5039397A JP3939793A JPH06232181A JP H06232181 A JPH06232181 A JP H06232181A JP 5039397 A JP5039397 A JP 5039397A JP 3939793 A JP3939793 A JP 3939793A JP H06232181 A JPH06232181 A JP H06232181A
Authority
JP
Japan
Prior art keywords
layer
substrate
schottky junction
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5039397A
Other languages
Japanese (ja)
Inventor
Kenji Shiojima
謙次 塩島
Fumiaki Hiuga
文明 日向
Kazumi Nishimura
一巳 西村
Tatsuo Aoki
達雄 青木
Masami Tokumitsu
雅美 徳光
Kazuyoshi Asai
和義 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5039397A priority Critical patent/JPH06232181A/en
Publication of JPH06232181A publication Critical patent/JPH06232181A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 Inを構成要素として含んでいるIII−V
族化合物半導体でなる基板または層の表面上に、金属で
なるゲ―ト電極を、上記基板または層との間でショット
キ接合を形成するように付す工程を有するショットキ接
合型電界効果トランジスタの製法において、上記基板ま
たは層の表面上にゲ―ト電極を付す工程後、上記基板ま
たは層を比較的高い温度が与えられている状態にさせて
も、ショットキ特性が劣化しないようにする。 【構成】 上述したショットキ接合型電界効果トランジ
スタの製法において、上記基板1または層2の表面上に
上記ゲ―ト電極10を付す工程における上記ゲ―ト電極
として、高融点金属でなるゲ―ト電極を用いる。
(57) [Summary] (Modified) [Purpose] III-V containing In as a constituent element
In a method for producing a Schottky junction field effect transistor, which comprises a step of forming a gate electrode made of metal on the surface of a substrate or layer made of a group compound semiconductor so as to form a Schottky junction with the substrate or layer. After the step of applying the gate electrode on the surface of the substrate or layer, the Schottky characteristic is prevented from deteriorating even when the substrate or layer is kept at a relatively high temperature. A gate made of a refractory metal is used as the gate electrode in the step of attaching the gate electrode 10 on the surface of the substrate 1 or layer 2 in the method for manufacturing the Schottky junction field effect transistor described above. Use electrodes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、Inを構成要素として
含んでいるIII−V族化合物半導体でなる基板または
層の表面上に、金属でなるゲ―ト電極が、上記基板また
は層との間でショットキ接合を形成するように付されて
いる、という構成を有するショットキ接合型電界効果ト
ランジスタの製法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate or a layer made of a III-V group compound semiconductor containing In as a constituent, and a gate electrode made of a metal on the surface of the substrate or the layer. The present invention relates to a method of manufacturing a Schottky junction field effect transistor having a structure in which a Schottky junction is formed between the Schottky junctions.

【0002】[0002]

【従来の技術】従来、Inを構成要素として含んでいる
III−V族化合物半導体でなる基板または層の表面上
に、金属でなるゲ―ト電極が、上記基板または層との間
でショットキ接合を形成するように付されている、とい
う構成を有するショットキ接合型電界効果トランジスタ
が、GaAsなどのInを構成要素として含んでいない
III−V族化合物半導体でなる基板または層の表面上
に、金属でなるゲ―ト電極が、上記基板または層との間
でショットキ接合を形成するように付されている、とい
う構成を有するショットキ接合型電界効果トランジスタ
に比し、電界効果トランジスタとしての機能が高機能で
得られるとして、種々提案されている。
2. Description of the Related Art Conventionally, a gate electrode made of metal is formed on a surface of a substrate or layer made of a III-V group compound semiconductor containing In as a constituent element by Schottky bonding with the substrate or layer. A Schottky junction field-effect transistor having a structure in which a metal is formed on a surface of a substrate or layer made of a III-V group compound semiconductor that does not contain In such as GaAs as a constituent element. The gate electrode made of is higher in function as a field effect transistor than a Schottky junction field effect transistor having a structure in which a Schottky junction is formed between the gate electrode and the substrate or layer. Various proposals have been made to obtain the functions.

【0003】このようなショットキ接合型電界効果トラ
ンジスタは、Inを構成要素として含んでいるIII−
V族化合物半導体でなる基板または層の表面上に、金属
でなるゲ―ト電極を、上記基板または層との間でショッ
トキ接合を形成するように付す工程を有して製造される
が、このようなショットキ接合型電界効果トランジスタ
の製法において、従来は、上記基板または層の表面上に
上記ゲ―ト電極を付す工程における上記ゲ―ト電極とし
て、上記基板または層がInを構成要素として含んでい
ないIII−V族化合物半導体でなる場合の同様の従来
のショットキ接合型電界効果トランジスタの製法の場合
に用いる場合と同様の、Ti、Ptなどの高融点金属で
ない金属でなるゲ―ト電極を用いていた。
Such a Schottky junction field effect transistor includes In as a constituent element III-
It is manufactured by including a step of forming a gate electrode made of metal on the surface of a substrate or layer made of a group V compound semiconductor so as to form a Schottky junction with the substrate or layer. In such a Schottky junction field effect transistor manufacturing method, conventionally, the substrate or layer contains In as a constituent element as the gate electrode in the step of attaching the gate electrode on the surface of the substrate or layer. A gate electrode made of a metal that is not a refractory metal, such as Ti or Pt, is used, which is similar to the case of using the same conventional Schottky junction field effect transistor manufacturing method in the case of using a III-V group compound semiconductor. Was used.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のショットキ接合型電界効果トランジスタの製
法の場合、基板または層がInを構成要素として含んで
いるIII−V族化合物半導体でなり、一方、ゲ―ト電
極がTi、Ptなどの高融点金属でない金属でなるた
め、基板または層の表面上にゲ―ト電極を付す工程後、
基板または層を200℃というような比較的低い温度以
上の温度が与えられている状態にさせた場合、すなわ
ち、例えば、基板または層の表面上にゲ―ト電極を付す
工程後、基板または層の表面上に、ソ―ス電極及びドレ
イン電極を形成し、次で、それらソ―ス電極及びドレイ
ン電極が基板または層に良好なオ―ミック特性を有して
付させている構成を得るために、基板または層を200
℃以上の比較的高い温度で加熱して、それらソ―ス電極
及びドレイン電極を基板または層と合金化させる、とい
う工程をとったり、基板または層の表面上にゲ―ト電極
を付す工程後、基板または層の表面上に絶縁膜を形成
し、そして、このとき、絶縁膜を、基板または層に20
0℃以上の比較的高い温度を与えた状態で、CVD法に
よって形成する、という工程をとったり、得られたショ
ットキ接合型電界効果トランジスタの使用時、発熱によ
って、基板または層が200℃以上の温度になったりし
た場合、基板または層を構成しているIII−V族化合
物半導体の構成要素としてのInがゲ―ト電極を構成し
ているTi、Ptなどの高融点金属でない金属と合金化
する態様で、基板または層とゲ―ト電極とが合金化す
る。
However, in such a conventional method of manufacturing a Schottky junction field effect transistor, the substrate or layer is a III-V group compound semiconductor containing In as a constituent element, while Since the gate electrode is made of a metal that is not a refractory metal such as Ti or Pt, after the step of attaching the gate electrode on the surface of the substrate or layer,
When the substrate or layer is kept in a state of being heated to a relatively low temperature such as 200 ° C., that is, after the step of applying the gate electrode on the surface of the substrate or layer, for example, the substrate or layer To form a source electrode and a drain electrode on the surface of the substrate, and then to attach the source electrode and the drain electrode to the substrate or layer with good ohmic characteristics. To 200 substrates or layers
After the step of heating at a relatively high temperature of ℃ or more to alloy the source electrode and the drain electrode with the substrate or the layer, or the step of attaching the gate electrode on the surface of the substrate or the layer, An insulating film is formed on the surface of the substrate or layer, and the insulating film is formed on the surface of the substrate or layer.
The substrate or layer is heated to a temperature of 200 ° C. or higher due to the heat generated when the Schottky junction field effect transistor obtained by the step of forming by the CVD method is applied with a relatively high temperature of 0 ° C. or higher. In the case where it becomes, In as a constituent of the III-V group compound semiconductor forming the substrate or layer is alloyed with a metal that is not a refractory metal such as Ti or Pt forming the gate electrode. In an aspect, the substrate or layer and the gate electrode are alloyed.

【0005】このため、上述した従来のショットキ接合
型電界効果トランジスタの製法の場合、ショットキ接合
型電界効果トランジスタを、基板または層の表面上にゲ
―ト電極を付す工程後、基板または層を200℃という
ような比較的低い温度以上の温度が与えられている状態
にさせた場合、基板または層とゲ―ト電極との間のショ
ットキ接合の特性、従って、ショットキ接合型電界効果
トランジスタとしてのショットキ特性が、所期のショッ
トキ特性から劣化してしまう、というものとしてしか、
製造することができず、また、これを回避せんとすれ
ば、基板または層の表面上にゲ―ト電極を付す工程後、
基板または層を200℃というような比較的低い温度以
上の温度が与えられている状態にさせることができな
い、という制限が生ずる、という欠点を有していた。
Therefore, in the conventional method of manufacturing the Schottky junction field effect transistor described above, after the step of forming the gate electrode on the surface of the substrate or layer of the Schottky junction field effect transistor, the substrate or layer of 200 is formed. The characteristics of the Schottky junction between the substrate or the layer and the gate electrode, and therefore the Schottky junction field-effect transistor, when exposed to a relatively low temperature such as ° C. Only as a characteristic that deteriorates from the expected Schottky characteristic,
It cannot be manufactured, and if this is to be avoided, after the step of applying the gate electrode on the surface of the substrate or layer,
It has the disadvantage that the substrate or layer cannot be brought to a temperature above a relatively low temperature, such as 200 ° C., which is a limitation.

【0006】よって、本発明は、上述した欠点のない、
新規なショットキ接合型電界効果トランジスタの製法を
提案せんとするものである。
Therefore, the present invention does not have the above-mentioned drawbacks,
We propose a new Schottky junction field effect transistor manufacturing method.

【0007】[0007]

【課題を解決するための手段】本発明によるショットキ
接合型電界効果トランジスタの製法は、前述した従来の
ショットキ接合型電界効果トランジスタの製法の場合と
同様に、Inを構成要素として含んでいるIII−V族
化合物半導体でなる基板または層の表面上に、金属でな
るゲ―ト電極を、上記基板または層との間でショットキ
接合を形成するように付す工程を有するが、その上記基
板または層の表面上に上記ゲ―ト電極を付す工程におけ
る上記ゲ―ト電極として、高融点金属でなるゲ―ト電極
を用いる。
A method of manufacturing a Schottky junction field effect transistor according to the present invention includes In as a constituent element, as in the case of the conventional method of manufacturing a Schottky junction field effect transistor described above. There is a step of forming a gate electrode made of a metal on the surface of the substrate or layer made of a group V compound semiconductor so as to form a Schottky junction with the substrate or layer. A gate electrode made of a refractory metal is used as the gate electrode in the step of attaching the gate electrode on the surface.

【0008】この場合、高融点金属でなるゲ―ト電極
は、WSiN系、WSi系、WN系、W、Moなどでな
るゲ―ト電極でなり得るが、それら中WSiN系でなる
ゲ―ト電極であるのを可とする。
In this case, the gate electrode made of a refractory metal may be a gate electrode made of WSiN type, WSi type, WN type, W, Mo, etc., among which the gate electrode made of WSiN type is used. It can be an electrode.

【0009】また、基板または層は、InGaP系、I
nGaAs系などでなる基板または層でなり得るが、そ
れら中InGaP系でなる基板または層を用いるのを可
とする。
The substrate or layer is made of InGaP, I
The substrate or layer may be made of nGaAs or the like, but it is acceptable to use the substrate or layer made of InGaP.

【0010】[0010]

【作用・効果】本発明によるショットキ接合型電界効果
トランジスタの製法によれば、基板または層の表面上に
ゲ―ト電極を付す工程後、基板または層を200℃とい
うような比較的低い温度以上の温度が与えられている状
態にさせても、その状態の時間の長さにもよるが、実際
上、その温度が500℃というような比較的高い温度以
下の温度であれば、基板または層を構成しているIII
−V族化合物半導体の構成要素としてのInが、ゲ―ト
電極を構成している金属とほとんど合金化することがな
い。
According to the method of manufacturing the Schottky junction field effect transistor of the present invention, after the step of applying the gate electrode on the surface of the substrate or layer, the substrate or layer is heated to a relatively low temperature of 200 ° C. or higher. Although it depends on the length of time in which the temperature is given even if the temperature of the substrate is set to a given value, in reality, if the temperature is a relatively high temperature such as 500 ° C. or lower, the substrate or layer Composing III
In, which is a constituent of the group-V compound semiconductor, hardly alloys with the metal forming the gate electrode.

【0011】このため、本発明によるショットキ接合型
電界効果トランジスタの製法によれば、ショットキ接合
型電界効果トランジスタを、基板または層の表面上にゲ
―ト電極を付す工程後、基板または層を200℃という
ような比較的低い温度以上の温度が与えられている状態
にさせても、その状態の時間の長さにもよるが、実際
上、その温度が500℃というような比較的高い温度以
下の温度であれば、基板または層とゲ―ト電極との間の
ショットキ接合の特性、従ってショットキ接合型電界効
果トランジスタとしてのショットキ特性が、所期のショ
ットキ特性からほとんど劣化しない、というものとして
容易に製造することができ、また、このため、例えば、
基板または層の表面上にゲ―ト電極を付す工程後、基板
または層を200℃というような比較的低い温度以上の
温度が与えられている状態にさせることができ、従っ
て、例えば基板または層の表面上にゲ―ト電極を付す工
程後、基板または層の表面上に、ソ―ス電極及びドレイ
ン電極を形成し、次で、それらソ―ス電極及びドレイン
電極が基板または層に良好なオ―ミック特性を有して付
させている構成を得るために、基板または層を200℃
以上の比較的高い温度で加熱して、それらソ―ス電極及
びドレイン電極を基板または層と合金化させる、という
工程をとったり、基板または層の表面上にゲ―ト電極を
付す工程後、基板または層の表面上に絶縁膜を形成し、
そして、このとき、絶縁膜を、基板または層に200℃
以上の比較的高い温度を与えた状態で、CVD法によっ
て形成する、という工程をとったりすることができ、ま
た、得られたショットキ接合型電界効果トランジスタ
を、発熱によって、基板または層が200℃以上の比較
的高い温度になっても、所期のショットキ特性を有する
状態で使用することができる。
Therefore, according to the method of manufacturing the Schottky junction field effect transistor of the present invention, after the step of forming the gate electrode on the surface of the substrate or the layer of the Schottky junction field effect transistor, the substrate or the layer of 200 is formed. Even if the temperature is kept at a relatively low temperature such as ℃, it actually depends on the length of time, but the temperature is actually below a relatively high temperature such as 500 ℃. At this temperature, the characteristics of the Schottky junction between the substrate or layer and the gate electrode, and thus the Schottky characteristics as a Schottky junction field effect transistor, are hardly deteriorated from the expected Schottky characteristics. Can be manufactured in
After the step of applying the gate electrode on the surface of the substrate or layer, the substrate or layer can be brought to a temperature above a relatively low temperature, such as 200 ° C., and thus, for example, the substrate or layer. After the step of applying the gate electrode on the surface of the substrate, the source electrode and the drain electrode are formed on the surface of the substrate or the layer, and then the source electrode and the drain electrode are formed on the substrate or the layer. The substrate or layer is heated to 200 ° C. to obtain a structure with ohmic properties.
After taking the step of alloying the source electrode and the drain electrode with the substrate or layer by heating at the above relatively high temperature, or after the step of attaching the gate electrode on the surface of the substrate or layer, the substrate Or form an insulating film on the surface of the layer,
At this time, the insulating film is formed on the substrate or layer at 200 ° C.
It is possible to take a step of forming by a CVD method in the state where the above relatively high temperature is applied, and the obtained Schottky junction field effect transistor is heated to generate a substrate or a layer of 200 ° C. or higher. It can be used in a state having the desired Schottky characteristic even at a relatively high temperature.

【0012】なお、ゲ―ト電極として用いる高融点金属
でなるゲ―ト電極がWSiN系でなる場合、ショットキ
接合型電界効果トランジスタとしてのショットキ特性
が、ゲ―ト電極がWSiN系以外の他の高融点金属でな
る場合に比し熱的に安定である。
When the gate electrode made of a refractory metal used as the gate electrode is made of WSiN, the Schottky characteristics of the Schottky junction field effect transistor are different from those of the gate electrode other than WSiN. It is thermally stable as compared with a high melting point metal.

【0013】また、基板または層がInGaPでなる場
合、ショットキ接合型電界効果トランジスタとしてのシ
ョットキ特性が、基板または層がInGaP以外のIn
を構成要素として含んでいるIII−V族化合物半導体
でなる場合に比し、良好に得られる。
When the substrate or layer is made of InGaP, the Schottky characteristics of the Schottky junction field effect transistor show that the substrate or layer is made of InGaP other than InGaP.
Is obtained in comparison with the case where it is made of a III-V group compound semiconductor containing as a constituent element.

【0014】[0014]

【実施例】次に、図1〜図4を伴って、本発明によるシ
ョットキ接合型電界効果トランジスタの製法の実施例を
述べよう。
EXAMPLES Next, examples of manufacturing the Schottky junction field effect transistor according to the present invention will be described with reference to FIGS.

【0015】図1〜図4に示す本発明によるショットキ
接合型電界効果トランジスタの製法は、次に述べる順次
の工程をとって、目的とするショットキ接合型電界効果
トランジスタを製造する。
In the method of manufacturing the Schottky junction field effect transistor according to the present invention shown in FIGS. 1 to 4, the intended Schottky junction field effect transistor is manufactured through the following sequential steps.

【0016】すなわち、GaAsによるIII−V族化
合物半導体でなる基板1を予め用意する(図1A)。
That is, a substrate 1 made of a III-V group compound semiconductor made of GaAs is prepared in advance (FIG. 1A).

【0017】そして、その基板1上に、InGaPによ
るInを構成要素として含んでいるIII−V族化合物
半導体でなる層2を、それ自体は公知のエピタキシャル
成長法によって形成する(図1B)。
Then, a layer 2 made of a III-V group compound semiconductor containing In by InGaP as a constituent element is formed on the substrate 1 by a known epitaxial growth method (FIG. 1B).

【0018】次に、層2上に、所要のパタ―ンを有する
マスク層4を、それ自体は公知の種々の方法によって形
成する(図1C)。
Next, a mask layer 4 having a required pattern is formed on the layer 2 by various methods known per se (FIG. 1C).

【0019】次に、層2に対するマスク層3をマスクと
する、それ自体は公知の、n型またはp型の導電型を与
える不純物のイオン5の打込み処理によって、層2内
に、導電型を与える不純物のイオン5の打込領域6を形
成する(図1D)。なお、図においては、イオン打込領
域6が、基板1内にまで延長している場合が示されてい
る。
Next, by using the mask layer 3 for the layer 2 as a mask, an ion 5 of an impurity giving an n-type or p-type conductivity is implanted, which is known per se, so that the conductivity type is formed in the layer 2. An implantation region 6 of the ion 5 of the given impurity is formed (FIG. 1D). The figure shows a case where the ion implantation region 6 extends into the substrate 1.

【0020】次に、層2上から、マスク層4を、それ自
体は公知の方法によって除去する(図2E)。
The mask layer 4 is then removed from above the layer 2 by a method known per se (FIG. 2E).

【0021】次に、層2上に、熱処理保護膜7を、それ
自体は公知の方法によって形成する(図2F)。
Next, the heat treatment protective film 7 is formed on the layer 2 by a method known per se (FIG. 2F).

【0022】次に、イオン打込領域6を形成している層
2に対する熱処理によって、イオン打込領域6から、そ
れが活性化された能動領域8を形成する(図2G)。
Then, the layer 2 forming the ion-implanted region 6 is heat-treated to form the active region 8 in which the ion-implanted region 6 is activated (FIG. 2G).

【0023】次に、層2上から、熱処理保護膜7を、そ
れ自体は公知の方法によって、除去する(図2H)。
Next, the heat treatment protective film 7 is removed from the layer 2 by a method known per se (FIG. 2H).

【0024】次に、層2の表面上に、能動領域8を外部
に臨ませる窓9aを有し且つ例えばSiO2 でなる絶縁
膜9を、それ自体は公知の方法によって形成する(図3
I)。
Next, an insulating film 9 having a window 9a for exposing the active region 8 to the outside and made of, for example, SiO 2 is formed on the surface of the layer 2 by a method known per se (FIG. 3).
I).

【0025】次に、層2の表面上に、能動領域8の、絶
縁膜9の窓9aに臨む領域において、WSiN系でなる
高融点金属による金属でなるゲ―ト電極10を、それ自
体は公知の方法によって、層2の能動領域8との間でシ
ョットキ接合11を形成するように付す(図3J)。
Next, on the surface of the layer 2, in the region of the active region 8 facing the window 9a of the insulating film 9, the gate electrode 10 made of a metal of a high melting point metal of WSiN system is itself provided. A Schottky junction 11 is formed between the active region 8 of the layer 2 and a known method (FIG. 3J).

【0026】次に、絶縁膜9に、能動領域8をゲ―ト電
極10を挟んだ両位置において外部に臨ませる窓9b及
び9cを、それ自体は公知の方法によって形成する(図
3K)。
Next, windows 9b and 9c for exposing the active region 8 to the outside at both positions sandwiching the gate electrode 10 are formed in the insulating film 9 by a method known per se (FIG. 3K).

【0027】次に、層2の表面上に、能動領域8の、絶
縁膜9の窓9b及び9cに臨む領域において、AuGe
でなるソ―ス電極12及びドレイン電極13を、それ自
体は公知の方法によって形成する(図4L)。
Next, on the surface of the layer 2, in a region of the active region 8 facing the windows 9b and 9c of the insulating film 9, AuGe is formed.
The source electrode 12 and the drain electrode 13 are formed by a method known per se (FIG. 4L).

【0028】次に、基板1を、400℃程度の比較的高
い温度で、1〜2分程度の時間加熱し、ソ―ス電極12
及びドレイン電極13を層2と合金化させ、層2内に、
その合金化領域12′及び13′を形成する(図4
M)。なお、図においては、合金化領域12′及び1
3′が基板1内まで延長している場合が示されている。
Next, the substrate 1 is heated at a relatively high temperature of about 400 ° C. for a time of about 1 to 2 minutes, and the source electrode 12 is heated.
And the drain electrode 13 is alloyed with the layer 2 and in the layer 2,
Form its alloyed regions 12 'and 13' (FIG. 4).
M). In the figure, alloyed regions 12 'and 1
3'is shown extending into the substrate 1.

【0029】次に、絶縁膜9上に、SiO2 でなる絶縁
膜14を、基板1に300℃〜400℃の比較的高い温
度の熱を与えた状態で、それ自体は公知のCVD法によ
って、げて10、ソ―ス電極12及びドレイン電極13
を覆って形成する(図4N)。
Next, an insulating film 14 made of SiO 2 is formed on the insulating film 9 by a known CVD method while the substrate 1 is heated at a relatively high temperature of 300 ° C. to 400 ° C. , Electrode 10, source electrode 12 and drain electrode 13
(FIG. 4N).

【0030】以上が、本発明によるショットキ接合型電
界効果トランジスタの製法の実施例である。
The above is the embodiment of the method of manufacturing the Schottky junction field effect transistor according to the present invention.

【0031】図1〜図4に示す本発明によるショットキ
接合型電界効果トランジスタの製法によれば、層2の表
面上にゲ―ト電極10を付す工程(図3J)後、ソ―ス
電極12及びドレイン電極13を層2と合金化させる工
程(図4M)をとり、そして、その工程において、層2
を200℃以上の400℃程度の比較的高い温度が1〜
2分程度の時間与えられている状態にさせ、また、層2
の表面上にゲ―ト電極10を付す工程(図3J)後、層
2の表面上に、絶縁膜9を介して、絶縁膜14を形成す
る工程をとり、そして、その工程おいて、層2を200
℃以上の300℃〜400℃の比較的高い温度が比較的
短い時間与えられている状態にさせているが、そのよう
にしても、層2を構成しているIII−V族化合物半導
体の構成要素としてのInが、ゲ―ト電極10を構成し
ているWSiN系の金属とほとんど合金化することがな
い。
According to the method of manufacturing the Schottky junction field effect transistor of the present invention shown in FIGS. 1 to 4, after the step of applying the gate electrode 10 on the surface of the layer 2 (FIG. 3J), the source electrode 12 is formed. And alloying the drain electrode 13 with the layer 2 (FIG. 4M), and in the step, the layer 2
A relatively high temperature of about 400 ° C. above 200 ° C.
Let it stand for about 2 minutes, and layer 2
After the step of applying the gate electrode 10 on the surface of the layer (FIG. 3J), the step of forming the insulating film 14 on the surface of the layer 2 via the insulating film 9 is performed, and in that step, the layer is formed. 2 to 200
Although a relatively high temperature of 300 ° C. to 400 ° C., which is equal to or higher than 0 ° C., is applied for a relatively short period of time, the structure of the III-V group compound semiconductor forming the layer 2 is formed even in such a case. In as an element hardly forms an alloy with the WSiN-based metal forming the gate electrode 10.

【0032】このため、図1〜図4に示す本発明による
ショットキ接合型電界効果トランジスタの製法によれ
ば、ショットキ接合型電界効果トランジスタを、層2と
ゲ―ト電極10との間のショットキ接合11の特性、従
ってショットキ接合型電界効果トランジスタとしてのシ
ョットキ特性が、所期のショットキ特性からほとんど劣
化しない、というものとして容易に製造することができ
る。また、得られたショットキ接合型電界効果トランジ
スタ(図4N)を、発熱によって、層2が200℃以上
の比較的高い温度になっても、所期のショットキ特性を
有する状態で使用することができる。
Therefore, according to the method of manufacturing the Schottky junction field effect transistor according to the present invention shown in FIGS. 1 to 4, the Schottky junction field effect transistor is formed by the Schottky junction between the layer 2 and the gate electrode 10. Therefore, the characteristics of No. 11, that is, the Schottky characteristics as the Schottky junction field effect transistor hardly deteriorates from the expected Schottky characteristics, and can be easily manufactured. Further, the obtained Schottky junction field effect transistor (FIG. 4N) can be used in a state where it has desired Schottky characteristics even if the layer 2 is heated to a relatively high temperature of 200 ° C. or higher. .

【0033】このことは、層2の表面上にゲ―ト電極1
0を付す工程(図3J)において、ゲ―ト電極10をW
SiN系でなる高融点金属でなるものとするのに代え、
Ptでなる高融点金属でない金属でなるものとすること
を除いて、図1〜図4に示す上述したショットキ接合型
電界効果トランジスタの製法と同様の製法によって製造
されたショットキ接合型電界効果トランジスタについ
て、それを加熱し、そして、その加熱温度(℃)に対す
る層2とゲ―ト電極10との間のショットキ接合11の
障壁高さ(eV)及びn値(理想因子)を、各温度にお
ける加熱時間を30分として、測定したところ、図5及
び図6の黒点図示の結果が得られたのに対し、図1〜図
4に示す本発明によるショットキ接合型電界効果トラン
ジスタの製法によって製造されたショットキ接合型電界
効果トランジスタについて、同様の障壁高さ(eV)及
びn値を、同様の条件で測定したところ、図5及び図6
の□印図示の結果が得られたことからも、明らかであろ
う。
This means that on the surface of the layer 2 the gate electrode 1
In the step of attaching 0 (FIG. 3J), the gate electrode 10 is
Instead of using a refractory metal made of SiN,
Regarding a Schottky junction field effect transistor manufactured by the same manufacturing method as the above-described Schottky junction field effect transistor shown in FIGS. 1 to 4 except that it is made of a metal that is not a refractory metal made of Pt. , Heating it, and heating the barrier height (eV) and n value (ideal factor) of the Schottky junction 11 between the layer 2 and the gate electrode 10 for that heating temperature (° C.) at each temperature. When the measurement was performed for 30 minutes, the results shown by the black dots in FIGS. 5 and 6 were obtained, while the Schottky junction field effect transistor according to the present invention shown in FIGS. 1 to 4 was manufactured. For the Schottky junction field effect transistor, the same barrier height (eV) and n value were measured under the same conditions.
It will be clear from the fact that the results shown by □ are obtained.

【0034】また、図1〜図4に示す本発明によるショ
ットキ接合型電界効果トランジスタの製法の場合、ゲ―
ト電極10を、WSiN系でなる高融点金属でなるもの
として、層2に付すようにしているので、得られるショ
ットキ接合型電界効果トランジスタとしてのショットキ
特性が、ゲ―ト電極10をWSiN系以外のWSi、W
N、W、Moなどの高融点金属でなるものとして層2に
付す場合に比し、熱的に安定であることを確認した。
In the case of the method for manufacturing the Schottky junction field effect transistor according to the present invention shown in FIGS.
Since the gate electrode 10 is made of WSiN-based refractory metal and is attached to the layer 2, the obtained Schottky junction field effect transistor has Schottky characteristics that the gate electrode 10 is other than WSiN-based. WSi, W
It was confirmed that it is thermally stable as compared with the case where the layer 2 is made of a high melting point metal such as N, W or Mo.

【0035】さらに、層2をInGaP系でなるものと
して形成しているので、得られるショットキ接合型電界
効果トランジスタのショットキ特性が、層2をInGa
P系以外のInGaAs系などでなるものとして形成す
る場合に比し、良好に得られることを確認した。
Furthermore, since the layer 2 is formed of the InGaP system, the Schottky characteristics of the obtained Schottky junction field effect transistor show that the layer 2 is made of InGa.
It was confirmed that the obtained film was excellent in comparison with the case of being formed of InGaAs type other than P type.

【0036】なお、上述においては、本発明のわずかな
例を示したに留まり、基板1をInGaP系でなるもの
とし、これに応じて、層2を省略し、そして、この場合
の基板1を層2と読み代えることもでき、また、層2を
InGaP以外のInGaAsなどのInを構成要素と
して含むIII−V族化合物半導体でなるものとし、ま
た、ゲ―ト電極11をWSiN系以外の高融点金属でな
るものとすることもでき、その他、本発明の精神を脱す
ることなしに、種々の変型、変更をなし得るであろう。
In the above description, only a few examples of the present invention are shown, the substrate 1 is made of InGaP system, the layer 2 is omitted accordingly, and the substrate 1 in this case is It can be read as the layer 2, and the layer 2 is made of a III-V group compound semiconductor containing In such as InGaAs other than InGaP as a constituent element, and the gate electrode 11 is made of a material other than WSiN. It may be made of a melting point metal, and other various modifications and alterations may be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるショットキ接合型電界効果トラン
ジスタの製法の実施例の説明に供する、順次の工程にお
ける略線的断面図である。
FIG. 1 is a schematic cross-sectional view in a sequential process, which is used for explaining an embodiment of a method of manufacturing a Schottky junction field effect transistor according to the present invention.

【図2】本発明によるショットキ接合型電界効果トラン
ジスタの製法の実施例の説明に供する、図1に示す順次
の工程に続く、順次の工程における略線的断面図であ
る。
FIG. 2 is a schematic cross-sectional view in a sequential process subsequent to the sequential process shown in FIG. 1 for explaining the embodiment of the method for manufacturing the Schottky junction field effect transistor according to the present invention.

【図3】本発明によるショットキ接合型電界効果トラン
ジスタの製法の実施例の説明に供する、図2に示す順次
の工程に続く、順次の工程における略線的断面図であ
る。
FIG. 3 is a schematic cross-sectional view in a sequential process subsequent to the sequential process shown in FIG. 2 for explaining the embodiment of the method for manufacturing the Schottky junction field effect transistor according to the present invention.

【図4】本発明によるショットキ接合型電界効果トラン
ジスタの製法の実施例の説明に供する、図3に示す順次
の工程に続く、順次の工程における略線的断面図であ
る。
4 is a schematic cross-sectional view in a sequential process subsequent to the sequential process shown in FIG. 3 for explaining the embodiment of the method for manufacturing the Schottky junction field effect transistor according to the present invention.

【図5】図1〜図4に示す本発明によるショットキ接合
型電界効果トランジスタの製法によって製造されたショ
ットキ接合型電界効果トランジスタについて、それを加
熱し、そして、その加熱温度(℃)に対するInを構成
要素として含むIII−V族化合物半導体でなる層とゲ
―ト電極との間のショットキ接合の障壁高さ(eV)を
測定した結果を、本発明によるショットキ接合型電界効
果トランジスタの製法に準じているが、本発明によるシ
ョットキ接合型電界効果トランジスタの製法とは異なる
製法によって製造されたショットキ接合型電界効果トラ
ンジスタについての同様の測定結果と対比して示す図で
ある。
FIG. 5 is a schematic diagram of a Schottky junction field effect transistor manufactured by the method of manufacturing a Schottky junction field effect transistor according to the present invention shown in FIGS. 1 to 4; The result of measuring the barrier height (eV) of the Schottky junction between the gate electrode and the layer made of the III-V group compound semiconductor included as a constituent element is obtained according to the method for producing the Schottky junction field effect transistor according to the present invention. However, it is a figure shown in comparison with the same measurement result about the Schottky junction field effect transistor manufactured by a manufacturing method different from the manufacturing method of the Schottky junction field effect transistor according to the present invention.

【図6】図1〜図4に示す本発明によるショットキ接合
型電界効果トランジスタの製法によって製造されたショ
ットキ接合型電界効果トランジスタについて、それを加
熱し、そして、その加熱温度(℃)に対するInを構成
要素として含むIII−V族化合物半導体でなる層とゲ
―ト電極との間のショットキ接合のn値(理想因子)を
測定した結果を、本発明によるショットキ接合型電界効
果トランジスタの製法に準じているが、本発明によるシ
ョットキ接合型電界効果トランジスタの製法とは異なる
製法によって製造されたショットキ接合型電界効果トラ
ンジスタについての同様の測定結果と対比して示す図で
ある。
FIG. 6 is a schematic diagram of a Schottky junction field effect transistor manufactured by the method of manufacturing a Schottky junction field effect transistor according to the present invention shown in FIGS. 1 to 4; The result of measuring the n value (ideal factor) of the Schottky junction between the layer made of a III-V group compound semiconductor included as a constituent element and the gate electrode was measured according to the method for producing the Schottky junction field effect transistor according to the present invention. However, it is a figure shown in comparison with the same measurement result about the Schottky junction field effect transistor manufactured by a manufacturing method different from the manufacturing method of the Schottky junction field effect transistor according to the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 層 4 マスク層 5 イオン 6 イオン打込領域 7 熱処理保護膜 8 能動領域 9 絶縁膜 9a、9b、9c 窓 10 ゲ―ト電極 11 ショットキ接合 12 ソ―ス電極 12′ 合金化領域 13 ドレイン電極 13′ 合金化領域 14 絶縁層 1 Substrate 2 Layer 4 Mask Layer 5 Ion 6 Ion Implantation Area 7 Heat Treatment Protective Film 8 Active Area 9 Insulating Film 9a, 9b, 9c Window 10 Gate Electrode 11 Schottky Junction 12 Source Electrode 12 ′ Alloyed Area 13 Drain Electrode 13 'Alloyed area 14 Insulation layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 達雄 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 徳光 雅美 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 浅井 和義 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tatsuo Aoki 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation (72) Masami Tokumitsu 1-6-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corp. (72) Inventor Kazuyoshi Asai 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corp.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 Inを構成要素として含んでいるIII
−V族化合物半導体でなる基板または層の表面上に、金
属でなるゲ―ト電極を、上記基板または層との間でショ
ットキ接合を形成するように付す工程を有するショット
キ接合型電界効果トランジスタの製法において、 上記基板または層の表面上に上記ゲ―ト電極を付す工程
における上記ゲ―ト電極として、高融点金属でなるゲ―
ト電極を用いることを特徴とするショットキ接合型電界
効果トランジスタの製法。
1. III containing In as a constituent element
A Schottky junction field effect transistor having a step of forming a gate electrode made of metal on the surface of a substrate or layer made of a group V compound semiconductor so as to form a Schottky junction with the substrate or layer. In the manufacturing method, a gate made of a refractory metal is used as the gate electrode in the step of attaching the gate electrode on the surface of the substrate or layer.
A method of manufacturing a Schottky junction field effect transistor, characterized by using a gate electrode.
【請求項2】 請求項1記載のショットキ接合型電界効
果トランジスタの製法において、 上記高融点金属でなるゲ―ト電極が、WSiN系でなる
ゲ―ト電極であることを特徴とするショットキ接合型電
界効果トランジスタの製法。
2. The method of manufacturing a Schottky junction field effect transistor according to claim 1, wherein the gate electrode made of the refractory metal is a gate electrode made of WSiN system. Manufacturing method of field effect transistor.
【請求項3】 請求項1記載のショットキ接合型電界効
果トランジスタの製法において、 上記基板または層として、InGaP系でなる基板また
は層を用いることを特徴とするショットキ接合型電界効
果トランジスタの製法。
3. The method of manufacturing a Schottky junction field effect transistor according to claim 1, wherein a substrate or layer made of InGaP is used as the substrate or layer.
JP5039397A 1993-02-03 1993-02-03 Manufacturing method of Schottky junction field effect transistor Pending JPH06232181A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5039397A JPH06232181A (en) 1993-02-03 1993-02-03 Manufacturing method of Schottky junction field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5039397A JPH06232181A (en) 1993-02-03 1993-02-03 Manufacturing method of Schottky junction field effect transistor

Publications (1)

Publication Number Publication Date
JPH06232181A true JPH06232181A (en) 1994-08-19

Family

ID=12551866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5039397A Pending JPH06232181A (en) 1993-02-03 1993-02-03 Manufacturing method of Schottky junction field effect transistor

Country Status (1)

Country Link
JP (1) JPH06232181A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945695A (en) * 1997-03-19 1999-08-31 Fujitsu Limited Semiconductor device with InGaP channel layer
EP0742847B1 (en) * 1994-11-30 2000-05-24 Micron Technology, Inc. A method of depositing tungsten nitride using a source gas comprising silicon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0742847B1 (en) * 1994-11-30 2000-05-24 Micron Technology, Inc. A method of depositing tungsten nitride using a source gas comprising silicon
US5945695A (en) * 1997-03-19 1999-08-31 Fujitsu Limited Semiconductor device with InGaP channel layer

Similar Documents

Publication Publication Date Title
CA1199430A (en) Method of producing semiconductor device
JPH051623B2 (en)
EP0093971B1 (en) Semiconductor device having an interstitial transition element layer and method of manufacturing the same
JP2893723B2 (en) Method of manufacturing ohmic electrode
US4983534A (en) Semiconductor device and method of manufacturing the same
JPH0645340A (en) Semiconductor device and manufacturing method thereof
JPH0945635A (en) Semiconductor device manufacturing method and semiconductor device
JP2611342B2 (en) Method for manufacturing semiconductor device
JPS62154784A (en) semiconductor equipment
JPS61290775A (en) Semiconductor device
JP3096133B2 (en) Compound semiconductor device
JP3292193B2 (en) Method of manufacturing ohmic electrode and method of manufacturing semiconductor device
JP2884376B2 (en) Method of forming metal oxide resistor
JP3438100B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2917872B2 (en) Method for manufacturing semiconductor device
JPH0550858B2 (en)
JPH06326051A (en) Ohmic electrode and method of forming the same
JPH0246773A (en) Compound semiconductor device and formation of its electrode
JPH0616502B2 (en) Method for manufacturing semiconductor device
JP3220624B2 (en) Compound semiconductor device and method of manufacturing the same
JP3150469B2 (en) Semiconductor device
JPH01257371A (en) Manufacture of semiconductor device
JPH0329300B2 (en)
JPH0621079A (en) Semiconductor device
JPH033928B2 (en)