JPH06232341A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06232341A JPH06232341A JP1602593A JP1602593A JPH06232341A JP H06232341 A JPH06232341 A JP H06232341A JP 1602593 A JP1602593 A JP 1602593A JP 1602593 A JP1602593 A JP 1602593A JP H06232341 A JPH06232341 A JP H06232341A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- layer
- semiconductor device
- mis
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 17
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】特定の端子間にＭＩＳ容量を接続し、回路特性
上各端子の寄生容量を同等の値にするため、ＭＩＳ容量
を直列に、かつＭＩＳ容量の端子方向を逆方向に接続す
る必要がある場合、複数のＭＩＳ容量を同一の低濃度Ｎ
型エピタキシャル層内に設置することで半導体集積回路
におけるＭＩＳ容量の占有面積を低減し、かつ各端子の
寄生容量の絶対値を小さく出来る。 【構成】低濃度Ｎ型エピタキシャル層５に設けらてた高
濃度Ｎ型不純物拡散層３と、その高濃度Ｎ型不純物拡散
層３の上部に設けられた絶縁膜２とを設け、その絶縁膜
２の上部でかつ高濃度Ｎ型不純物拡散層３の上部領域内
に選択的に設けられた金属層４を複数有している。これ
により、拡散側の端子が同電位の複数のＭＩＳ容量を同
一の低濃度Ｎ型エピタキシャル層５内に設置する事が可
能となり、半導体集積回路におけるＭＩＳ容量の占有面
積を低減し、かつ各端子の寄生容量の絶対値を小さく出
来る。
上各端子の寄生容量を同等の値にするため、ＭＩＳ容量
を直列に、かつＭＩＳ容量の端子方向を逆方向に接続す
る必要がある場合、複数のＭＩＳ容量を同一の低濃度Ｎ
型エピタキシャル層内に設置することで半導体集積回路
におけるＭＩＳ容量の占有面積を低減し、かつ各端子の
寄生容量の絶対値を小さく出来る。 【構成】低濃度Ｎ型エピタキシャル層５に設けらてた高
濃度Ｎ型不純物拡散層３と、その高濃度Ｎ型不純物拡散
層３の上部に設けられた絶縁膜２とを設け、その絶縁膜
２の上部でかつ高濃度Ｎ型不純物拡散層３の上部領域内
に選択的に設けられた金属層４を複数有している。これ
により、拡散側の端子が同電位の複数のＭＩＳ容量を同
一の低濃度Ｎ型エピタキシャル層５内に設置する事が可
能となり、半導体集積回路におけるＭＩＳ容量の占有面
積を低減し、かつ各端子の寄生容量の絶対値を小さく出
来る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
複数のＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）容量を含む半導体装置に関す
る。
複数のＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）容量を含む半導体装置に関す
る。
【０００２】
【従来の技術】従来、特定の端子間にＭＩＳ容量を接続
し、回路特性上各端子の寄生容量を同等の値にする必要
がある場合、ＭＩＳ容量を直列に、かつＭＩＳ容量の端
子方向を逆方向に接続していた。
し、回路特性上各端子の寄生容量を同等の値にする必要
がある場合、ＭＩＳ容量を直列に、かつＭＩＳ容量の端
子方向を逆方向に接続していた。
【０００３】図５はこのような従来の半導体装置の一例
を示す断面図、図６は図５の装置の平面図である。図５
の断面図は、図６のＡ−Ａ′の線の断面図である。
を示す断面図、図６は図５の装置の平面図である。図５
の断面図は、図６のＡ−Ａ′の線の断面図である。
【０００４】図５，図６において、低濃度Ｎ型エピタキ
シャル層５内に設けられた高濃度Ｎ型不純物拡散層３
と、その高濃度Ｎ型不純物拡散層３の上部に少なくとも
設けられた絶縁膜２と、その絶縁膜２の上部でかつ高濃
度Ｎ型不純物拡散層３の上部領域内に選択的に設けられ
た金属層１と、絶縁膜２にコンタクト孔７を形成し、高
濃度Ｎ型不純物拡散層３と接続する金属層１とからなる
ＭＩＳ容量を２つ配置し、図６に示すように絶縁膜２の
上部に選択的に設けられた金属層１を金属配線層６で相
互に接続し、ＭＩＳ容量を直列に接続していた。
シャル層５内に設けられた高濃度Ｎ型不純物拡散層３
と、その高濃度Ｎ型不純物拡散層３の上部に少なくとも
設けられた絶縁膜２と、その絶縁膜２の上部でかつ高濃
度Ｎ型不純物拡散層３の上部領域内に選択的に設けられ
た金属層１と、絶縁膜２にコンタクト孔７を形成し、高
濃度Ｎ型不純物拡散層３と接続する金属層１とからなる
ＭＩＳ容量を２つ配置し、図６に示すように絶縁膜２の
上部に選択的に設けられた金属層１を金属配線層６で相
互に接続し、ＭＩＳ容量を直列に接続していた。
【０００５】図７は、図５，図６の従来例の等価回路で
ある。ＭＩＳ容量Ｃ１とＣ２の直列接続と、各端子の間
の寄生抵抗Ｒ１とＲ２に、それぞれ寄生接合容量Ｃ３と
Ｃ４とが接続している。容量Ｃ３，Ｃ４には、各々ダイ
オードＤが、等価的に接続される。
ある。ＭＩＳ容量Ｃ１とＣ２の直列接続と、各端子の間
の寄生抵抗Ｒ１とＲ２に、それぞれ寄生接合容量Ｃ３と
Ｃ４とが接続している。容量Ｃ３，Ｃ４には、各々ダイ
オードＤが、等価的に接続される。
【０００６】
【発明が解決しようとする課題】前述した従来の半導体
装置は、ＭＩＳ容量を直列に接続するので、回路特性上
必要な容量値を作るためには、ＭＩＳ容量の占有面積が
大きくなってしまう問題点があった。
装置は、ＭＩＳ容量を直列に接続するので、回路特性上
必要な容量値を作るためには、ＭＩＳ容量の占有面積が
大きくなってしまう問題点があった。
【０００７】本発明の目的は、前記問題点を解決し、複
数のＭＩＳ容量を同一の低濃度Ｎ型エピタキシャル層内
に設置することで、ＭＩＳ容量の占有面積の低減を可能
とする半導体装置を提供することにある。
数のＭＩＳ容量を同一の低濃度Ｎ型エピタキシャル層内
に設置することで、ＭＩＳ容量の占有面積の低減を可能
とする半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の第１の半導体装
置の構成は、低濃度一導電型エピタキシャル層に設けら
れた高濃度一導電型不純物拡散層と、この高濃度一導電
型不純物拡散層の上部に設けられた絶縁膜と、その絶縁
膜の上部でかつ前記高濃度一導電型不純物拡散層の上部
領域内に選択的に設けられた金属層とを有する容量を備
えた半導体装置において、前記金属層が電気的に互いに
分離した状態で複数形成されていることを特徴とする。
置の構成は、低濃度一導電型エピタキシャル層に設けら
れた高濃度一導電型不純物拡散層と、この高濃度一導電
型不純物拡散層の上部に設けられた絶縁膜と、その絶縁
膜の上部でかつ前記高濃度一導電型不純物拡散層の上部
領域内に選択的に設けられた金属層とを有する容量を備
えた半導体装置において、前記金属層が電気的に互いに
分離した状態で複数形成されていることを特徴とする。
【０００９】本発明の第２の半導体装置の構成は、低濃
度一導電型エピタキシャル層に設けられた高濃度一導電
型不純物拡散層と、この高濃度一導電型不純物拡散層の
上部に設けられた絶縁膜と、その絶縁膜の上部でかつ前
記高濃度一導電型不純物拡散層の上部領域内に選択的に
設けられた複数の金属層とを有する容量が、差動増幅器
を構成する一対のトランジスタのコレクタ間に接続され
ていることを特徴とする。
度一導電型エピタキシャル層に設けられた高濃度一導電
型不純物拡散層と、この高濃度一導電型不純物拡散層の
上部に設けられた絶縁膜と、その絶縁膜の上部でかつ前
記高濃度一導電型不純物拡散層の上部領域内に選択的に
設けられた複数の金属層とを有する容量が、差動増幅器
を構成する一対のトランジスタのコレクタ間に接続され
ていることを特徴とする。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の半導体装置（図２の
Ａ−Ａ′線）を示す断面図、図２は本発明の第１の実施
例を示す平面図である。
る。図１は本発明の第１の実施例の半導体装置（図２の
Ａ−Ａ′線）を示す断面図、図２は本発明の第１の実施
例を示す平面図である。
【００１１】図１，図２において、低濃度Ｎ型エピタキ
シャル層５内に設けられた高濃度Ｎ型不純物拡散層３
と、その高濃度Ｎ型不純物拡散層３の上部に少なくとも
設けられた絶縁膜２と、その絶縁膜２の上部でかつ高濃
度Ｎ型不純物拡散層３の上部領域内に選択的に設けられ
た２つの金属層１とを備えている。
シャル層５内に設けられた高濃度Ｎ型不純物拡散層３
と、その高濃度Ｎ型不純物拡散層３の上部に少なくとも
設けられた絶縁膜２と、その絶縁膜２の上部でかつ高濃
度Ｎ型不純物拡散層３の上部領域内に選択的に設けられ
た２つの金属層１とを備えている。
【００１２】図３は、本発明の第１の実施例の等価回路
図である。図３において、ＭＩＳ容量Ｃ１とＣ２との直
列接続の間の寄生抵抗Ｒ１に、寄生接合容量Ｃ３が接続
している。容量Ｃ３には、ダイオードＤが等価的に接続
されている。
図である。図３において、ＭＩＳ容量Ｃ１とＣ２との直
列接続の間の寄生抵抗Ｒ１に、寄生接合容量Ｃ３が接続
している。容量Ｃ３には、ダイオードＤが等価的に接続
されている。
【００１３】この様な構造により、ＭＩＳ容量の拡散側
の端子が同電位である２つのＭＩＳ容量が同一の低濃度
Ｎ型エピタキシャル層５内に設置され、かつ各金属層の
端子に付く寄生容量が等しく絶対値の小さい半導体装置
の提供を可能とする。
の端子が同電位である２つのＭＩＳ容量が同一の低濃度
Ｎ型エピタキシャル層５内に設置され、かつ各金属層の
端子に付く寄生容量が等しく絶対値の小さい半導体装置
の提供を可能とする。
【００１４】図４は本発明の第１の実施例の半導体装置
を含む差動アンプを示す回路図である。図４の差動アン
プ回路において、本実施例の容量素子Ｃ１を高周波の信
号を除去するロウパスフィルタとして使用している。こ
の場合、回路特性上差動アンプの各出力端子に付く寄生
容量値を均等にする必要がある。
を含む差動アンプを示す回路図である。図４の差動アン
プ回路において、本実施例の容量素子Ｃ１を高周波の信
号を除去するロウパスフィルタとして使用している。こ
の場合、回路特性上差動アンプの各出力端子に付く寄生
容量値を均等にする必要がある。
【００１５】尚、図４において本差動アンプは、トラン
ジスタＱ１〜Ｑ４と、抵抗Ｒ１，Ｒ２，Ｒ３と、本実施
例の容量素子Ｃ１と、一対の入力端子と、一対の出力端
子とを備えている。
ジスタＱ１〜Ｑ４と、抵抗Ｒ１，Ｒ２，Ｒ３と、本実施
例の容量素子Ｃ１と、一対の入力端子と、一対の出力端
子とを備えている。
【００１６】
【発明の効果】以上説明した様に、本発明の半導体装置
は、特定の端子間にＭＩＳ容量を接続し、回路特性上各
端子の寄生容量を同等の値にするため、ＭＩＳ容量を直
列に、かつＭＩＳ容量の端子方向を逆方向に接続する必
要がある場合、複数のＭＩＳ容量を同一の低濃度Ｎ型エ
ピタキシャル層内に設置し、金属層側を端子とすること
で、半導体集積回路におけるＭＩＳ容量の占有面積を低
減し、かつ各端子の寄生容量の絶対値を小さく出来ると
いう効果がある。
は、特定の端子間にＭＩＳ容量を接続し、回路特性上各
端子の寄生容量を同等の値にするため、ＭＩＳ容量を直
列に、かつＭＩＳ容量の端子方向を逆方向に接続する必
要がある場合、複数のＭＩＳ容量を同一の低濃度Ｎ型エ
ピタキシャル層内に設置し、金属層側を端子とすること
で、半導体集積回路におけるＭＩＳ容量の占有面積を低
減し、かつ各端子の寄生容量の絶対値を小さく出来ると
いう効果がある。
【図１】本発明の第１の実施例の半導体装置を示す断面
図である。
図である。
【図２】本発明の第１の実施例の半導体装置を示す平面
図である。
図である。
【図３】本発明の第１の実施例の半導体装置の等価回路
図である。
図である。
【図４】本発明の第２の実施例の半導体装置を有する差
動アンプを示す回路図である。
動アンプを示す回路図である。
【図５】従来の半導体装置を示す断面図である。
【図６】従来の半導体装置を示す平面図である。
【図７】従来の半導体装置の等価回路図である。
１ 金属層 ２ 絶縁膜 ３ 高濃度Ｎ型不純物拡散層 ４ Ｐ型不純物分離領域 ５ 低濃度Ｎ型エピタキシャル層 ６ 金属配線層 ７ コンタクト孔
Claims (2)
- 【請求項１】 低濃度一導電型エピタキシャル層に設け
られた高濃度一導電型不純物拡散層と、この高濃度一導
電型不純物拡散層の上部に設けられた絶縁膜と、その絶
縁膜の上部でかつ前記高濃度一導電型不純物拡散層の上
部領域内に選択的に設けられた金属層とを有する容量を
備えた半導体装置において、前記金属層が電気的に互い
に分離した状態で複数形成されていることを特徴とする
半導体装置。 - 【請求項２】 低濃度一導電型エピタキシャル層に設け
られた高濃度一導電型不純物拡散層と、この高濃度一導
電型不純物拡散層の上部に設けられた絶縁膜と、その絶
縁膜の上部でかつ前記高濃度一導電型不純物拡散層の上
部領域内に選択的に設けられた複数の金属層とを有する
容量が、差動増幅器を構成する一対のトランジスタのコ
レクタ間に接続されていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1602593A JPH06232341A (ja) | 1993-02-03 | 1993-02-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1602593A JPH06232341A (ja) | 1993-02-03 | 1993-02-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232341A true JPH06232341A (ja) | 1994-08-19 |
Family
ID=11905030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1602593A Pending JPH06232341A (ja) | 1993-02-03 | 1993-02-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232341A (ja) |
-
1993
- 1993-02-03 JP JP1602593A patent/JPH06232341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821632B2 (ja) | 半導体集積回路 | |
| JPS63228659A (ja) | 信号転送回路網の集積構造 | |
| US5027183A (en) | Isolated semiconductor macro circuit | |
| EP0117566B1 (en) | Semiconductor device having a coupling capacitor | |
| US3484865A (en) | Integrated semiconductor device including igfet with interdigitated structure | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| JP2752832B2 (ja) | 半導体集積回路装置 | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| US4547743A (en) | Variable resistance gain control integrated circuit | |
| JP2872006B2 (ja) | 半導体装置 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| KR920010596B1 (ko) | Npn 트랜지스터의 래치전압을 이용한 정전내력향상 래터럴 pnp 트랜지스터 | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH0453104B2 (ja) | ||
| KR940006366B1 (ko) | 반도체 기판의 rc 회로 및 반도체 기판과 함께 제조된 모노리딕 집적가능 증폭 회로 | |
| JP2854181B2 (ja) | 半導体装置 | |
| JPH0834286B2 (ja) | 集積回路装置 | |
| JPH07135296A (ja) | 半導体集積回路装置 | |
| JPH027553A (ja) | 半導体集積回路装置 | |
| JPS5844601Y2 (ja) | デュアル型電界効果トランジスタ | |
| JPH0620170B2 (ja) | モノリシック集積化差動入力減衰器回路 | |
| JPS5812343A (ja) | 半導体装置 | |
| JPH0563147A (ja) | 半導体集積回路及びその製造方法 | |
| JPH02132854A (ja) | エミッタカップルドロジック回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |