JPH06232702A - ３値レベルパルス発生回路 - Google Patents
３値レベルパルス発生回路Info
- Publication number
- JPH06232702A JPH06232702A JP3104544A JP10454491A JPH06232702A JP H06232702 A JPH06232702 A JP H06232702A JP 3104544 A JP3104544 A JP 3104544A JP 10454491 A JP10454491 A JP 10454491A JP H06232702 A JPH06232702 A JP H06232702A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- level
- circuit
- inverter
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】ＣＣＤ用３値レベル発生回路において、イメー
ジセンサチップ内に形成しうる回路構成とする。 【構成】２値レベルのクロックを発生する回路３と、そ
の回路出力端子とＣＣＤ転送電極との接続又はオープン
を制御するトランスファー用スイッチ素子ＴＳＷ2 と、
ＣＣＤ転送電極と、３値レベル目の基準電圧源２との接
続又はオープンを制御するトランスファ用スイッチ素子
ＴＳＷ1 より成る。 【効果】簡単にイメージセンサチップ内に形成すること
ができ、かつまた高Ｓ／Ｎが必要な場合には、その発熱
源である２値レベル発生回路３のみをオンチップしない
構成もとれる自由度があり、その汎用性は高い。
ジセンサチップ内に形成しうる回路構成とする。 【構成】２値レベルのクロックを発生する回路３と、そ
の回路出力端子とＣＣＤ転送電極との接続又はオープン
を制御するトランスファー用スイッチ素子ＴＳＷ2 と、
ＣＣＤ転送電極と、３値レベル目の基準電圧源２との接
続又はオープンを制御するトランスファ用スイッチ素子
ＴＳＷ1 より成る。 【効果】簡単にイメージセンサチップ内に形成すること
ができ、かつまた高Ｓ／Ｎが必要な場合には、その発熱
源である２値レベル発生回路３のみをオンチップしない
構成もとれる自由度があり、その汎用性は高い。
Description
【０００１】
【産業上の利用分野】本発明は３値レベルのパルス信号
発生回路、特に電荷転送装置の転送クロック発生等に用
いるパルス信号発生回路に関する。
発生回路、特に電荷転送装置の転送クロック発生等に用
いるパルス信号発生回路に関する。
【０００２】
【従来の技術】電荷転送素子としてＣＣＤを用いたイメ
ージセンサにおいては転送クロックとして３値レベルの
クロック振幅を有するクロックを印加することにより、
光電変換素子からＣＣＤシフトレジスタへの電荷転送も
同時に制御できるようにしたいわゆるトランファーゲー
トレス（ＴＧレス）構造が提案されている（例えば、特
開昭５６−８５９８１号公報）。この３値レベルのクロ
ック振幅は従来では外部より図３に示す回路を用いて印
加していた。この図３のクロック発生回路はそのタイミ
ング図である図４の動作をする。すなわち、今時刻ｔ1
においてパルスφT が高レベルであり、Ｐチャンネル型
とＮチャンネル型ＭＯＳＦＥＴが直列接続されたＣＭＯ
Ｓ構造のインバータ１の出力節点Ａの電圧ＶA は低レベ
ルである（ＶA ＝０Ｖ）。又、同様のＣＭＯＳ構造のイ
ンバータ２のＰチャンネルＭＯＳＦＥＴに接続された節
点Ｂの電位ＶＢは電源２の電圧Ｖ2 よりダイオードＤ1
による順方向電圧ＶD だけ下がったものであり、ＶB ＝
Ｖ2 −ＶD となっている。又、この時パルスφ1 は高レ
ベルであるため、インバータ２の出力電圧φV は低レベ
ルである（φV ＝０Ｖ）。この時、ＶA ＝０Ｖ、ＶB ＝
Ｖ2 −ＶD となっているため、コンデンサーＣ1 にはそ
の両端子間の電位差（ＶB −ＶA ）によりコンデンサＣ
1 の容量をＣ1 とすると電荷Ｑ1 ＝Ｃ1 （Ｖ2 −ＶD ）
が蓄積されている。
ージセンサにおいては転送クロックとして３値レベルの
クロック振幅を有するクロックを印加することにより、
光電変換素子からＣＣＤシフトレジスタへの電荷転送も
同時に制御できるようにしたいわゆるトランファーゲー
トレス（ＴＧレス）構造が提案されている（例えば、特
開昭５６−８５９８１号公報）。この３値レベルのクロ
ック振幅は従来では外部より図３に示す回路を用いて印
加していた。この図３のクロック発生回路はそのタイミ
ング図である図４の動作をする。すなわち、今時刻ｔ1
においてパルスφT が高レベルであり、Ｐチャンネル型
とＮチャンネル型ＭＯＳＦＥＴが直列接続されたＣＭＯ
Ｓ構造のインバータ１の出力節点Ａの電圧ＶA は低レベ
ルである（ＶA ＝０Ｖ）。又、同様のＣＭＯＳ構造のイ
ンバータ２のＰチャンネルＭＯＳＦＥＴに接続された節
点Ｂの電位ＶＢは電源２の電圧Ｖ2 よりダイオードＤ1
による順方向電圧ＶD だけ下がったものであり、ＶB ＝
Ｖ2 −ＶD となっている。又、この時パルスφ1 は高レ
ベルであるため、インバータ２の出力電圧φV は低レベ
ルである（φV ＝０Ｖ）。この時、ＶA ＝０Ｖ、ＶB ＝
Ｖ2 −ＶD となっているため、コンデンサーＣ1 にはそ
の両端子間の電位差（ＶB −ＶA ）によりコンデンサＣ
1 の容量をＣ1 とすると電荷Ｑ1 ＝Ｃ1 （Ｖ2 −ＶD ）
が蓄積されている。
【０００３】時刻ｔ2 において、パルスφT は高レベル
のままで変化はないため、節点Ａ，Ｂの電位ＶA ，ＶB
は変化しない。パルスφ1 は低レベルとなるため、イン
バータ２のＰチャンネル型ＭＯＳＦＥＴ Ｔr2p はオン
し、Ｎチャンネル型ＭＯＳＦＥＴ Ｔr2N はオフするた
め出力パルスφV は節点Ｂの電圧ＶB と同じ電圧である
（Ｖ2 −ＶD ）まで上昇する。この出力パルスφV はＣ
ＣＤの転送電極に接続されており、その容量をＣL とす
ると、容量ＣL にはＱL ＝Ｃ1 （Ｖ2 −ＶD ）だけの電
荷が蓄積されていることになる。
のままで変化はないため、節点Ａ，Ｂの電位ＶA ，ＶB
は変化しない。パルスφ1 は低レベルとなるため、イン
バータ２のＰチャンネル型ＭＯＳＦＥＴ Ｔr2p はオン
し、Ｎチャンネル型ＭＯＳＦＥＴ Ｔr2N はオフするた
め出力パルスφV は節点Ｂの電圧ＶB と同じ電圧である
（Ｖ2 −ＶD ）まで上昇する。この出力パルスφV はＣ
ＣＤの転送電極に接続されており、その容量をＣL とす
ると、容量ＣL にはＱL ＝Ｃ1 （Ｖ2 −ＶD ）だけの電
荷が蓄積されていることになる。
【０００４】時刻ｔ3 において、パルスφ1 は低のまま
であるのでインバータ２のＰチャンネルＭＯＳＦＥＴ
Ｔｒ2 ｐはオンしたままである。パルスφT は高レベル
から低レベルに変化するため、インバータ１のＰチャン
ネルＭＯＳＦＥＴ Ｔｒ1 ｐはオンし、ＮチャンネルＭ
ＯＳＦＥＴ Ｔr1N はオフするため節点Ａの電位ＶAは
０ＶよりＶ1 まで上昇する。この上昇により、節点Ｂの
電位ＶB は容量Ｃ1 ，ＣL に蓄積された電荷Ｑ1 ，ＱL
が保存されたままであるため ＶB ＝（Ｖ2 −ＶD ）＋Ｃ1 ・Ｖ1 ／（Ｃ1 ＋ＣL ）…
…（１） まで上昇する。インバータ２のＰチャンネルトランジス
タＴｒ2 ｐはオンしたままであるので、これは出力パル
スφV の電位でもある。ここでＣ1 ＞＞ＣL の様に設定
しておけば ＶB ≒Ｖ2 −ＶD ＋Ｖ1 ……（２） となる。又、ダイオードＤ1 は節点Ｂの電位が電源１２
の電圧Ｖ2 より上昇しても電源２へ電流が逆流すること
を防止している。
であるのでインバータ２のＰチャンネルＭＯＳＦＥＴ
Ｔｒ2 ｐはオンしたままである。パルスφT は高レベル
から低レベルに変化するため、インバータ１のＰチャン
ネルＭＯＳＦＥＴ Ｔｒ1 ｐはオンし、ＮチャンネルＭ
ＯＳＦＥＴ Ｔr1N はオフするため節点Ａの電位ＶAは
０ＶよりＶ1 まで上昇する。この上昇により、節点Ｂの
電位ＶB は容量Ｃ1 ，ＣL に蓄積された電荷Ｑ1 ，ＱL
が保存されたままであるため ＶB ＝（Ｖ2 −ＶD ）＋Ｃ1 ・Ｖ1 ／（Ｃ1 ＋ＣL ）…
…（１） まで上昇する。インバータ２のＰチャンネルトランジス
タＴｒ2 ｐはオンしたままであるので、これは出力パル
スφV の電位でもある。ここでＣ1 ＞＞ＣL の様に設定
しておけば ＶB ≒Ｖ2 −ＶD ＋Ｖ1 ……（２） となる。又、ダイオードＤ1 は節点Ｂの電位が電源１２
の電圧Ｖ2 より上昇しても電源２へ電流が逆流すること
を防止している。
【０００５】時刻ｔ4 では、パルスφ1 は低のままであ
るためインバータ２のＰチャンネルトランジスタＴｒ2
ｐはオンのままであり、パルスφT が高レベルに変化す
るため、節点Ａの電圧ＶA は０Ｖとなり、節点Ｂの電圧
ＶB は式（２）の電位よりＶ2 −ＶD へ容量Ｃ1 により
下げられる。これ以後はパルスφT に変化はないため、
単にパルスφ1 が反転されただけの通常の２値のクロッ
クが出力パルスφV として出力される。この様に、従来
の３値レベル発生回路はＣ1 ＞＞ＣL とすることによ
り、容量Ｃ1 に蓄積された電荷により出力パルスφV の
電位を押し上げることが基本動作となっていた。
るためインバータ２のＰチャンネルトランジスタＴｒ2
ｐはオンのままであり、パルスφT が高レベルに変化す
るため、節点Ａの電圧ＶA は０Ｖとなり、節点Ｂの電圧
ＶB は式（２）の電位よりＶ2 −ＶD へ容量Ｃ1 により
下げられる。これ以後はパルスφT に変化はないため、
単にパルスφ1 が反転されただけの通常の２値のクロッ
クが出力パルスφV として出力される。この様に、従来
の３値レベル発生回路はＣ1 ＞＞ＣL とすることによ
り、容量Ｃ1 に蓄積された電荷により出力パルスφV の
電位を押し上げることが基本動作となっていた。
【０００６】
【発明が解決しようとする課題】この様な従来の３値レ
ベル発生回路においては、ＣＣＤ転送電極の容量ＣL よ
り十分大きな容量が容量素子Ｃ1 が必要であり、その大
負荷容量を駆動するのに十分な能力をもったインバータ
１が必要となる。しかしながらＣＣＤの転送電極の容量
ＣL は１０００ｐｆほど存在しているため、容量Ｃ1 は
数十μＦ必要となり、このように大きな容量を駆動する
ためには、インバータ１に大きな駆動能力が要求されて
いた。この様に大きな容量の必要性と大駆動能力のイン
バーターの必要性は周辺回路部品数低減のために本回路
をイメージセンサチップ内に形成する上で大きな問題と
なっている。現状においては、イメージセンサチップ内
に３値レベル発生回路を形成は不可能であった。
ベル発生回路においては、ＣＣＤ転送電極の容量ＣL よ
り十分大きな容量が容量素子Ｃ1 が必要であり、その大
負荷容量を駆動するのに十分な能力をもったインバータ
１が必要となる。しかしながらＣＣＤの転送電極の容量
ＣL は１０００ｐｆほど存在しているため、容量Ｃ1 は
数十μＦ必要となり、このように大きな容量を駆動する
ためには、インバータ１に大きな駆動能力が要求されて
いた。この様に大きな容量の必要性と大駆動能力のイン
バーターの必要性は周辺回路部品数低減のために本回路
をイメージセンサチップ内に形成する上で大きな問題と
なっている。現状においては、イメージセンサチップ内
に３値レベル発生回路を形成は不可能であった。
【０００７】
【課題を解決するための手段】本発明によれば、第１の
パルスに応じて第１および第２の電圧レベルを持った２
値レベルのクロックを発生する２値レベルクロック発生
手段と、この２値クロック発生手段の出力端子とＣＣＤ
転送電極との接続を第２のパルスで制御する第１のスイ
ッチ手段と、第３の電圧レベルを発生する電圧源と、第
２のパルスで制御されて第１のスイッチ手段のオン・オ
フとは逆の動作をして前述の電圧源とＣＣＤ転送電極と
の接続を制御する第２のスイッチ手段とを有する３値レ
ベルパルス発生回路を得る。
パルスに応じて第１および第２の電圧レベルを持った２
値レベルのクロックを発生する２値レベルクロック発生
手段と、この２値クロック発生手段の出力端子とＣＣＤ
転送電極との接続を第２のパルスで制御する第１のスイ
ッチ手段と、第３の電圧レベルを発生する電圧源と、第
２のパルスで制御されて第１のスイッチ手段のオン・オ
フとは逆の動作をして前述の電圧源とＣＣＤ転送電極と
の接続を制御する第２のスイッチ手段とを有する３値レ
ベルパルス発生回路を得る。
【０００８】
【実施例】次に、図面を参照して本発明をより詳細に説
明する。図１（ａ）は本発明の一実施例の回路図で図１
（ｂ）はその具体例、図２はそのタイミング図である。
今、時刻ｔ1Aにおいてパルスφ1 が高レベルであり、Ｐ
チャンネル型ＭＯＳＦＥＴ Ｔｒ3 ｐとＮチャンネル型
ＭＯＳＦＥＴ Ｔｒ3 Ｎとが直列接続されたＣＭＯＳ構
成のインバータ３の出力電圧ＶC は低レベルとなってい
る。この時例えばＰチャンネル型ＭＯＳＦＥＴ Ｔｒ5
ｐとＮチャンネル型ＭＯＳＦＥＴ Ｔｒ5 Ｎが並列接続
して構成されるトランスファースイッチＴＳＷ2 はオン
し、同じくＰチャンネル型ＭＯＳＦＥＴ Ｔｒ4 ｐとＮ
チャンネル型ＭＯＳＦＥＴ Ｔｒ4 ｎとが並列接続して
構成されるトランスファースイッチＴＳＷ1 はオフであ
るため、ＣＣＤ転送電極に印加されるパルスφV はイン
バータ３の出力ＶC と同一電位となっている。時刻ｔ2A
になってもトランスファースイッチＴＳＷ2 はオン、ト
ランスファースイッチＦＳＷ1 はオフの状態を維持して
いるためパルスφ1 が低になることによりインバータ３
の出力ＶC は高レベルとなりパルスφV はインバータ３
の出力ＶC と同一電位であるＶ1 電位となる。時刻ｔ3A
において、今度はトランスファースイッチＴＳＷ2 がオ
フし、トランスファースイッチＴＳＷ1 がオンするた
め、パルスφV は電源１２から供給される基準電位Ｖ2
と同一となる。時刻ｔ4AではトランスファースイッチＴ
ＳＷ2 がオンしトランスファースイッチＴＳＷ1 がオフ
するので、パルスφV はインバータ３の出力ＶC と同一
電位である電源１１から供給される電位Ｖ1 にもどる。
明する。図１（ａ）は本発明の一実施例の回路図で図１
（ｂ）はその具体例、図２はそのタイミング図である。
今、時刻ｔ1Aにおいてパルスφ1 が高レベルであり、Ｐ
チャンネル型ＭＯＳＦＥＴ Ｔｒ3 ｐとＮチャンネル型
ＭＯＳＦＥＴ Ｔｒ3 Ｎとが直列接続されたＣＭＯＳ構
成のインバータ３の出力電圧ＶC は低レベルとなってい
る。この時例えばＰチャンネル型ＭＯＳＦＥＴ Ｔｒ5
ｐとＮチャンネル型ＭＯＳＦＥＴ Ｔｒ5 Ｎが並列接続
して構成されるトランスファースイッチＴＳＷ2 はオン
し、同じくＰチャンネル型ＭＯＳＦＥＴ Ｔｒ4 ｐとＮ
チャンネル型ＭＯＳＦＥＴ Ｔｒ4 ｎとが並列接続して
構成されるトランスファースイッチＴＳＷ1 はオフであ
るため、ＣＣＤ転送電極に印加されるパルスφV はイン
バータ３の出力ＶC と同一電位となっている。時刻ｔ2A
になってもトランスファースイッチＴＳＷ2 はオン、ト
ランスファースイッチＦＳＷ1 はオフの状態を維持して
いるためパルスφ1 が低になることによりインバータ３
の出力ＶC は高レベルとなりパルスφV はインバータ３
の出力ＶC と同一電位であるＶ1 電位となる。時刻ｔ3A
において、今度はトランスファースイッチＴＳＷ2 がオ
フし、トランスファースイッチＴＳＷ1 がオンするた
め、パルスφV は電源１２から供給される基準電位Ｖ2
と同一となる。時刻ｔ4AではトランスファースイッチＴ
ＳＷ2 がオンしトランスファースイッチＴＳＷ1 がオフ
するので、パルスφV はインバータ３の出力ＶC と同一
電位である電源１１から供給される電位Ｖ1 にもどる。
【０００９】以下、トランスファースイッチＴＳＷ1 が
オフ、トランスファースイッチＴＳＷ2 がオン状態を維
持することにより、パルスφV はインバータ３の出力Ｖ
C と同一の電圧変化を示す。この様に、インバータ３と
トランスファースイッチＴＳＷ1 ，ＴＳＷ2 より成る簡
単な回路構成で３値レベル発生が可能となる。尚トラン
スファースイッチＴＳＷ1 ，ＴＳＷ2 のオン，オフ制御
は３段のインバータ４により簡単に行なえる。
オフ、トランスファースイッチＴＳＷ2 がオン状態を維
持することにより、パルスφV はインバータ３の出力Ｖ
C と同一の電圧変化を示す。この様に、インバータ３と
トランスファースイッチＴＳＷ1 ，ＴＳＷ2 より成る簡
単な回路構成で３値レベル発生が可能となる。尚トラン
スファースイッチＴＳＷ1 ，ＴＳＷ2 のオン，オフ制御
は３段のインバータ４により簡単に行なえる。
【００１０】
【発明の効果】以上説明したように、本発明の３値レベ
ルパルス発生回路は大容量のコンデンサを用いることな
くＣＭＯＳインバータとＣＭＯＳトランスファー用スイ
ッチ素子で簡単に作成できるため、イメージセンサチッ
プ内に形成することが実現できる。又、大容量のＣＣＤ
転送電極の充放電のためインバーター３で発生する発熱
がイメージセンサチップ温度の上昇を起こし、センサー
自体のＳ／Ｎの低下が起きる場合は、インバータ３のみ
をチップ上に形成せずトランスファースイッチＴＳＷ1
とＴＳＷ2 とその制御回路のみをチップ上に形成するこ
とも可能である。又、２値レベルのクロック発生はイン
バータ３である必要はなく、単なるバッファー（反転し
ないもの）であってもよいのも言うまでもないことであ
る。
ルパルス発生回路は大容量のコンデンサを用いることな
くＣＭＯＳインバータとＣＭＯＳトランスファー用スイ
ッチ素子で簡単に作成できるため、イメージセンサチッ
プ内に形成することが実現できる。又、大容量のＣＣＤ
転送電極の充放電のためインバーター３で発生する発熱
がイメージセンサチップ温度の上昇を起こし、センサー
自体のＳ／Ｎの低下が起きる場合は、インバータ３のみ
をチップ上に形成せずトランスファースイッチＴＳＷ1
とＴＳＷ2 とその制御回路のみをチップ上に形成するこ
とも可能である。又、２値レベルのクロック発生はイン
バータ３である必要はなく、単なるバッファー（反転し
ないもの）であってもよいのも言うまでもないことであ
る。
【図１】図１（ａ）は本発明の一実施例を示す回路図、
図１（ｂ）はその具体例を示す回路図
図１（ｂ）はその具体例を示す回路図
【図２】本発明の一実施例の各部の動作波形を示すタイ
ミング図
ミング図
【図３】従来例を示す回路図
【図４】従来例の各部の動作波形を示すタイミング図
Ｔｒ1 ｐ，Ｔｒ2 ｐ…，Ｔｒ4 ｐ，Ｔｒ5 ｐ Ｐチャ
ンネル型ＭＯＳ ＴｒＴｒ1 ｎ，Ｔｒ2 ｎ…，Ｔｒ
4 ｎ，Ｔｒ5 ｎ Ｎチャンネル型ＭＯＳ ＴｒＣ1 ，
ＣL 容量 Ｖ1 ，Ｖ2 ，Ｖ3 電圧源電圧 ＴＳＷ1 ，ＴＳＷ2 トランスファースイッチ １１，１２ 電源 １，２，３，４ インバータ
ンネル型ＭＯＳ ＴｒＴｒ1 ｎ，Ｔｒ2 ｎ…，Ｔｒ
4 ｎ，Ｔｒ5 ｎ Ｎチャンネル型ＭＯＳ ＴｒＣ1 ，
ＣL 容量 Ｖ1 ，Ｖ2 ，Ｖ3 電圧源電圧 ＴＳＷ1 ，ＴＳＷ2 トランスファースイッチ １１，１２ 電源 １，２，３，４ インバータ
フロントページの続き (72)発明者 山本 淳一 東京都港区芝５丁目７番１号日本電気株式 会社内
Claims (1)
- 【請求項１】 第１のパルスに応じて第１および第２の
電圧レベルを持った２値レベルのクロックを発生するク
ロック発生手段と、このクロック発生手段の出力端と出
力端子との間の接続を第２のパルスで制御する第１のス
イッチ手段と、第３の電圧レベルを発生する電圧源と、
前記第２のパルスで制御されて前記第１のスイッチ手段
のオン・オフとは逆の動作をし、前記電圧源と前記出力
端子との間の接続を制御する第２のスイッチとを有する
ことを特徴とする３値レベルパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104544A JPH06232702A (ja) | 1991-05-10 | 1991-05-10 | ３値レベルパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3104544A JPH06232702A (ja) | 1991-05-10 | 1991-05-10 | ３値レベルパルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232702A true JPH06232702A (ja) | 1994-08-19 |
Family
ID=14383428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3104544A Pending JPH06232702A (ja) | 1991-05-10 | 1991-05-10 | ３値レベルパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232702A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0781689A1 (en) * | 1995-12-27 | 1997-07-02 | Lucent Technologies Inc. | Inflatable restraint system including an optical image sensor |
| JP2007124084A (ja) * | 2005-10-26 | 2007-05-17 | Sanyo Electric Co Ltd | ３値パルス発生回路 |
| JP2007251530A (ja) * | 2006-03-15 | 2007-09-27 | Fujifilm Corp | 電圧信号出力回路及びｃｃｄ型固体撮像装置 |
| US9645493B2 (en) | 2015-04-07 | 2017-05-09 | Shin-Etsu Chemical Co., Ltd. | Negative resist composition and pattern forming process |
| CN113568515A (zh) * | 2021-08-04 | 2021-10-29 | 深圳市绘王动漫科技有限公司 | 一种电子手写笔和手写装置 |
-
1991
- 1991-05-10 JP JP3104544A patent/JPH06232702A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0781689A1 (en) * | 1995-12-27 | 1997-07-02 | Lucent Technologies Inc. | Inflatable restraint system including an optical image sensor |
| JP2007124084A (ja) * | 2005-10-26 | 2007-05-17 | Sanyo Electric Co Ltd | ３値パルス発生回路 |
| JP2007251530A (ja) * | 2006-03-15 | 2007-09-27 | Fujifilm Corp | 電圧信号出力回路及びｃｃｄ型固体撮像装置 |
| US9645493B2 (en) | 2015-04-07 | 2017-05-09 | Shin-Etsu Chemical Co., Ltd. | Negative resist composition and pattern forming process |
| CN113568515A (zh) * | 2021-08-04 | 2021-10-29 | 深圳市绘王动漫科技有限公司 | 一种电子手写笔和手写装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532916A (en) | Voltage converting circuit and multiphase clock generating circuit used for driving the same | |
| US6181314B1 (en) | Liquid crystal display device | |
| KR910001532B1 (ko) | 시프트레지스터를 사용한 메모리장치 | |
| WO2000014960A1 (en) | Solid-state camera | |
| EP0395146B1 (en) | Control circuit for at least one clock electrode of an integrated circuit | |
| EP0085436B1 (en) | Buffer circuits | |
| JP2575964B2 (ja) | 固体撮像装置 | |
| KR20090106816A (ko) | 클록 드라이버 및 이를 구비하는 차지 펌프 | |
| EP0142520B1 (en) | Circuit for effecting improved slew rate of operational amplifiers | |
| US20030128571A1 (en) | Negative voltage generating circuit | |
| JP3174027B2 (ja) | 信号レベル変換回路 | |
| JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
| US4486672A (en) | Drive circuits for driving digital circuits with a clock signal | |
| US4597092A (en) | Conserving stored charge in apparatus having a charge coupled device | |
| JP2998271B2 (ja) | 昇圧回路 | |
| JPH09229970A (ja) | 入力検出回路 | |
| JP2003169261A (ja) | 駆動用集積回路 | |
| JPH0442615A (ja) | 半導体集積回路 | |
| KR920001024Y1 (ko) | 고체 촬영 소자의 출력회로 | |
| JP2766859B2 (ja) | 絶縁ゲート形薄膜トランジスタ論理回路の駆動方法 | |
| JPH05325590A (ja) | 電荷結合素子 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH0584967B2 (ja) | ||
| JPH0117632B2 (ja) | ||
| JP2812269B2 (ja) | 昇圧回路 |