JPH06236898A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH06236898A JPH06236898A JP5004473A JP447393A JPH06236898A JP H06236898 A JPH06236898 A JP H06236898A JP 5004473 A JP5004473 A JP 5004473A JP 447393 A JP447393 A JP 447393A JP H06236898 A JPH06236898 A JP H06236898A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- energy gap
- type
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【構成】半絶縁性ＩｎＰ基板１にＩ型Ｉｎ0.52Ａｌ0.48
Ａｓバッファ層２、Ｉ型Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y チ
ャネル層３、Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層４、Ｎ型
Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５、Ｉ型Ｉｎ0.52Ａｌ
0.48Ａｓショットキー層６、Ｎ型Ｉｎ0.53Ｇａ0.47Ａｓ
キャップ層７が成長されている。さらにリセス領域のゲ
ート電極１０をはさんでソース電極８およびドレイン電
極９が形成されている。Ｉ型ＩｎＧａＡｓＰチャネル層
３はエネルギーギャップＥg が表面側から基板側に向っ
て０．９ｅＶから１．１ｅＶまで単調に増加するグレー
ディッド構造である。 【効果】低電界ではＩｎＧａＡｓＰチャネル層の電子が
エネルギーギャップが小さい領域を走り、高電界ではホ
ットになった電子がエネルギーギャップの大きい領域を
走る。２次元電子ガスの電子濃度が向上し、高電界駆動
したときの衝突イオン化による耐圧の劣化を低減した。
Ａｓバッファ層２、Ｉ型Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y チ
ャネル層３、Ｉｎ0.52Ａｌ0.48Ａｓスペーサ層４、Ｎ型
Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５、Ｉ型Ｉｎ0.52Ａｌ
0.48Ａｓショットキー層６、Ｎ型Ｉｎ0.53Ｇａ0.47Ａｓ
キャップ層７が成長されている。さらにリセス領域のゲ
ート電極１０をはさんでソース電極８およびドレイン電
極９が形成されている。Ｉ型ＩｎＧａＡｓＰチャネル層
３はエネルギーギャップＥg が表面側から基板側に向っ
て０．９ｅＶから１．１ｅＶまで単調に増加するグレー
ディッド構造である。 【効果】低電界ではＩｎＧａＡｓＰチャネル層の電子が
エネルギーギャップが小さい領域を走り、高電界ではホ
ットになった電子がエネルギーギャップの大きい領域を
走る。２次元電子ガスの電子濃度が向上し、高電界駆動
したときの衝突イオン化による耐圧の劣化を低減した。
Description
【０００１】
【産業上の利用分野】本発明はＳｉ（シリコン）を材料
とするＦＥＴ（電界効果トランジスタ）では動作不可能
なミリ波帯で良好な動作が可能な化合物半導体を材料と
する電界効果トランジスタに関し、特にヘテロ接合に生
じる２ＤＥＧ（２次元電子ガス）をチャネルとする２Ｄ
ＥＧ・ＦＥＴに関するものである。
とするＦＥＴ（電界効果トランジスタ）では動作不可能
なミリ波帯で良好な動作が可能な化合物半導体を材料と
する電界効果トランジスタに関し、特にヘテロ接合に生
じる２ＤＥＧ（２次元電子ガス）をチャネルとする２Ｄ
ＥＧ・ＦＥＴに関するものである。
【０００２】
【従来の技術】近年、ＩｎＧａＡｓやＩｎＧａＡｓＰな
どの３元および４元混晶半導体が注目されている。その
中でＩｎＰ基板に格子整合するＩｎＧａＡｓは光デバイ
スだけでなく、各種ＦＥＴ（電界効果トランジスタ）材
料として有望である。特に、ＩｎＰやＩｎＡｌＡｓとの
ヘテロ界面に生じる２次元電子ガスを用いたＦＥＴの研
究が盛んになっている。
どの３元および４元混晶半導体が注目されている。その
中でＩｎＰ基板に格子整合するＩｎＧａＡｓは光デバイ
スだけでなく、各種ＦＥＴ（電界効果トランジスタ）材
料として有望である。特に、ＩｎＰやＩｎＡｌＡｓとの
ヘテロ界面に生じる２次元電子ガスを用いたＦＥＴの研
究が盛んになっている。
【０００３】ＩｎＧａＡｓがＧａＡｓと比べて電子輸送
デバイス用材料として有望視される理由は、電子のド
リフト速度におけるピーク値が大きい、低電界におけ
る電子の移動度が大きい、オーミック電極がとりやす
くコンタクト抵抗が小さい（ＩｎＧａＡｓと金属との間
の障壁が低い）、高電界中での電子速度のより大きな
オーバーシュートが期待できる、Γ谷とＬ谷との間の
電子の遷移による拡散雑音が小さい、などを挙げること
ができる。
デバイス用材料として有望視される理由は、電子のド
リフト速度におけるピーク値が大きい、低電界におけ
る電子の移動度が大きい、オーミック電極がとりやす
くコンタクト抵抗が小さい（ＩｎＧａＡｓと金属との間
の障壁が低い）、高電界中での電子速度のより大きな
オーバーシュートが期待できる、Γ谷とＬ谷との間の
電子の遷移による拡散雑音が小さい、などを挙げること
ができる。
【０００４】現在、このＩｎＧａＡｓ／ＩｎＡｌＡｓ界
面の２次元電子ガスを用いたＦＥＴは高性能ミリ波素子
として有望視され各方面で研究開発が行われている。特
に低雑音素子としての有効性は実験レベルで確認されて
いる。
面の２次元電子ガスを用いたＦＥＴは高性能ミリ波素子
として有望視され各方面で研究開発が行われている。特
に低雑音素子としての有効性は実験レベルで確認されて
いる。
【０００５】例えばＫ．Ｈ．ＤｕｈらがＩＥＥＥ ＭＩ
ＣＲＯＷＡＶＥ ＡＮＤ ＧＵＩＤＥＤ ＷＡＶＥ Ｌ
ＥＴＴＥＲＳ、ＶＯＬ．１、ＮＯ．５、ＰＰ．１１４−
１１６、Ｍａｙ、１９９１において報告しているよう
に、室温下で、９４ＧＨｚにおける雑音指数１．２ｄ
Ｂ、付随利得（ａｓｓｏｃｉａｔｅｄ ｇａｉｎ）７．
２ｄＢが確認されている。これはＩｎＰ基板上に格子整
合する系、すなわちＩｎ組成をＩｎ0.53Ｇａ0.47Ａｓ／
Ｉｎ0.52Ａｌ0.48ＡｓとしてＦＥＴを試作している。こ
のヘテロ接合ではＩｎ0.53Ｇａ0.47Ａｓ層に２次元電子
ガスが生じる。
ＣＲＯＷＡＶＥ ＡＮＤ ＧＵＩＤＥＤ ＷＡＶＥ Ｌ
ＥＴＴＥＲＳ、ＶＯＬ．１、ＮＯ．５、ＰＰ．１１４−
１１６、Ｍａｙ、１９９１において報告しているよう
に、室温下で、９４ＧＨｚにおける雑音指数１．２ｄ
Ｂ、付随利得（ａｓｓｏｃｉａｔｅｄ ｇａｉｎ）７．
２ｄＢが確認されている。これはＩｎＰ基板上に格子整
合する系、すなわちＩｎ組成をＩｎ0.53Ｇａ0.47Ａｓ／
Ｉｎ0.52Ａｌ0.48ＡｓとしてＦＥＴを試作している。こ
のヘテロ接合ではＩｎ0.53Ｇａ0.47Ａｓ層に２次元電子
ガスが生じる。
【０００６】さらに特性の向上を図るため、例えばＧ．
Ｉ．ＮｇらがＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣ
Ｅ ＬＥＴＴＥＲＳ、ＶＯＬ．１０、ＮＯ．３、ＰＰ．
１１４−１１６、Ｊｕｎｅ、１９８９）において報告し
ているようにチャネル層であるＩｎＧａＡｓ層のＩｎ組
成を０．５３より大きくしてＦＥＴ特性を向上させる方
法がある。ただしＧａ組成が０．５３以上のＩｎＧａＡ
ｓをＩｎＰ基板に接合させると格子不整となるので、Ｉ
ｎ組成によって単結晶成長が可能な膜厚が制約されて、
ＩｎＧａＡｓチャネル層の厚さが制限される。
Ｉ．ＮｇらがＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣ
Ｅ ＬＥＴＴＥＲＳ、ＶＯＬ．１０、ＮＯ．３、ＰＰ．
１１４−１１６、Ｊｕｎｅ、１９８９）において報告し
ているようにチャネル層であるＩｎＧａＡｓ層のＩｎ組
成を０．５３より大きくしてＦＥＴ特性を向上させる方
法がある。ただしＧａ組成が０．５３以上のＩｎＧａＡ
ｓをＩｎＰ基板に接合させると格子不整となるので、Ｉ
ｎ組成によって単結晶成長が可能な膜厚が制約されて、
ＩｎＧａＡｓチャネル層の厚さが制限される。
【０００７】また、ＩｎＧａＡｓチャネル中にＩｎＡｓ
の薄層を挿入することにより、閉じこめ効果の強い２次
元電子ガスが生じるＦＥＴについて、Ｔ．Ａｋａｚａｋ
ｉ（赤埼）らがＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ、ＶＯＬ．１３、ＮＯ．６、Ｐ
Ｐ．３２５−３２７、Ｊｕｎｅ、１９９２で報告してい
る。
の薄層を挿入することにより、閉じこめ効果の強い２次
元電子ガスが生じるＦＥＴについて、Ｔ．Ａｋａｚａｋ
ｉ（赤埼）らがＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲＳ、ＶＯＬ．１３、ＮＯ．６、Ｐ
Ｐ．３２５−３２７、Ｊｕｎｅ、１９９２で報告してい
る。
【０００８】これらのＩｎ系材料は高抵抗化が難しいの
とショットキー接合におけるショットキーバリア高さφ
B が低いことから印加電圧に対する耐圧がＧａＡｓ系に
比べて低く、ＦＥＴの動作電圧を上げられないという問
題がある。
とショットキー接合におけるショットキーバリア高さφ
B が低いことから印加電圧に対する耐圧がＧａＡｓ系に
比べて低く、ＦＥＴの動作電圧を上げられないという問
題がある。
【０００９】そこで耐圧を向上させるためチャネル層に
エネルギーギャップの大きな材料を用いる方法がある。
ＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａｓのエネルギ
ーギャップＥg は０．７４ｅＶである。一方、ＩｎＰに
格子整合するＩｎＧａＡｓＰはその組成を変えることに
よりエネルギーギャップＥg を０．７４ｅＶから１．３
５ｅＶまで変化させることができる。
エネルギーギャップの大きな材料を用いる方法がある。
ＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａｓのエネルギ
ーギャップＥg は０．７４ｅＶである。一方、ＩｎＰに
格子整合するＩｎＧａＡｓＰはその組成を変えることに
よりエネルギーギャップＥg を０．７４ｅＶから１．３
５ｅＶまで変化させることができる。
【００１０】Ｗ．Ｐ．ＨｏｎｇらはＩｎＧａＡｓＰをチ
ャネル層とし、ＩｎＡｌＡｓを電子供給層としたＨＥＭ
Ｔを試作した結果について、ＩＥＥＥ ＥＬＥＣＴＲＯ
ＮＤＥＶＩＣＥ ＬＥＴＴＥＲＳ、ＶＯＬ．１２、Ｎ
Ｏ．１０、ＰＰ．５５９−５６１、Ｏｃｔ．１９９１に
報告している。ここで用いられたＩｎ0.73Ｇａ0.27Ａｓ
0.6 Ｐ0.4 チャネル層のエネルギーギャップは０．９５
ｅＶであり、ＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａ
ｓに比べて約０．２ｅＶ大きい。したがって高電界領域
での衝突イオン化による耐圧の劣化が抑制されて５Ｖ以
上のドレイン−ソース耐圧と、１５Ｖ以上のゲート−ド
レイン耐圧が得られたと報告している。
ャネル層とし、ＩｎＡｌＡｓを電子供給層としたＨＥＭ
Ｔを試作した結果について、ＩＥＥＥ ＥＬＥＣＴＲＯ
ＮＤＥＶＩＣＥ ＬＥＴＴＥＲＳ、ＶＯＬ．１２、Ｎ
Ｏ．１０、ＰＰ．５５９−５６１、Ｏｃｔ．１９９１に
報告している。ここで用いられたＩｎ0.73Ｇａ0.27Ａｓ
0.6 Ｐ0.4 チャネル層のエネルギーギャップは０．９５
ｅＶであり、ＩｎＰに格子整合するＩｎ0.53Ｇａ0.47Ａ
ｓに比べて約０．２ｅＶ大きい。したがって高電界領域
での衝突イオン化による耐圧の劣化が抑制されて５Ｖ以
上のドレイン−ソース耐圧と、１５Ｖ以上のゲート−ド
レイン耐圧が得られたと報告している。
【００１１】Ｗ．Ｐ．ＨｏｎｇらはＩｎＧａＡｓＰを電
子の走行するチャネル層に用いているが、これに対して
ＩｎＧａＡｓＰを電子供給層に用い用いたＦＥＴについ
て、佐々木らは特公平２−６０２２３で述べている。従
来から用いられているＩｎＡｌＡｓの代わりにＩｎＧａ
ＡｓＰを電子供給層として、ＩｎＧａＡｓチャネル層と
の間における伝導帯不連続量ΔＥc を小さくすることが
できる。これを用いてエンハンスメント型のＦＥＴを試
作している。
子の走行するチャネル層に用いているが、これに対して
ＩｎＧａＡｓＰを電子供給層に用い用いたＦＥＴについ
て、佐々木らは特公平２−６０２２３で述べている。従
来から用いられているＩｎＡｌＡｓの代わりにＩｎＧａ
ＡｓＰを電子供給層として、ＩｎＧａＡｓチャネル層と
の間における伝導帯不連続量ΔＥc を小さくすることが
できる。これを用いてエンハンスメント型のＦＥＴを試
作している。
【００１２】
【発明が解決しようとする課題】ＩｎＡｌＡｓ／ＩｎＧ
ａＡｓ系のヘテロ接合ＦＥＴは耐圧が低く、動作バイア
スを高くできないという問題がある。ＩｎＧａＡｓＰチ
ャネル層は、従来のＩｎＧａＡｓＰチャネル層よりもエ
ネルギーギャップが大きいので、衝突イオン化によるＦ
ＥＴの耐圧劣化が抑制される。しかしＩｎＧａＡｓに比
べＩｎＡｌＡｓ電子供給層との伝導帯不連続値ΔＥc が
小さいので量子井戸の形成される２次元電子ガスのシー
ト電子密度が小さくなり、十分なキャリア濃度が得られ
ないという問題が新たに生じる。また、伝導帯不連続値
ΔＥc が小さいので２次元電子ガスの閉じ込め効果が従
来に比べて弱い。その結果、ＩｎＡｌＡｓ電子供給層側
へキャリアが漏れてＦＥＴの相互コンダクタンスを劣化
させる。
ａＡｓ系のヘテロ接合ＦＥＴは耐圧が低く、動作バイア
スを高くできないという問題がある。ＩｎＧａＡｓＰチ
ャネル層は、従来のＩｎＧａＡｓＰチャネル層よりもエ
ネルギーギャップが大きいので、衝突イオン化によるＦ
ＥＴの耐圧劣化が抑制される。しかしＩｎＧａＡｓに比
べＩｎＡｌＡｓ電子供給層との伝導帯不連続値ΔＥc が
小さいので量子井戸の形成される２次元電子ガスのシー
ト電子密度が小さくなり、十分なキャリア濃度が得られ
ないという問題が新たに生じる。また、伝導帯不連続値
ΔＥc が小さいので２次元電子ガスの閉じ込め効果が従
来に比べて弱い。その結果、ＩｎＡｌＡｓ電子供給層側
へキャリアが漏れてＦＥＴの相互コンダクタンスを劣化
させる。
【００１３】本発明の目的はＩｎＧａＡｓＰチャネル層
において２次元電子ガスキャリア密度の低下、２次元電
子ガスキャリア閉じ込め効果の劣化を解消するとともに
耐圧の向上を図ることにある。
において２次元電子ガスキャリア密度の低下、２次元電
子ガスキャリア閉じ込め効果の劣化を解消するとともに
耐圧の向上を図ることにある。
【００１４】
【課題を解決するための手段】本発明の電界効果トラン
ジスタは半絶縁性ＩｎＰ基板の上に順次積層された、バ
ッファ層、チャネル層およびＮ型電子供給層に形成され
た電界効果トランジスタにおいて、前記チャネル層が、
Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y 層からなり、その組成ｘ，
ｙが深さ方向に変化しているものである。
ジスタは半絶縁性ＩｎＰ基板の上に順次積層された、バ
ッファ層、チャネル層およびＮ型電子供給層に形成され
た電界効果トランジスタにおいて、前記チャネル層が、
Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y 層からなり、その組成ｘ，
ｙが深さ方向に変化しているものである。
【００１５】
【作用】ノンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-y チャネ
ル層のエネルギーギャップＥgを深さ方向に単調増加さ
せる。表面側のＧａ組成ｘおよびＡｓ組成ｙが大きいの
で、ＩｎＡｌＡｓ電子供給層とＩｎＧａＡｓＰチャネル
層とのヘテロ接合界面の伝導帯不連続値ΔＥc が大き
い。したがって低電界動作時は２次元電子ガス中のキャ
リアがΔＥc の大きい表面に集中するので十分なシート
電子密度が得られる。
ル層のエネルギーギャップＥgを深さ方向に単調増加さ
せる。表面側のＧａ組成ｘおよびＡｓ組成ｙが大きいの
で、ＩｎＡｌＡｓ電子供給層とＩｎＧａＡｓＰチャネル
層とのヘテロ接合界面の伝導帯不連続値ΔＥc が大き
い。したがって低電界動作時は２次元電子ガス中のキャ
リアがΔＥc の大きい表面に集中するので十分なシート
電子密度が得られる。
【００１６】ＦＥＴの動作領域が低電界動作から高電界
動作に移行するにつれて２次元電子ガス中で加速されて
ホットになった電子は組成ｘ、ｙが徐々に減少する基板
側に移行する。また高電界中で問題となるキャリアの衝
突イオン化はエネルギーギャップＥg が大きいほどその
生じる確率は小さくなる。その結果、エネルギーギャッ
プＥg が大きい基板側では、衝突イオン化に起因する耐
圧劣化が抑制される。
動作に移行するにつれて２次元電子ガス中で加速されて
ホットになった電子は組成ｘ、ｙが徐々に減少する基板
側に移行する。また高電界中で問題となるキャリアの衝
突イオン化はエネルギーギャップＥg が大きいほどその
生じる確率は小さくなる。その結果、エネルギーギャッ
プＥg が大きい基板側では、衝突イオン化に起因する耐
圧劣化が抑制される。
【００１７】Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y のＧａ組成ｘ
およびＡｓ組成ｙを次式をみたす値に設定することによ
り、ＩｎＰ基板と格子整合させることができる。
およびＡｓ組成ｙを次式をみたす値に設定することによ
り、ＩｎＰ基板と格子整合させることができる。
【００１８】ｘ＝０．４５３ｙ×（１＋０．０３１ｙ） エネルギーギャップＥg はつぎの近似式で与えられる。
【００１９】 Ｅg ＝１．３５−０．７２ｙ＋０．１２ｙ2 （ｅＶ） ＩｎＰに格子整合するＩｎ1-x Ｇａx Ａｓy Ｐ1-y は組
成を変化させることにより、エネルギーギャップＥg を
０．７５から１．３５ｅＶまで変化させることができ
る。ＩｎＰ基板に整合するＩｎ0.53Ｇａ0.47Ａｓの０．
７５ｅＶに比べて大幅にエネルギーギャップＥg を大き
くすることにより耐圧劣化を抑制することができる。
成を変化させることにより、エネルギーギャップＥg を
０．７５から１．３５ｅＶまで変化させることができ
る。ＩｎＰ基板に整合するＩｎ0.53Ｇａ0.47Ａｓの０．
７５ｅＶに比べて大幅にエネルギーギャップＥg を大き
くすることにより耐圧劣化を抑制することができる。
【００２０】また、チャネル層中の２次元電子ガスの分
布は均一ではない。チャネル層の電子供給層側および基
板側の両界面近傍では必然的に電子の存在確率は低くな
る。したがってこの付近のＩｎ組成はあえて大きくしな
くても２次元電子ガス濃度や電子の実効ドリフト速度に
大きな影響を与えることはない。そこでＩｎＧａＡｓＰ
チャネル層の表面側および基板側のＩｎ組成に比べて、
チャネル層の中間のＩｎ組成を大きする。すなわちエネ
ルギーギャップＥg の小さい組成にして、チャネル層の
電子濃度の向上およびチャネルを走行する全電子の平均
ドリフト速度を向上させることができる。こうしてＩｎ
ＧａＡｓＰチャネル層の実効的なＩｎ組成を大きくする
のと等価な効果が得られる。
布は均一ではない。チャネル層の電子供給層側および基
板側の両界面近傍では必然的に電子の存在確率は低くな
る。したがってこの付近のＩｎ組成はあえて大きくしな
くても２次元電子ガス濃度や電子の実効ドリフト速度に
大きな影響を与えることはない。そこでＩｎＧａＡｓＰ
チャネル層の表面側および基板側のＩｎ組成に比べて、
チャネル層の中間のＩｎ組成を大きする。すなわちエネ
ルギーギャップＥg の小さい組成にして、チャネル層の
電子濃度の向上およびチャネルを走行する全電子の平均
ドリフト速度を向上させることができる。こうしてＩｎ
ＧａＡｓＰチャネル層の実効的なＩｎ組成を大きくする
のと等価な効果が得られる。
【００２１】
【実施例】本発明の第１の実施例について、図１（ａ）
を参照して説明する。
を参照して説明する。
【００２２】半絶縁性ＩｎＰ基板１上にＭＯＣＶＤ（有
機金属化学気相成長）法などにより厚さ５００ｎｍのノ
ンドープ（Ｉ型）Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２、
厚さ５０ｎｍのノンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-y
チャネル層３、厚さ３ｎｍのＩｎ0.52Ａｌ0.48Ａｓスペ
ーサ層４、Ｓｉを２×１０18ｃｍ-3ドープした厚さ３０
ｎｍのＮ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５、厚さ２
０ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａｓショットキー
層６、Ｓｉを５×１０18ｃｍ-3ドープした厚さ３０ｎｍ
のＮ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層７が順次結晶成
長されている。
機金属化学気相成長）法などにより厚さ５００ｎｍのノ
ンドープ（Ｉ型）Ｉｎ0.52Ａｌ0.48Ａｓバッファ層２、
厚さ５０ｎｍのノンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-y
チャネル層３、厚さ３ｎｍのＩｎ0.52Ａｌ0.48Ａｓスペ
ーサ層４、Ｓｉを２×１０18ｃｍ-3ドープした厚さ３０
ｎｍのＮ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層５、厚さ２
０ｎｍのノンドープＩｎ0.52Ａｌ0.48Ａｓショットキー
層６、Ｓｉを５×１０18ｃｍ-3ドープした厚さ３０ｎｍ
のＮ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層７が順次結晶成
長されている。
【００２３】硫酸および過酸化水素水の混合液を用いた
ウェットエッチングにより、素子間分離（図示せず）が
行なわれている。Ａｕ−Ｇｅ／Ｎｉ（金−ゲルマニウム
／ニッケル）蒸着およびアロイ熱処理熱処理により、Ｎ
型ＩｎＧａＡｓキャップ層７にオーミック接続するソー
ス電極８およびドレイン電極９が形成されている。ソー
ス電極８とドレイン電極９との間のＮ型ＩｎＧａＡｓキ
ャップ層７をウェットエッチングして形成されたリセス
領域のノンドープＩｎＡｌＡｓショットキー層６にショ
ットキー接続するＴｉ−Ｐｔ−Ａｕ（チタン−白金−
金）からなるゲート電極１０が形成されている。
ウェットエッチングにより、素子間分離（図示せず）が
行なわれている。Ａｕ−Ｇｅ／Ｎｉ（金−ゲルマニウム
／ニッケル）蒸着およびアロイ熱処理熱処理により、Ｎ
型ＩｎＧａＡｓキャップ層７にオーミック接続するソー
ス電極８およびドレイン電極９が形成されている。ソー
ス電極８とドレイン電極９との間のＮ型ＩｎＧａＡｓキ
ャップ層７をウェットエッチングして形成されたリセス
領域のノンドープＩｎＡｌＡｓショットキー層６にショ
ットキー接続するＴｉ−Ｐｔ−Ａｕ（チタン−白金−
金）からなるゲート電極１０が形成されている。
【００２４】本実施例においてノンドープＩｎ1-x Ｇａ
x Ａｓy Ｐ1-y 層３はグレーディッド構造となってい
る。図１（ｂ）に示すようにエネルギーギャップＥg が
表面側から基板側に向って単調に増加するように組成
ｘ，ｙが設定されている。ここでは結晶欠陥を生じない
ようＩｎＰ基板に格子整合する条件 ｘ＝０．４５３ｙ×（１＋０．０３１ｙ） をみたすようにした。
x Ａｓy Ｐ1-y 層３はグレーディッド構造となってい
る。図１（ｂ）に示すようにエネルギーギャップＥg が
表面側から基板側に向って単調に増加するように組成
ｘ，ｙが設定されている。ここでは結晶欠陥を生じない
ようＩｎＰ基板に格子整合する条件 ｘ＝０．４５３ｙ×（１＋０．０３１ｙ） をみたすようにした。
【００２５】例えばノンドープＩｎＧａＡｓＰチャネル
層３の基板側のエネルギーギャップを１．１ｅＶとし、
表面側のエネルギーギャップＥg を０．９ｅＶとして、
この間のエネルギーギャップＥg が単調に変化するよう
に組成ｘ，ｙを変調した。このとき基板側の組成はＩｎ
0.83Ｇａ0.17Ａｓ0.38Ｐ0.62、表面側の組成はＩｎ0.67
Ｇａ0.33Ａｓ0.71Ｐ0.29、に設定することにより所望の
エネルギーギャップが得られる。
層３の基板側のエネルギーギャップを１．１ｅＶとし、
表面側のエネルギーギャップＥg を０．９ｅＶとして、
この間のエネルギーギャップＥg が単調に変化するよう
に組成ｘ，ｙを変調した。このとき基板側の組成はＩｎ
0.83Ｇａ0.17Ａｓ0.38Ｐ0.62、表面側の組成はＩｎ0.67
Ｇａ0.33Ａｓ0.71Ｐ0.29、に設定することにより所望の
エネルギーギャップが得られる。
【００２６】ノンドープＩｎＧａＡｓＰチャネル層３の
量子井戸に生じる２次元電子ガスの分布は、伝導帯エネ
ルギーの低いＮ型電子供給層５に近い表面側に重心をも
つ。低電界動作では電子がＰ組成の小さい表面側を走行
する。しかし高電界動作ではホットになった電子は高電
界で電子移動度が大きくＰ組成の大きいノンドープＩｎ
ＡｌＡｓバッファ層２に近い基板側に分布中心を移動す
る。したがって低電界と高電界とでは電子の分布中心を
変化させることにより共に高速動作を保証することがで
きる。
量子井戸に生じる２次元電子ガスの分布は、伝導帯エネ
ルギーの低いＮ型電子供給層５に近い表面側に重心をも
つ。低電界動作では電子がＰ組成の小さい表面側を走行
する。しかし高電界動作ではホットになった電子は高電
界で電子移動度が大きくＰ組成の大きいノンドープＩｎ
ＡｌＡｓバッファ層２に近い基板側に分布中心を移動す
る。したがって低電界と高電界とでは電子の分布中心を
変化させることにより共に高速動作を保証することがで
きる。
【００２７】つぎに本発明の第２の実施例について、図
２（ａ）および（ｂ）を参照して説明する。
２（ａ）および（ｂ）を参照して説明する。
【００２８】本実施例のチャネル層は組成とともにエネ
ルギーギャップＥg が２段階（階段状）に変化してお
り、基板側にはエネルギーギャップＥg が１．１ｅＶと
なる厚さ２５ｎｍのノンドープＩｎ1-x1Ｇａx1Ａｓy1Ｐ
1-y1層３ａが形成され、表面側にはエネルギーギャップ
Ｅg が０．９ｅＶとなる厚さ２５ｎｍのノンドープＩｎ
1-x2Ｇａx2Ａｓy2Ｐ1-y2層３ｂが形成されている。
ルギーギャップＥg が２段階（階段状）に変化してお
り、基板側にはエネルギーギャップＥg が１．１ｅＶと
なる厚さ２５ｎｍのノンドープＩｎ1-x1Ｇａx1Ａｓy1Ｐ
1-y1層３ａが形成され、表面側にはエネルギーギャップ
Ｅg が０．９ｅＶとなる厚さ２５ｎｍのノンドープＩｎ
1-x2Ｇａx2Ａｓy2Ｐ1-y2層３ｂが形成されている。
【００２９】ここではエネルギーギャップＥg ＝１．１
ｅＶを得るため、基板側の組成をＩｎ0.83Ｇａ0.17Ａｓ
0.38Ｐ0.62とし、エネルギーギャップＥg ＝０．９ｅＶ
を得るた、表面側の組成をＩｎ0.67Ｇａ0.33Ａｓ0.71Ｐ
0.29とした。そのほかは第１の実施例と同一である。
ｅＶを得るため、基板側の組成をＩｎ0.83Ｇａ0.17Ａｓ
0.38Ｐ0.62とし、エネルギーギャップＥg ＝０．９ｅＶ
を得るた、表面側の組成をＩｎ0.67Ｇａ0.33Ａｓ0.71Ｐ
0.29とした。そのほかは第１の実施例と同一である。
【００３０】第１の実施例と同様に表面側よりも基板側
の方がエネルギーギャップＥg が大きくなっている。
の方がエネルギーギャップＥg が大きくなっている。
【００３１】本実施例では表面側から基板側に向ってエ
ネルギーギャップＥg が２段階に増加しているが、その
代りに３段階以上に増加している３層以上からなるチャ
ネル層を形成しても同様の効果を得ることができる。
ネルギーギャップＥg が２段階に増加しているが、その
代りに３段階以上に増加している３層以上からなるチャ
ネル層を形成しても同様の効果を得ることができる。
【００３２】つぎに本発明の第３の実施例について、図
３（ａ）および（ｂ）を参照して説明する。
３（ａ）および（ｂ）を参照して説明する。
【００３３】厚さ５０ｎｍのノンドープＩｎ1-x Ｇａx
Ａｓy Ｐ1-y チャネル層３はグレーディッド構造となっ
ている。エネルギーギャップＥg は表面側から５ｎｍの
深さのところに最小値をもち、基板側および表面側に向
って単調に増加するように組成ｘおよびｙが設定されて
いる。ＩｎＧａＡｓＰチャネル層３の基板側および表面
側のエネルギーギャップＥg は１．１ｅＶであり、中間
の最小値が０．９ｅＶに設定されている。エネルギーギ
ャップＥg ＝１．１ｅＶはＩｎ0.83Ｇａ0.17Ａｓ0.38Ｐ
0.62によって、エネルギーギャップＥg ＝０．９ｅＶは
Ｉｎ0.67Ｇａ0.33Ａｓ0.71Ｐ0.29によって得られる。電
子の分布中心はエネルギーギャップＥgの小さいノンド
ープＩｎＧａＡｓＰチャネル層３の中間にできる。
Ａｓy Ｐ1-y チャネル層３はグレーディッド構造となっ
ている。エネルギーギャップＥg は表面側から５ｎｍの
深さのところに最小値をもち、基板側および表面側に向
って単調に増加するように組成ｘおよびｙが設定されて
いる。ＩｎＧａＡｓＰチャネル層３の基板側および表面
側のエネルギーギャップＥg は１．１ｅＶであり、中間
の最小値が０．９ｅＶに設定されている。エネルギーギ
ャップＥg ＝１．１ｅＶはＩｎ0.83Ｇａ0.17Ａｓ0.38Ｐ
0.62によって、エネルギーギャップＥg ＝０．９ｅＶは
Ｉｎ0.67Ｇａ0.33Ａｓ0.71Ｐ0.29によって得られる。電
子の分布中心はエネルギーギャップＥgの小さいノンド
ープＩｎＧａＡｓＰチャネル層３の中間にできる。
【００３４】本実施例ではミスフィット転移が生じない
範囲でＩｎ組成が極端に大きい歪超格子層を格子整合Ｉ
ｎＧａＡｓＰ層で挟んで良好な量子井戸を形成すること
ができる。他の目的でＩｎ以外の組成を大きくした歪格
子を導入することもできる。低電界動作では電子がチャ
ネル層中間の実効Ｉｎ組成の高い領域を走行する。高電
界動作では第１の実施例と同様にホットになった電子は
高電界で電子移動度が大きいノンドープＩｎＡｌＡｓバ
ッファ層２に近い基板側に分布中心を移動する。
範囲でＩｎ組成が極端に大きい歪超格子層を格子整合Ｉ
ｎＧａＡｓＰ層で挟んで良好な量子井戸を形成すること
ができる。他の目的でＩｎ以外の組成を大きくした歪格
子を導入することもできる。低電界動作では電子がチャ
ネル層中間の実効Ｉｎ組成の高い領域を走行する。高電
界動作では第１の実施例と同様にホットになった電子は
高電界で電子移動度が大きいノンドープＩｎＡｌＡｓバ
ッファ層２に近い基板側に分布中心を移動する。
【００３５】つぎに本発明の第４の実施例について、図
４（ａ）および（ｂ）を参照して説明する。
４（ａ）および（ｂ）を参照して説明する。
【００３６】本実施例ではＩｎＧａＡｓＰチャネル層が
３層からなり、その組成が２段階（階段状）に変化して
いる。ＩｎＧａＡｓＰチャネル層は基板側３ａおよび表
面側３ｃでエネルギーギャップＥg が１．１ｅＶにな
り、その中間３ｂでエネルギーギャップＥg が０．９ｅ
Ｖになるようにその組成が設定されている。それぞれの
チャネル層３ａ，３ｂ，３ｃの厚さは１５ｎｍ、１２ｎ
ｍ、３ｎｍとした。そのほかは第１の実施例と同様であ
る。
３層からなり、その組成が２段階（階段状）に変化して
いる。ＩｎＧａＡｓＰチャネル層は基板側３ａおよび表
面側３ｃでエネルギーギャップＥg が１．１ｅＶにな
り、その中間３ｂでエネルギーギャップＥg が０．９ｅ
Ｖになるようにその組成が設定されている。それぞれの
チャネル層３ａ，３ｂ，３ｃの厚さは１５ｎｍ、１２ｎ
ｍ、３ｎｍとした。そのほかは第１の実施例と同様であ
る。
【００３７】本実施例ではＩｎＧａＡｓＰチャネル層を
３層としたが、ＩｎＧａＡｓＰチャネル層を４層以上に
組成を変調しても同様の効果を得ることができる。
３層としたが、ＩｎＧａＡｓＰチャネル層を４層以上に
組成を変調しても同様の効果を得ることができる。
【００３８】さらにノンドープＩｎＧａＡｓＰチャネル
層の組成ｘ，ｙはＩｎＰ基板に格子整合する値でなくて
も良い。チャネル層が歪層としてミスフィット転位が発
生しない臨界膜厚以下の範囲で、組成ｘ，ｙの値を設定
することができる。
層の組成ｘ，ｙはＩｎＰ基板に格子整合する値でなくて
も良い。チャネル層が歪層としてミスフィット転位が発
生しない臨界膜厚以下の範囲で、組成ｘ，ｙの値を設定
することができる。
【００３９】またバッファ層、チャネル層、電子供給
層、ショットキー層やキャップ層の組成元素、ドーパン
ト濃度や厚さは必要に応じて変更することができる。さ
らにノンドープＩｎＧａＡｓＰチャネル層の上にノンド
ープＩｎＡｌＡｓスペーサ層を形成したり、Ｎ型ＩｎＡ
ｌＡｓ電子供給層にＳｉをプレーナドープしたり、ノン
ドープＩｎＡｌＡｓバッファ層の上にもう１つの電子供
給層を形成することもできる。通常ノンドープとするＩ
ｎＧａＡｓＰチャネル層も、ドーピングして高出力化を
図ることができる。 ソース・ドレイン電極やゲート電
極にＡｕ−Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕ以外の金属材
料を用いることもできる。
層、ショットキー層やキャップ層の組成元素、ドーパン
ト濃度や厚さは必要に応じて変更することができる。さ
らにノンドープＩｎＧａＡｓＰチャネル層の上にノンド
ープＩｎＡｌＡｓスペーサ層を形成したり、Ｎ型ＩｎＡ
ｌＡｓ電子供給層にＳｉをプレーナドープしたり、ノン
ドープＩｎＡｌＡｓバッファ層の上にもう１つの電子供
給層を形成することもできる。通常ノンドープとするＩ
ｎＧａＡｓＰチャネル層も、ドーピングして高出力化を
図ることができる。 ソース・ドレイン電極やゲート電
極にＡｕ−Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕ以外の金属材
料を用いることもできる。
【００４０】
【発明の効果】深さ方向にエネルギーギャップＥg の変
化するＩｎＧａＡｓＰチャネル層を用いた。ＩｎＧａＡ
ｓＰチャネル層中の電子は低電界ではエネルギーギャッ
プＥgの小さい領域を走り、高電界ではホットになった
電子がエネルギーギャップＥgの大きい領域を走る。
化するＩｎＧａＡｓＰチャネル層を用いた。ＩｎＧａＡ
ｓＰチャネル層中の電子は低電界ではエネルギーギャッ
プＥgの小さい領域を走り、高電界ではホットになった
電子がエネルギーギャップＥgの大きい領域を走る。
【００４１】Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y チャネル層の
組成ｘ，ｙを設定することにより、エネルギーギャップ
Ｅg を０．７５ｅＶから１．３５ｅＶまで変化させるこ
とができる。
組成ｘ，ｙを設定することにより、エネルギーギャップ
Ｅg を０．７５ｅＶから１．３５ｅＶまで変化させるこ
とができる。
【００４２】一様なＩｎＧａＡｓチャネル層と比べて耐
圧を改善することができる。またチャネル層に４元混晶
を用いるので、組成変調しても格子整合したまま膜厚の
制限なく結晶成長させることができる。
圧を改善することができる。またチャネル層に４元混晶
を用いるので、組成変調しても格子整合したまま膜厚の
制限なく結晶成長させることができる。
【００４３】その結果、ヘテロ接合２ＤＥＧ−ＦＥＴに
おいてチャネル層の電子濃度が向上した。また、ＩｎＧ
ａＡｓチャネル層を用いた従来のＦＥＴにおいて問題と
なっていた、高電界駆動時における衝突イオン化による
耐圧の劣化が、本発明のＦＥＴでは大幅に改善されて耐
圧が向上した。さらにチャネル層を走行する電子の実効
ドリフト速度が向上した。高周波特性が向上して、遮断
周波数、雑音指数、電力利得などを向上させることがで
きた。
おいてチャネル層の電子濃度が向上した。また、ＩｎＧ
ａＡｓチャネル層を用いた従来のＦＥＴにおいて問題と
なっていた、高電界駆動時における衝突イオン化による
耐圧の劣化が、本発明のＦＥＴでは大幅に改善されて耐
圧が向上した。さらにチャネル層を走行する電子の実効
ドリフト速度が向上した。高周波特性が向上して、遮断
周波数、雑音指数、電力利得などを向上させることがで
きた。
【図１】（ａ）は本発明の第１の実施例を示す断面図で
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
【図２】（ａ）は本発明の第２の実施例を示す断面図で
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
【図３】（ａ）は本発明の第３の実施例を示す断面図で
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
【図４】（ａ）は本発明の第４の実施例を示す断面図で
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
ある。（ｂ）は（ａ）のＩｎＧａＡｓチャネル層の深さ
方向のエネルギーギャップＥg を示すグラフである。
１ 半絶縁性ＩｎＰ基板 ２ ノンドープＩｎ0.52Ａｌ0.48Ａｓバッファ層 ３ ノンドープＩｎ1-x Ｇａx Ａｓy Ｐ1-y チャネル
層 ３ａ ノンドープＩｎ1-x1Ｇａx1Ａｓy1Ｐ1-y1チャネ
ル層 ３ｂ ノンドープＩｎ1-x2Ｇａx2Ａｓy2Ｐ1-y2チャネ
ル層 ３ｃ ノンドープＩｎ1-x3Ｇａx3Ａｓy3Ｐ1-y3チャネ
ル層 ４ ノンドープＩｎ0.52Ａｌ0.48Ａｓスペーサ層 ５ ＳｉドープＮ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層 ６ ノンドープＩｎ0.52Ａｌ0.47Ａｓショットキー層 ７ ＳｉドープＮ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極
層 ３ａ ノンドープＩｎ1-x1Ｇａx1Ａｓy1Ｐ1-y1チャネ
ル層 ３ｂ ノンドープＩｎ1-x2Ｇａx2Ａｓy2Ｐ1-y2チャネ
ル層 ３ｃ ノンドープＩｎ1-x3Ｇａx3Ａｓy3Ｐ1-y3チャネ
ル層 ４ ノンドープＩｎ0.52Ａｌ0.48Ａｓスペーサ層 ５ ＳｉドープＮ型Ｉｎ0.52Ａｌ0.48Ａｓ電子供給層 ６ ノンドープＩｎ0.52Ａｌ0.47Ａｓショットキー層 ７ ＳｉドープＮ型Ｉｎ0.53Ｇａ0.47Ａｓキャップ層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極
Claims (5)
- 【請求項１】 半絶縁性ＩｎＰ基板の上に順次積層され
た、バッファ層、チャネル層およびＮ型電子供給層に形
成された電界効果トランジスタにおいて、前記チャネル
層が、Ｉｎ1-x Ｇａx Ａｓy Ｐ1-y 層からなり、その組
成ｘ，ｙが深さ方向に変化することを特徴とする電界効
果トランジスタ。 - 【請求項２】 チャネル層であるＩｎ1-x Ｇａx Ａｓy
Ｐ1-y 層のエネルギーギャップＥg が、深さ方向に対し
て単調に連続的に増加している請求項１記載の電界効果
トランジスタ。 - 【請求項３】 チャネル層であるＩｎ1-x Ｇａx Ａｓy
Ｐ1-y 層のエネルギーギャップＥg が、深さ方向に対し
て単調に階段状に増加している請求項１記載の電界効果
トランジスタ。 - 【請求項４】 チャネル層であるＩｎ1-x Ｇａx Ａｓy
Ｐ1-y 層のエネルギーギャップＥg が、前記チャネル層
の所定の深さのところに最小値をもち上下方向に単調に
連続的に増加している請求項１記載の電界効果トランジ
スタ。 - 【請求項５】 チャネル層であるＩｎ1-x Ｇａx Ａｓy
Ｐ1-y 層のエネルギーギャップＥg が、前記チャネル層
の所定の深さのところに最小値をもち上下方向に単調に
階段状に増加している請求項１記載の電界効果トランジ
スタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004473A JPH0815213B2 (ja) | 1993-01-14 | 1993-01-14 | 電界効果トランジスタ |
| US08/544,724 US5596211A (en) | 1993-01-14 | 1995-10-18 | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5004473A JPH0815213B2 (ja) | 1993-01-14 | 1993-01-14 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236898A true JPH06236898A (ja) | 1994-08-23 |
| JPH0815213B2 JPH0815213B2 (ja) | 1996-02-14 |
Family
ID=11585094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5004473A Expired - Fee Related JPH0815213B2 (ja) | 1993-01-14 | 1993-01-14 | 電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5596211A (ja) |
| JP (1) | JPH0815213B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144049A (en) * | 1997-02-05 | 2000-11-07 | Nec Corporation | Field effect transistor |
| JP2002252345A (ja) * | 2001-02-22 | 2002-09-06 | Fujitsu Ltd | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ |
| US6501105B2 (en) | 2000-09-08 | 2002-12-31 | Fujitsu Limited | Compound semiconductor device |
| US6555850B1 (en) * | 1999-02-19 | 2003-04-29 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
| JP2016157747A (ja) * | 2015-02-23 | 2016-09-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JPWO2024237161A1 (ja) * | 2023-05-12 | 2024-11-21 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057566A (en) * | 1998-04-29 | 2000-05-02 | Motorola, Inc. | Semiconductor device |
| US6271547B1 (en) | 1999-08-06 | 2001-08-07 | Raytheon Company | Double recessed transistor with resistive layer |
| US6797994B1 (en) | 2000-02-14 | 2004-09-28 | Raytheon Company | Double recessed transistor |
| CA2456662A1 (en) * | 2001-08-07 | 2003-02-20 | Jan Kuzmik | High electron mobility devices |
| TWI230978B (en) * | 2003-01-17 | 2005-04-11 | Sanken Electric Co Ltd | Semiconductor device and the manufacturing method thereof |
| US6787826B1 (en) * | 2003-03-14 | 2004-09-07 | Triquint Semiconductor, Inc. | Heterostructure field effect transistor |
| US7449728B2 (en) * | 2003-11-24 | 2008-11-11 | Tri Quint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
| US20070200142A1 (en) * | 2006-02-24 | 2007-08-30 | Ching-Sung Lee | High linear enhancement-mode heterostructure field-effect transistor |
| US7745853B2 (en) * | 2008-06-18 | 2010-06-29 | Chang Gung University | Multi-layer structure with a transparent gate |
| US9096419B2 (en) * | 2012-10-01 | 2015-08-04 | Qualcomm Mems Technologies, Inc. | Electromechanical systems device with protrusions to provide additional stable states |
| US10032950B2 (en) | 2016-02-22 | 2018-07-24 | University Of Virginia Patent Foundation | AllnAsSb avalanche photodiode and related method thereof |
| JP6926798B2 (ja) * | 2017-08-04 | 2021-08-25 | 富士通株式会社 | 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び高周波増幅器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55500196A (ja) * | 1978-04-24 | 1980-04-03 | ||
| JPS57160171A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS6474764A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Industrial Co Ltd | Semiconductor device |
| JPH03205834A (ja) * | 1990-01-05 | 1991-09-09 | Hitachi Cable Ltd | 電界効果トランジスタ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4631566A (en) * | 1983-08-22 | 1986-12-23 | At&T Bell Laboratories | Long wavelength avalanche photodetector |
| JPS6414972A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Field-effect transistor |
| JPH0260223A (ja) * | 1988-08-26 | 1990-02-28 | Nec Corp | リトリガブル単安定マルチバイブレータ回路 |
| JPH02202029A (ja) * | 1989-01-31 | 1990-08-10 | Sony Corp | 化合物半導体装置 |
| JP2786327B2 (ja) * | 1990-10-25 | 1998-08-13 | 三菱電機株式会社 | ヘテロ接合電界効果トランジスタ |
| JP2679396B2 (ja) * | 1990-10-25 | 1997-11-19 | 日本電気株式会社 | 電界効果トランジスタ |
| US5206527A (en) * | 1990-11-09 | 1993-04-27 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| JPH05121453A (ja) * | 1991-10-29 | 1993-05-18 | Rohm Co Ltd | 化合物半導体装置 |
| JP3173080B2 (ja) * | 1991-12-05 | 2001-06-04 | 日本電気株式会社 | 電界効果トランジスタ |
-
1993
- 1993-01-14 JP JP5004473A patent/JPH0815213B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-18 US US08/544,724 patent/US5596211A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55500196A (ja) * | 1978-04-24 | 1980-04-03 | ||
| JPS57160171A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS6474764A (en) * | 1987-09-17 | 1989-03-20 | Matsushita Electric Industrial Co Ltd | Semiconductor device |
| JPH03205834A (ja) * | 1990-01-05 | 1991-09-09 | Hitachi Cable Ltd | 電界効果トランジスタ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144049A (en) * | 1997-02-05 | 2000-11-07 | Nec Corporation | Field effect transistor |
| US6184547B1 (en) | 1997-02-05 | 2001-02-06 | Nec Corporation | Field effect transistor and method of fabricating the same |
| US6448119B1 (en) * | 1997-02-05 | 2002-09-10 | Nec Corporation | Field effect transistor and method of fabricating the same |
| US6555850B1 (en) * | 1999-02-19 | 2003-04-29 | Sumitomo Electric Industries, Ltd. | Field-effect transistor |
| US6501105B2 (en) | 2000-09-08 | 2002-12-31 | Fujitsu Limited | Compound semiconductor device |
| JP2002252345A (ja) * | 2001-02-22 | 2002-09-06 | Fujitsu Ltd | Ｉｉｉ−ｖ族化合物半導体を利用した電界効果トランジスタ |
| US6867439B2 (en) | 2001-02-22 | 2005-03-15 | Fujitsu Limited | Field-effect transistor using a group III-V compound semiconductor |
| JP2016157747A (ja) * | 2015-02-23 | 2016-09-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JPWO2024237161A1 (ja) * | 2023-05-12 | 2024-11-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0815213B2 (ja) | 1996-02-14 |
| US5596211A (en) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0514079B1 (en) | High electron mobility transistor and method of manufacture | |
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| JPH06236898A (ja) | 電界効果トランジスタ | |
| JPH10223651A (ja) | 電界効果トランジスタ | |
| KR960000385B1 (ko) | 전계효과트랜지스터 | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| CN112201689B (zh) | 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法 | |
| EP0562551A2 (en) | Heterojunction field effect transistor | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP4766743B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| JPH05315365A (ja) | 電界効果トランジスタ | |
| JP2658513B2 (ja) | 電界効果トランジスタ | |
| JP2581423B2 (ja) | ヘテロ接合ｆｅｔ | |
| JP3122474B2 (ja) | 電界効果トランジスタ | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2701567B2 (ja) | 電界効果トランジスタ | |
| JPH05175246A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3122472B2 (ja) | 電界効果トランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| JP3122473B2 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960730 |
|
| LAPS | Cancellation because of no payment of annual fees |