JPH0260223A - リトリガブル単安定マルチバイブレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に用いられる論理回路に関し、特
に一定のパルス幅をもったパルスを作成するリトリガブ
ル単安定マルチバイブレータ回路に関する。

〔従来の技術〕

一定のパルス幅のパルスを出力するものとして、単安定
マルチバイブレーダ回路がある。この単安定マルチバイ
ブレータ回路におけるそのパルス幅の設定は、キャパシ
タンスＣと抵抗Ｒとの値を適切に設定することにより行
われている。

第３図はそのような単安定マルチバイブレータ回路を示
すものである。まず最初にスイッチＳを閉じ、電源Ｖで
キャパシタンスＣを充電しておく。

その状態でスイッチＳを開くと、キャパシタンスＣに充
電された電荷は抵抗Ｒを通して放電されるため、その放
電波形は第４図に示すようにＣＲの時定数により決まる
電圧信号Ａとなる。この波形をゲート１１に入力し、そ
の入力電圧がゲート１１のスレッショルド電圧Ｖｔｈよ
り高い時は、その出力Ｘは論理値“１”となる。一方、
スレッショルド電圧Ｖｔｈより低い時は出力Ｘは論理値
“０”となり、その結果パルス幅ｔｗのパルスが得られ
る。つまり、パルス幅ｔｗ　はＣＲの放電波形へがスレ
ッショルド電圧Ｖｔｈを越えている時の時間によす決ま
り、キャパシタンスＣおよび抵抗Ｒの値を適当に選択す
ることにより所望のパルス幅を得ることができる。

〔発明が解決しようとする課題〕

ところが、このような従来の単安定マルチバイブレータ
回路では、パルス幅の設定は抵抗Ｒおよびキャパシタン
スＣの値を適当に選択することにより行っているため、
パルス幅の変動が非常に大きい。また、スレッショルド
電圧Ｖｔｈはゲート１１の製造バラツキや温度、電源電
圧等の変動により変化し、一方キャパシタンスＣおよび
抵抗Ｒも製造バラツキや温度等により変化する。従って
、出力Ｘのパルス幅もこれらの変動により変化すること
になる。

特に、広いパルス幅を得ようとする場合、ＣＲの値を大
きく設定することになるが、その場合、その放電波形Ａ
もなまりが大きくなるため、スレッショルド電圧Ｖ　Ｌ
　ｈ　ｓキャパシタンスＣおよび抵抗Ｒの変動がパルス
幅を大きく変動させることになる。

さらにまた、従来の単安定マルチバイブレータ回路では
キャパシタンスＣを用いているので、ＬＳＩ化しにくい
ものであっまた。

〔課題を解決するための手段〕

本発明のリトリガブル単安定マルチバイブレータ回路は
、クロック信号に基づいて所定のパルス幅のパルス信号
を出力するためのカウンタと、このカウンタにクロック
信号を与えるためのゲート回路と、カウンタの出力信号
ふよびトリガ信号を入力しゲート回路の閉鎖を行うＲ−
Ｓフリップフロップとを具備し、トリガ信号をＲ−Ｓフ
リップフロップの一方の入力端子およびカウンタのリセ
ット入力端子に入力し、ゲート回路の出力をカウンタの
クロック入力端子に入力し、カウンタの出力をＲ−Ｓフ
リップフロップの他方の入力端子に入力する構成として
いる。

〔作用〕

これにより、パルス信号のパルス幅は、トリガ信号が入
力されてからカウンタで定められたカラ・ンタ値のクロ
ック信号がカウントされるまでの時間に対応したパルス
幅となる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。本
発明のリトリガブル単安定マルチ／＜イブレータ回路は
、Ｒ−Ｓフリップフロップ１２（以下単にＲ−３ＦＦ１
２という）と、ゲート回路１３およびカウンタ１４とか
らなる。Ｒ−３ＦＦＩ２は２個６２入力ナンドゲート１
５．１６から構成され、互いに出力信号をそれぞれ帰還
している。

そして、入力端子１７にはトリガ信号ａが入力され、出
力端子１８からは所定のパルス幅のノ（パルス信号すが
出力されることとなる。

ゲート回路１３は２入力アンド回路であり、Ｒ−３ＦＦ
１２のナントゲート１５の出力端子からの出力信号Ｃと
、クロック信号ｄとを入力する。

そしてこれら信号ｃＳｄの双方の論理値が“１”である
ときに論理値が“ｌ”となる出力信号ｅを出力する。従
って、信号Ｃが論理値“ｌ”であるときは、出力信号ｅ
はクロック信号ｄとなり、信号Ｃが論理値“０”である
ときは出力信号ｅは論理値“０”の信号となる。

カウンタ１４は信号ｅを入力し、信号ｅがクロック信号
ｄであるときのクロック数をカウントする。すなわち、
入力端子ＣＬＫに入力される信号ｅの入力波形の立上が
りをカウントし、カウント値が所定の値になるとその出
力信号すが論理値“０”になるように構成されている。

またトリガ信号ａはカウンタ１４のＭＲ端子に入力され
、カウンタ１４をリセットし、その出力信号すは論理値
“ｌ＃となる。

第２図は第１図に示した本発明のリトリガブル単安定マ
ルチバイブレータ回路の各部の信号波形を示すタイミン
グ図である。いま、時点ｔｏでトリガ信号ａが論理値“
０”として与えられたとする。そうすると、カウンタ１
４がリセットされ、その出力信号すは論理値“１”とな
る。一方ナンドゲート１５の出力信号Ｃも論理値″１”
となる。

従って、ナントゲート１６のナントゲート１５からの帰
還信号である出力信号Ｃが論理値“１″の状態で、論理
値“１″のトリガ信号ａが与えられたことになるから、
ナントゲート１６の出力信号「は論理値“０”となり、
出力信号Ｃは論理値“１″で保持される。

ゲート回路１３には、論理値が“１”の出力信号Ｃが入
力されるので、ゲート回路１３が開き、クロック信号ｄ
が出力信号ｅとしてカウンタ１４に出力されることにな
る。

カウンタ１４は入力された出力信号ｅの立上がりをカウ
ントする。いま、所定のカウント値を８とすると、カウ
ンタ１４はクロック信号ｄを８個カウントし終えた時点
ｔ１　でその出力信号すの論理値を“０”とする。出力
信号すの論理値が“０”となると、ナントゲート１６の
出力信号ｆは論理値６１″となり、これによってナント
ゲート１５の出力信号Ｃは論理値“０”となる。従って
、ゲート回路１３は閉じ、カウンタ１４へのクロック信
号ｄの供給は停止する。

以上の動作により、カウンタ１４の出力端子１８からは
、カウンタ１４の所定のクロックのカウント値で定まる
パルス幅ｔｗ　のパルスが出力信号すとして出力される
こととなる。一般にクロック信号の周期は高精度に作成
することができるので、パルス幅ｔｗ　も高精度に作成
できる。

〔発明の効果〕

以上述べたように、本発明によればキャパシタンスと抵
抗によってパルス幅の決定をするものではなく、クロッ
ク信号を用いてパルス幅を決定するようにしたので、パ
ルス幅を高精度のものとすることができる。また、ゲー
ト回路およびナンド回路等で構成するようにしているの
で、ＬＳＩ化が容易に図れる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明のリトリガブル単安定マルチバイブレータ回路の
動作説明図、第３図は従来の単安定マルチバイブレータ
回路の構成図、第４図は従来例の動作説明図である。 １２・・・・・・Ｒ−Ｓ　Ｆ　Ｆ。 １３・・・・・・ゲート回路、１４・・・・・・カウン
タ、１５．１６・・・・・・ナンド回路、 １７・・・・・・入力端子、１８・・・・・・出力端子
。

Claims (1)

【特許請求の範囲】
1. クロック信号に基づいて、所定のパルス幅のパルス信号
   を出力するためのゲート回路と、このカウンタに前記ク
   ロック信号を与えるためのゲート回路と、前記カウンタ
   の出力信号およびトリガ信号を入力し前記ゲート回路の
   開閉を行うＲ−Ｓフリップフロップとからなり、前記ト
   リガ信号を前記Ｒ−Ｓフリップフロップの一方の入力端
   子および前記カウンタのリセット入力端子に入力し、前
   記ゲート回路の出力を前記カウンタのクロック入力端子
   に入力し、前記カウンタの出力を前記Ｒ−Ｓフリップフ
   ロップの他方の入力端子に入力することを特徴とするリ
   トリガブル単安定マルチバイブレータ回路。