JPH0623923B2 - シ−ケンサのプロセス入力装置 - Google Patents
シ−ケンサのプロセス入力装置Info
- Publication number
- JPH0623923B2 JPH0623923B2 JP9104285A JP9104285A JPH0623923B2 JP H0623923 B2 JPH0623923 B2 JP H0623923B2 JP 9104285 A JP9104285 A JP 9104285A JP 9104285 A JP9104285 A JP 9104285A JP H0623923 B2 JPH0623923 B2 JP H0623923B2
- Authority
- JP
- Japan
- Prior art keywords
- status
- signal
- time constant
- power source
- input device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はシーケンサのプロセス入力装置、特に状態スイ
ツチの電源としてAC，DCのいずれをも使うシーケンサに
好適なプロセス入力装置に関する。
ツチの電源としてAC，DCのいずれをも使うシーケンサに
好適なプロセス入力装置に関する。
シーケンサの全体構成図を第４図に示す。シーケンサ20
は、入力部14、シーケンス制御部15、出力部16、記憶部
17、レジスタ18、電源18Aより成る。プログラム作成装
置19は、プログラム作成を行う。シーケンス制御部15は
プロセツサより成り、シーケンス処理を行う。記憶部17
は、シーケンス処理プログラム及び各種の入出力データ
の記憶を行う。入力部14は、制御対象の各種状態信号を
取込み入力データとしてシーケンス制御部15へ送る。出
力部16はシーケンサ処理結果である出力データを出力
し、制御対象の操作等に供せしめる。
は、入力部14、シーケンス制御部15、出力部16、記憶部
17、レジスタ18、電源18Aより成る。プログラム作成装
置19は、プログラム作成を行う。シーケンス制御部15は
プロセツサより成り、シーケンス処理を行う。記憶部17
は、シーケンス処理プログラム及び各種の入出力データ
の記憶を行う。入力部14は、制御対象の各種状態信号を
取込み入力データとしてシーケンス制御部15へ送る。出
力部16はシーケンサ処理結果である出力データを出力
し、制御対象の操作等に供せしめる。
一般に、入力部14と出力部16とでプロセス入出力装置を
構成する。以下では、この入力部をプロセス入力装置と
呼ぶこととする。
構成する。以下では、この入力部をプロセス入力装置と
呼ぶこととする。
プロセス入力装置の取込み対象となる状態信号とは、状
態スイツチのON，OFF信号である。状態スイツチは、複
数個存在する。
態スイツチのON，OFF信号である。状態スイツチは、複
数個存在する。
状態スイツチの電源には、AC電源とDC電源とがある。AC
電源とした場合、状態スイツチのON，OFF信号はAC電源
としての脈動がそのまま現われてくる。DC電源とした場
合は、状態スイツチのON，OFF信号は、ＨレベルかＬレ
ベルかの２値信号となりうる。従つて、AC電源の場合と
DC電源の場合とではプロセス入力装置の構成が異なる。
電源とした場合、状態スイツチのON，OFF信号はAC電源
としての脈動がそのまま現われてくる。DC電源とした場
合は、状態スイツチのON，OFF信号は、ＨレベルかＬレ
ベルかの２値信号となりうる。従つて、AC電源の場合と
DC電源の場合とではプロセス入力装置の構成が異なる。
こうしたDC，ACを使い分けて電源を使用するには、プロ
セス入力装置の内部も、そのDC，ACに合せて別々の構成
にすることが考えられる。
セス入力装置の内部も、そのDC，ACに合せて別々の構成
にすることが考えられる。
然るに、別々の構成とすれば、回路点数が２倍となり、
経済的でない。特に、状態スイツチが数100点に達する
ものがあり、その各状態スイツチ対応にAC，DCの切替え
を行うことになり、数多くの回路点数を必要とする。
経済的でない。特に、状態スイツチが数100点に達する
ものがあり、その各状態スイツチ対応にAC，DCの切替え
を行うことになり、数多くの回路点数を必要とする。
本発明は、AC電源とDC電源とのいずれを状態スイツチの
電源として使う場合であつても、簡単な構成で共用化を
はかることを可能としたシーケンスのプロセス入力装置
を提供するものである。
電源として使う場合であつても、簡単な構成で共用化を
はかることを可能としたシーケンスのプロセス入力装置
を提供するものである。
本発明は、状態スイツチ信号を取込むに際して、AC電源
時とDC電源時とで異なる時定数、特にDC電源時に比して
AC電源時の時定数を大きくさせるような回路構成とした
ことに特徴を持つ。
時とDC電源時とで異なる時定数、特にDC電源時に比して
AC電源時の時定数を大きくさせるような回路構成とした
ことに特徴を持つ。
第２図は、本発明のプロセス入力装置を中心とした構成
図である。ｎ個のスイツチSW1〜SWnは、状態スイツチで
ある。AC電源21とDC電源22とは、いずれか一方を接続す
ることによつて電源として使用する。その接続されたAC
電源21又はDC電源22とはスイツチSW0と接続し、正式に
電源となる。状態スイツチSW1〜SWnは制御対象の状態を
示すためのスイツチ群となる。
図である。ｎ個のスイツチSW1〜SWnは、状態スイツチで
ある。AC電源21とDC電源22とは、いずれか一方を接続す
ることによつて電源として使用する。その接続されたAC
電源21又はDC電源22とはスイツチSW0と接続し、正式に
電源となる。状態スイツチSW1〜SWnは制御対象の状態を
示すためのスイツチ群となる。
状態スイツチSW1〜SWnは、いずれもONかOFFかのいずれ
かとなる。
かとなる。
プロセス入力装置14は、状態スイツチSW1〜SWnのONかOF
Fかの状態信号を取込む。プロセス入力装置14は、各状
態信号について“1"か“0"かの２値信号に変換し、出力
データ01〜0nを得る。
Fかの状態信号を取込む。プロセス入力装置14は、各状
態信号について“1"か“0"かの２値信号に変換し、出力
データ01〜0nを得る。
シーケンス制御部15は、出力データ01〜0nを取込み、メ
モリへの格納又は処理対象とする。
モリへの格納又は処理対象とする。
第３図は、波形図を示す。SW1〜SWnの中の１つのスイツ
チSW1での波形図である。SW0をAC電源に倒した場合、状
態信号i1はSWkのON状態では、そのON期間中のAC電源波
形（振幅の大きさは異なることは当然である）相当信号
となる。図では、AC電源の１周期を示す。一方、SW0をD
C電源側に倒した場合、状態信号i1は、SW1のON状態で
は、そのON期間中のDC電源波形（振幅の大きさは当然に
異なる）相当信号となる。
チSW1での波形図である。SW0をAC電源に倒した場合、状
態信号i1はSWkのON状態では、そのON期間中のAC電源波
形（振幅の大きさは異なることは当然である）相当信号
となる。図では、AC電源の１周期を示す。一方、SW0をD
C電源側に倒した場合、状態信号i1は、SW1のON状態で
は、そのON期間中のDC電源波形（振幅の大きさは当然に
異なる）相当信号となる。
一方、状態スイツチSW1がOFF状態のもとでは、SW0がAC
側であるかDC源であるかにかかわらず、状態信号i1は零
レベル信号となる。
側であるかDC源であるかにかかわらず、状態信号i1は零
レベル信号となる。
第１図は本発明のプロセス入力装置の実施例図を示す。
ｎ個の入力回路201〜20nは、同一構成より成り、それぞ
れ１つの状態信号を取込むこととしている。
ｎ個の入力回路201〜20nは、同一構成より成り、それぞ
れ１つの状態信号を取込むこととしている。
各入力回路201〜20nに対して、共通回路23が存在する。
入力回路201は、抵抗1,2,4,5,7,8,ホトカプラ３、トラ
ンジスタ６、コンデンサ９より成る。トランジスタ６の
ON，OFFの制御のために共通回路21がある。
ンジスタ６、コンデンサ９より成る。トランジスタ６の
ON，OFFの制御のために共通回路21がある。
共通回路23は、コンデンサ10，抵抗11，ホトカプラ12，
コンデンサ13より成る。
コンデンサ13より成る。
さて、第２図でDC電源22を接続した場合、この共通回路
23の入力コンデンサ10は、DC電源22からのDC電圧をカツ
トする。従つて、ホトカプラ12は、オフであり信号伝達
を行つていない。この結果、入力回路201のトランジス
タ６は、オンである。
23の入力コンデンサ10は、DC電源22からのDC電圧をカツ
トする。従つて、ホトカプラ12は、オフであり信号伝達
を行つていない。この結果、入力回路201のトランジス
タ６は、オンである。
一方、第２図でAC電源を接続した場合、ホトカプラ12
は、状態信号のレベルの大きさに応じて信号伝達を行
う。即ち、状態信号がOFF（即ち、SW1がOFF）では、信
号伝達は行れず、状態信号がON（即ち、SW1がON）では
その交流電圧（電流）レベルに応じてON，OFFを繰返
す。この交流電圧レベルとは、第３図に示したように正
レベル，負レベルを持つ正弦波である。然るにこの正弦
波レベルに対してフオトカプラ12は、一定の閾値以下の
入力レベルに対してはOFF、即ち信号伝達は行わず、一
定の閾値以上の入力レベルに対してはON、即ち信号伝達
を行う。ここで、閾値レベルとは、ホトカプラ12の感応
値の限界値である。
は、状態信号のレベルの大きさに応じて信号伝達を行
う。即ち、状態信号がOFF（即ち、SW1がOFF）では、信
号伝達は行れず、状態信号がON（即ち、SW1がON）では
その交流電圧（電流）レベルに応じてON，OFFを繰返
す。この交流電圧レベルとは、第３図に示したように正
レベル，負レベルを持つ正弦波である。然るにこの正弦
波レベルに対してフオトカプラ12は、一定の閾値以下の
入力レベルに対してはOFF、即ち信号伝達は行わず、一
定の閾値以上の入力レベルに対してはON、即ち信号伝達
を行う。ここで、閾値レベルとは、ホトカプラ12の感応
値の限界値である。
一方、入力回路201では、以下の動作となる。
ホトカプラ３はSW0がDC側であれば、状態信号のレベル
に応じて信号伝達を行う。即ち、SW1がONであれば、DC
電圧（電流）がホトカプラ３に加わり信号伝達を行い、
SW1がOFFであればホトカプラ３への入力はなく信号伝達
は行わない。
に応じて信号伝達を行う。即ち、SW1がONであれば、DC
電圧（電流）がホトカプラ３に加わり信号伝達を行い、
SW1がOFFであればホトカプラ３への入力はなく信号伝達
は行わない。
一方、SW0がAC側であれば、SW1がOFFの条件下では信号
伝達は行わず、SW1がONの条件下では閾値以上の交流レ
ベルに対してのみ信号伝達を行い、閾値以下の交流レベ
ルに対しては信号伝達は行わない。
伝達は行わず、SW1がONの条件下では閾値以上の交流レ
ベルに対してのみ信号伝達を行い、閾値以下の交流レベ
ルに対しては信号伝達は行わない。
従つて、ホトカプラ３の出力は、第３図に示す如くAC時
とDC時とでは異つた波形となる。ここで、AC時では、閾
値の影響を受けたことになる。
とDC時とでは異つた波形となる。ここで、AC時では、閾
値の影響を受けたことになる。
このAC時とDC時とでそのまま出力信号として送出した場
合、状態信号の判別が困難となる。即ち、ON状態信号相
互の区別、ON状態信号とOFF状態信号との区別が困難と
なる。
合、状態信号の判別が困難となる。即ち、ON状態信号相
互の区別、ON状態信号とOFF状態信号との区別が困難と
なる。
そこで、本実施例では、AC側の場合に発生する波形の乱
れ、特に交流波形の中央部（ゼロクロス付近）で突起す
る微小巾の異常信号3aを除去せしめることにする。
れ、特に交流波形の中央部（ゼロクロス付近）で突起す
る微小巾の異常信号3aを除去せしめることにする。
その除去のために、ホトカプラ３の出力側に時定数回路
を設け、AC時とDC時とで切替えて使用し、AC時には大き
い時定数、DC時には小さい時定数とせしめるようにし
た。
を設け、AC時とDC時とで切替えて使用し、AC時には大き
い時定数、DC時には小さい時定数とせしめるようにし
た。
時定数回路は、抵抗4,5,8,、コンデンサ９で構成され
る。DC側では、ホトカプラ12がオフの故にトランジスタ
６ではオンである。これは、状態信号i1のレベル（“1"
か“0"か）にかかわらず、成立つ。一方、ホトカプラ３
は、DC時の状態信号がＨレベルの時には、信号伝達を行
い、抵抗８を介して出力01を出す。DC時の状態信号がＬ
レベルの時にはホトカプラ３は信号伝達を行わずオフで
ある。
る。DC側では、ホトカプラ12がオフの故にトランジスタ
６ではオンである。これは、状態信号i1のレベル（“1"
か“0"か）にかかわらず、成立つ。一方、ホトカプラ３
は、DC時の状態信号がＨレベルの時には、信号伝達を行
い、抵抗８を介して出力01を出す。DC時の状態信号がＬ
レベルの時にはホトカプラ３は信号伝達を行わずオフで
ある。
このDC側では、時定数Tdは、Td＝（抵抗４と抵抗５の並
列抵抗値）×（コンデンサ９の容量値）となる。
列抵抗値）×（コンデンサ９の容量値）となる。
一方、AC側では、ホトカプラ12がONとOFFとの２つの状
態をとりうる。閾値以上か以下かによつて決まる。ホト
カプラ12のONとOFFとのいかんにかかわらず、抵抗７と
コンデンサ13とで決まる時定数によりトランジスタ６は
AC時常にOFFとなり、この時の出力側の時定数Taは、Ta
＝（抵抗４の値）×（コンデンサ９の値）となる。
態をとりうる。閾値以上か以下かによつて決まる。ホト
カプラ12のONとOFFとのいかんにかかわらず、抵抗７と
コンデンサ13とで決まる時定数によりトランジスタ６は
AC時常にOFFとなり、この時の出力側の時定数Taは、Ta
＝（抵抗４の値）×（コンデンサ９の値）となる。
Td＜Taであり、これから次のことが可能となる。交流側
にあつては、大きい時定数である故に、異常パルス3aを
なまらせることができ、異常パルス3aは小さいレベル波
形4aとなる。波形3b，3cにあつては、図のように波形4
b，4cとなり時定数で一定の立下り、立上りの波形とな
る。
にあつては、大きい時定数である故に、異常パルス3aを
なまらせることができ、異常パルス3aは小さいレベル波
形4aとなる。波形3b，3cにあつては、図のように波形4
b，4cとなり時定数で一定の立下り、立上りの波形とな
る。
直流側にあつては、小さい時定数である故、迅速な応答
が可能となり、第３図の如くなる。
が可能となり、第３図の如くなる。
本発明によれば、DCとACとのいずれも電源とする場合の
シーケンサの入力装置にあつて、DC側とAC側とを区別す
ることなく状態信号を正確に入力データとして取込むこ
とができた。
シーケンサの入力装置にあつて、DC側とAC側とを区別す
ることなく状態信号を正確に入力データとして取込むこ
とができた。
第１図は本発明の実施例図、第２図は本発明のプロセス
入力装置の実施例図、第３図は波形図、第４図はシーケ
ンサの構成図である。 １，２，４，５，11……抵抗、３，12……ホトカプラ、
201，20n……入力回路、９，10，13……コンデンサ。
入力装置の実施例図、第３図は波形図、第４図はシーケ
ンサの構成図である。 １，２，４，５，11……抵抗、３，12……ホトカプラ、
201，20n……入力回路、９，10，13……コンデンサ。
Claims (1)
- 【請求項１】シーケンサのプロセス入力装置において、
複数の状態スイツチと、該複数の状態スイツチに共通で
あつてDC又はAC電源が接続される電源入力端子と、上記
各状態スイツチのON，OFF状態を伝達する、状態スイツ
チ対応の複数個のホトカプラと、該ホトカプラの送信出
力を受けて状態スイツチのON，OFF対応の入力データを
発生する、状態スイツチ対応の複数個の入力回路とを備
え、該入力回路内にあつては、ホトカプラの出力を受け
る時定数回路を持つと共に、該時定数回路は、上記電源
入力端子にDC電源をつないだ時とAC電源をつないだ時と
で互いに異なる時定数を持ち、且つAC電源切替時の時定
数は、DC電源切替時の時定数に比して大としてなるシー
ケンサのプロセス入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9104285A JPH0623923B2 (ja) | 1985-04-30 | 1985-04-30 | シ−ケンサのプロセス入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9104285A JPH0623923B2 (ja) | 1985-04-30 | 1985-04-30 | シ−ケンサのプロセス入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61250703A JPS61250703A (ja) | 1986-11-07 |
| JPH0623923B2 true JPH0623923B2 (ja) | 1994-03-30 |
Family
ID=14015444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9104285A Expired - Lifetime JPH0623923B2 (ja) | 1985-04-30 | 1985-04-30 | シ−ケンサのプロセス入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623923B2 (ja) |
-
1985
- 1985-04-30 JP JP9104285A patent/JPH0623923B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61250703A (ja) | 1986-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6044854B2 (ja) | 信号伝送方式 | |
| JPH0623923B2 (ja) | シ−ケンサのプロセス入力装置 | |
| JPH0149063B2 (ja) | ||
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| JP2844901B2 (ja) | 故障診断装置 | |
| JPH0843503A (ja) | 直列接続された電池特にバッテリ型のモジュールアセンブリ用の測定回路 | |
| JPH0611801Y2 (ja) | サ−マルヘツド駆動装置 | |
| JPH05308244A (ja) | 信号伝送回路 | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| KR0168066B1 (ko) | 인쇄배선판용 동작검사시스템의 방전장치 | |
| JP2521211Y2 (ja) | センサー回路監視装置 | |
| JP2637734B2 (ja) | 出力回路 | |
| JPH0620236Y2 (ja) | 電力回路計測装置 | |
| JPS6156810B2 (ja) | ||
| JP2604546Y2 (ja) | テレビカメラ装置 | |
| JPH0245933Y2 (ja) | ||
| SU1285499A1 (ru) | Устройство дл определени коллективной оценки | |
| JP2548023Y2 (ja) | キー入力装置 | |
| SU972657A1 (ru) | Преобразователь код-ток | |
| SU1515357A1 (ru) | Амплитудный селектор | |
| JPH051824Y2 (ja) | ||
| JP2558728B2 (ja) | 異常割込み処理装置 | |
| JPS5937877Y2 (ja) | バスドライバの誤動作防止回路 | |
| JPH02199919A (ja) | スイッチ入力装置 | |
| JPH05235728A (ja) | 分岐装置 |