JPH0623978B2 - グラフイツクデイスプレイ用マトリクス演算回路 - Google Patents
グラフイツクデイスプレイ用マトリクス演算回路Info
- Publication number
- JPH0623978B2 JPH0623978B2 JP60096510A JP9651085A JPH0623978B2 JP H0623978 B2 JPH0623978 B2 JP H0623978B2 JP 60096510 A JP60096510 A JP 60096510A JP 9651085 A JP9651085 A JP 9651085A JP H0623978 B2 JPH0623978 B2 JP H0623978B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- matrix
- bit
- bits
- decimal point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Complex Calculations (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、グラフイツクデイスプレイに適したマトリク
ス乗算回路に関する。
ス乗算回路に関する。
本発明は、グラフイツクデイスプレイの五機能である図
形の拡大，縮小，回転，透視変換や平行移動等の演算処
理を行うマトリクス乗算回路において、図形データの小
数点位置をベクターデータ単位、およびマトリクス単位
に指定し、前記小数点位置を表わすデジツト値を用い
て、図形データ演算に必要な演算用クロツク数によつて
図形データの最適小数点位置を決定することにより、充
分な精度を保ちながら、高速演算処理を可能としたもの
である。
形の拡大，縮小，回転，透視変換や平行移動等の演算処
理を行うマトリクス乗算回路において、図形データの小
数点位置をベクターデータ単位、およびマトリクス単位
に指定し、前記小数点位置を表わすデジツト値を用い
て、図形データ演算に必要な演算用クロツク数によつて
図形データの最適小数点位置を決定することにより、充
分な精度を保ちながら、高速演算処理を可能としたもの
である。
グラフイツクデイスプレイは、第３図に示したようにホ
ストコンピユータＡから転送されてきた図形データをキ
ーボード等の入力機器Ｃの操作により図形の拡大，縮
小，回転，透視変換，平行移動等のための演算をマトリ
クス乗算回路Ｄによつて行ない、クリツプ回路Ｅで表示
領域からはみだしていないことを検定し、ウインドウ・
ビユーポート変換により表示画面上の座標値に変換して
直線発生回路Ｆにより座標点間を補間するデータを発生
させて画像メモリＧに格納した後、ブラウン管Ｈに表示
する装置である。
ストコンピユータＡから転送されてきた図形データをキ
ーボード等の入力機器Ｃの操作により図形の拡大，縮
小，回転，透視変換，平行移動等のための演算をマトリ
クス乗算回路Ｄによつて行ない、クリツプ回路Ｅで表示
領域からはみだしていないことを検定し、ウインドウ・
ビユーポート変換により表示画面上の座標値に変換して
直線発生回路Ｆにより座標点間を補間するデータを発生
させて画像メモリＧに格納した後、ブラウン管Ｈに表示
する装置である。
この装置において、第４図に示したように点ｐｉ（xi,y
i,zi）に位置する物体像を点pi+1(xi+1,,yi+1,zi+1)に
移動させる場合には、マトリクス乗算回路Ｄによりベク
ターデータ〔xi,yi,zi,１〕とマトリクスとの乗算、つ
まりアフイン変換 により変換後のベクターデータを求める。求められたデ
ータはバスを介してマトリクス乗算回路Ｄよりクリツプ
回路Ｅへ送られる。
i,zi）に位置する物体像を点pi+1(xi+1,,yi+1,zi+1)に
移動させる場合には、マトリクス乗算回路Ｄによりベク
ターデータ〔xi,yi,zi,１〕とマトリクスとの乗算、つ
まりアフイン変換 により変換後のベクターデータを求める。求められたデ
ータはバスを介してマトリクス乗算回路Ｄよりクリツプ
回路Ｅへ送られる。
通常この変換マトリクスの各要素のビツト長は６４ビツ
ト程度（ただし必ずしも６４ビツトに限定されない）が
用いられているが、扱うデータの範囲が広く、小数点以
下、小数点以上の桁は、充分な精度が必要とされる。そ
こで６４ビツトのうち適当な位置に小数点位置を定め使
用する。またベクターデータについてはビツト長は３２
ビツト程度（ただし必ずしも３２ビツトに限定されな
い）が用いられるが、やはり小数点以下の桁が必要であ
り、小数点位置を定めて使用する。これらのデータどう
しの演算は３２ビツト×６４ビツトであり、結果は最大
９６ビツトとなるが、９６ビツトすべてが必要となるこ
とはなく、通常６４ビツト程度を取り出して使用する。
ト程度（ただし必ずしも６４ビツトに限定されない）が
用いられているが、扱うデータの範囲が広く、小数点以
下、小数点以上の桁は、充分な精度が必要とされる。そ
こで６４ビツトのうち適当な位置に小数点位置を定め使
用する。またベクターデータについてはビツト長は３２
ビツト程度（ただし必ずしも３２ビツトに限定されな
い）が用いられるが、やはり小数点以下の桁が必要であ
り、小数点位置を定めて使用する。これらのデータどう
しの演算は３２ビツト×６４ビツトであり、結果は最大
９６ビツトとなるが、９６ビツトすべてが必要となるこ
とはなく、通常６４ビツト程度を取り出して使用する。
従来、これらの演算は固定小数点、すなわちデータの小
数点位置をすべて固定して演算し、結果も小数点以上の
桁数と小数点以下の桁数を固定して得ていた。この方法
だとデータによつては桁落ちが生じることがあり、充分
な精度が得られない問題があつた。
数点位置をすべて固定して演算し、結果も小数点以上の
桁数と小数点以下の桁数を固定して得ていた。この方法
だとデータによつては桁落ちが生じることがあり、充分
な精度が得られない問題があつた。
あるいは従来の他の方法の一つは、データ毎に小数点位
置を定める方法である。すなわち変換マトリクスの１６
個の要素毎に小数点位置を定める方法である。この方法
だと確かに、精度上の問題は向上されるが、ベクターデ
ータとマトリクスの乗算中に実行されるすべての乗算、
加算ごとに小数点位置を合わせる必要が生じ、処理が繁
雑になり、スピードも遅くなるという欠点を有してい
た。
置を定める方法である。すなわち変換マトリクスの１６
個の要素毎に小数点位置を定める方法である。この方法
だと確かに、精度上の問題は向上されるが、ベクターデ
ータとマトリクスの乗算中に実行されるすべての乗算、
加算ごとに小数点位置を合わせる必要が生じ、処理が繁
雑になり、スピードも遅くなるという欠点を有してい
た。
本発明は、このような問題に鑑み、小数点位置をベクタ
ーデータ単位およびマトリクス単位に指定し、この小数
点位置を表わす情報すなわちデジツト値によつてベクタ
ーデータとマトリクスとの演算に必要な演算用クロツク
（シフトクロツク）のクロツク数を求め、このクロツク
により、シリアル乗算器を動作させることにより、充分
な精度を保ちながら乗算を実行し、かつ処理が簡単化さ
れ、もつて高速に処理できるマトリクス乗算回路を提供
することを目的とする。
ーデータ単位およびマトリクス単位に指定し、この小数
点位置を表わす情報すなわちデジツト値によつてベクタ
ーデータとマトリクスとの演算に必要な演算用クロツク
（シフトクロツク）のクロツク数を求め、このクロツク
により、シリアル乗算器を動作させることにより、充分
な精度を保ちながら乗算を実行し、かつ処理が簡単化さ
れ、もつて高速に処理できるマトリクス乗算回路を提供
することを目的とする。
以下に本発明の詳細を図示した実施例に基づいて説明す
る。
る。
なお本実施例では、三次元データで記述するが必ずし
も、三次元データに限定されるものではない。
も、三次元データに限定されるものではない。
第１図は、本発明の一実施例を示す装置のブロツク図、
第２図は第１図の一部を拡大した図、第５図はデータの
一例、第６図はタイムチヤートである。第１図におい
て、マトリクス格納メモリ１は、１６個のマトリクス要
素Ｍ11…Ｍ44を格納するマトリクス格納メモリであつ
て、マトリクス要素の置数は、各マトリクス要素Ｍ11…
Ｍ44をシフトレジスタ３にデータバス４を介して、外部
よりパラレルに置数したのち、シフトレジスタからシリ
アルに読出してマトリクス格納メモリ１にシリアル動作
によつて１ビツトずつ格納される。格納されたデータＭ
11…Ｍ44はシフトクロツクに同期して最下位ビツトから
シリアル形式により、１６要素を同時に出力するように
構成されている。
第２図は第１図の一部を拡大した図、第５図はデータの
一例、第６図はタイムチヤートである。第１図におい
て、マトリクス格納メモリ１は、１６個のマトリクス要
素Ｍ11…Ｍ44を格納するマトリクス格納メモリであつ
て、マトリクス要素の置数は、各マトリクス要素Ｍ11…
Ｍ44をシフトレジスタ３にデータバス４を介して、外部
よりパラレルに置数したのち、シフトレジスタからシリ
アルに読出してマトリクス格納メモリ１にシリアル動作
によつて１ビツトずつ格納される。格納されたデータＭ
11…Ｍ44はシフトクロツクに同期して最下位ビツトから
シリアル形式により、１６要素を同時に出力するように
構成されている。
乗算器２は、データバス４から入力されたベクターデー
タを被乗数とし、前記マトリクス格納メモリ１から出力
されたマトリクス要素を乗数として入力し、ベクターデ
ータとマトリクスの掛算を一度の実行してシフトレジス
タ３に格納する。すなわち乗算結果はシフトレジスタに
残りシフトレジスタ内に残されたデータはマトリクス乗
算回路より出力され、クリツプ回路へ送られる。
タを被乗数とし、前記マトリクス格納メモリ１から出力
されたマトリクス要素を乗数として入力し、ベクターデ
ータとマトリクスの掛算を一度の実行してシフトレジス
タ３に格納する。すなわち乗算結果はシフトレジスタに
残りシフトレジスタ内に残されたデータはマトリクス乗
算回路より出力され、クリツプ回路へ送られる。
シフトクロツク発生部は、演算回路５、シフトカウンタ
６、アンドゲート７、４つのレジスタ（レジスタＡ
(9)、レジスタＢ(10)，レジスタＣ(11)、レジスタＤ(1
2)）と、３つのＡＬＵ（ＡＬＵ１(13)，ＡＬＵ２(14),
ＡＬＵ３(15)）とから成つている。レジスタＡ(9)，レ
ジスタＢ(10)，レジスタＣ(11)、レジスタＤ(12)はデー
タバス４に接続され、デジツト値はデータバス４を介し
て外部よりロード信号５ａ（第６図のロードＡ，ロード
Ｂ，ロードＣ，ロードＤ）に同期して格納される。各レ
ジスタにロードされたデジツト値はＡＬＵ１(13)〜ＡＬ
Ｕ３(15)の入力データとなる。ＡＬＵ１(13)およびＡＬ
Ｕ３(15)は加算，ＡＬＵ２(14)は減算を行なうが、これ
ら３つのＡＬＵにより、乗算に必要とされるシフトクロ
ツク数をデジツト値に応じて求めることができる。最終
的な演算結果がＡＬＵ３(15)から求められたならば、こ
の値をロード信号（第６図のロードＥ）によりシフトカ
ウンタ６にロードする。一方、被乗算は被乗算ロード命
令によりデータバス４から乗算器に入力され、被乗数が
ロードされた後、演算スタート命令が出て乗算が開始さ
れる。この時シフトカウンタ６から演算に必要な時間だ
け（この時間ｔについては第５図中で説明する）イネー
ブル信号を出力し、このイネーブル信号と基準クロツク
をゲート回路７でアンドをとることにより演算に必要な
数だけのシフトクロツクが得られる。
６、アンドゲート７、４つのレジスタ（レジスタＡ
(9)、レジスタＢ(10)，レジスタＣ(11)、レジスタＤ(1
2)）と、３つのＡＬＵ（ＡＬＵ１(13)，ＡＬＵ２(14),
ＡＬＵ３(15)）とから成つている。レジスタＡ(9)，レ
ジスタＢ(10)，レジスタＣ(11)、レジスタＤ(12)はデー
タバス４に接続され、デジツト値はデータバス４を介し
て外部よりロード信号５ａ（第６図のロードＡ，ロード
Ｂ，ロードＣ，ロードＤ）に同期して格納される。各レ
ジスタにロードされたデジツト値はＡＬＵ１(13)〜ＡＬ
Ｕ３(15)の入力データとなる。ＡＬＵ１(13)およびＡＬ
Ｕ３(15)は加算，ＡＬＵ２(14)は減算を行なうが、これ
ら３つのＡＬＵにより、乗算に必要とされるシフトクロ
ツク数をデジツト値に応じて求めることができる。最終
的な演算結果がＡＬＵ３(15)から求められたならば、こ
の値をロード信号（第６図のロードＥ）によりシフトカ
ウンタ６にロードする。一方、被乗算は被乗算ロード命
令によりデータバス４から乗算器に入力され、被乗数が
ロードされた後、演算スタート命令が出て乗算が開始さ
れる。この時シフトカウンタ６から演算に必要な時間だ
け（この時間ｔについては第５図中で説明する）イネー
ブル信号を出力し、このイネーブル信号と基準クロツク
をゲート回路７でアンドをとることにより演算に必要な
数だけのシフトクロツクが得られる。
この演算の経過を第５図に基づき、さらに詳しく説明す
る。１例として被乗数を３２ビツト、そのデジツト値を
ａ、乗数の長さを６４ビツト、そのデジツト値ｂとする
と演算の結果得られるのは９６ビツトである。通常求め
たい結果は、この９６ビツトをすべて必要とせず６４ビ
ツト程度で充分である。したがつてシフトレジスタ３は
６４ビツト幅となつている。第５図において、△マーク
は各データの小数点位置を示している。デジツト値は小
数点以下のビツト長を示すので、第５図の例では、ａ＝
０，ｂ＝３２となる。演算結果として得られる９６ビツ
トデータ（第５図(c)）の小数点位置は図示したように
最下位から３２ビツトめとなる。この小数点位置は第５
図(c)の△印で示されている。前述したように実際には
９６ビツトデータは精度上必要ではなく、６４ビツト程
度あれば充分である。６４ビツトをどのように取り出す
かは、取り扱うデータにより異なる。一例として第５図
(c)のように９６ビツト中、ハツチング部を除く６４ビ
ツトを取り出し最終結果とする場合を考える。すなわち
第５図(d)のようにビツト１６からビツト７９を取り出
して最終結果とする場合である。
る。１例として被乗数を３２ビツト、そのデジツト値を
ａ、乗数の長さを６４ビツト、そのデジツト値ｂとする
と演算の結果得られるのは９６ビツトである。通常求め
たい結果は、この９６ビツトをすべて必要とせず６４ビ
ツト程度で充分である。したがつてシフトレジスタ３は
６４ビツト幅となつている。第５図において、△マーク
は各データの小数点位置を示している。デジツト値は小
数点以下のビツト長を示すので、第５図の例では、ａ＝
０，ｂ＝３２となる。演算結果として得られる９６ビツ
トデータ（第５図(c)）の小数点位置は図示したように
最下位から３２ビツトめとなる。この小数点位置は第５
図(c)の△印で示されている。前述したように実際には
９６ビツトデータは精度上必要ではなく、６４ビツト程
度あれば充分である。６４ビツトをどのように取り出す
かは、取り扱うデータにより異なる。一例として第５図
(c)のように９６ビツト中、ハツチング部を除く６４ビ
ツトを取り出し最終結果とする場合を考える。すなわち
第５図(d)のようにビツト１６からビツト７９を取り出
して最終結果とする場合である。
第１図で示した乗算器２はシリアル乗算器であり、その
乗算結果は最下位ビツト（ＬＳＢと呼ぶ）より、シフト
クロツクに同期して１ビツトずつ出力される。乗算出力
はそのままシフトレジスタ３に入力される。このシフト
レジスタへの入力もシフトクロツクに同期して１ビツト
ずつシリアルに行なわれる。シフトレジスタ３は６４ビ
ツト幅であるため、乗算器２から出力されたデータは、
シフトレジスタ３にシリアルに入力される。ＬＳＢから
ビツト６３まではそのまま保持されるが、シフトクロツ
クが６４パルスを越えた場合は、先に入力されたビツト
が押し出される形で、シフトレジスタ３の外へ出て消滅
する。たとえばシフトクロツクが６６パルス入力された
場合には、シフトレジスタ３からは、ビツト０（ＬＳ
Ｂ）とビツト１の２ビツトが押し出されてしまい、ビツ
ト２〜ビツト６５の範囲のデータが残る。このようすを
第７図に示す。
乗算結果は最下位ビツト（ＬＳＢと呼ぶ）より、シフト
クロツクに同期して１ビツトずつ出力される。乗算出力
はそのままシフトレジスタ３に入力される。このシフト
レジスタへの入力もシフトクロツクに同期して１ビツト
ずつシリアルに行なわれる。シフトレジスタ３は６４ビ
ツト幅であるため、乗算器２から出力されたデータは、
シフトレジスタ３にシリアルに入力される。ＬＳＢから
ビツト６３まではそのまま保持されるが、シフトクロツ
クが６４パルスを越えた場合は、先に入力されたビツト
が押し出される形で、シフトレジスタ３の外へ出て消滅
する。たとえばシフトクロツクが６６パルス入力された
場合には、シフトレジスタ３からは、ビツト０（ＬＳ
Ｂ）とビツト１の２ビツトが押し出されてしまい、ビツ
ト２〜ビツト６５の範囲のデータが残る。このようすを
第７図に示す。
さて第５図の場合には、９６ビツトのうち中間の６４ビ
ツトを残すため、式１に示すように８０パルスのシフト
クロツクが必要である。８０パルスのシフトクロツクを
マトリクス格納メモリ１，乗算器２およびシフトレジス
タ３に同時入力することにより、シフトレジスタにＬＳ
Ｂから１ビツトずつ入力されたデータは、ＬＳＢから最
下位１６ビツトがシフトレジスタから押し出されて消滅
し、シフトレジスタ上には、ビツト１６からビツト７９
が取り残される。このようにして最終的に必要な６４ビ
ツトのデータをシフトレジスタ上に求めることが可能で
ある。
ツトを残すため、式１に示すように８０パルスのシフト
クロツクが必要である。８０パルスのシフトクロツクを
マトリクス格納メモリ１，乗算器２およびシフトレジス
タ３に同時入力することにより、シフトレジスタにＬＳ
Ｂから１ビツトずつ入力されたデータは、ＬＳＢから最
下位１６ビツトがシフトレジスタから押し出されて消滅
し、シフトレジスタ上には、ビツト１６からビツト７９
が取り残される。このようにして最終的に必要な６４ビ
ツトのデータをシフトレジスタ上に求めることが可能で
ある。
最終的な結果第５図(d)のデジツト値ｃをｃ＝１６とし
て与えれば、この乗算に必要なシフトクロツク数は、次
式 式１ ａ＋ｂ−ｃ＋６４＝０＋３２−１６＋６４＝８０ により得られる。これらａ，ｂ，ｃの値は計算に先立ち
データ入力機器ｃまたはプロセツサＩからバスを通じて
マトリクス乗算回路Ｄに与えられる。
て与えれば、この乗算に必要なシフトクロツク数は、次
式 式１ ａ＋ｂ−ｃ＋６４＝０＋３２−１６＋６４＝８０ により得られる。これらａ，ｂ，ｃの値は計算に先立ち
データ入力機器ｃまたはプロセツサＩからバスを通じて
マトリクス乗算回路Ｄに与えられる。
したがつてａ，ｂ，ｃの各データおよび定数値６４をそ
れぞれ第２図のレジスタＡ(9)，レジスタＢ(10)，レジ
スタＣ(11)，レジスタＤ(12)にロードすることにより、
ＡＬＵ１(13)，ＡＬＵ２(14)，ＡＬＵ３(15)を使用して
必要とされるシフトクロツク数が簡単な演算によつて求
められ、その結果をそのままシフトカウンタ６の初期値
として与えれば、シフトカウンタは必要なシフトクロツ
クを発生する時間間隔ｔのあいだイネーブル信号１６を
イネーブル状態（第６図の例ではハイレベル）にする。
その時間ｔは ｔ＝（クロツクの一周期）×（必要とされるシフトクロ
ツク数） である。
れぞれ第２図のレジスタＡ(9)，レジスタＢ(10)，レジ
スタＣ(11)，レジスタＤ(12)にロードすることにより、
ＡＬＵ１(13)，ＡＬＵ２(14)，ＡＬＵ３(15)を使用して
必要とされるシフトクロツク数が簡単な演算によつて求
められ、その結果をそのままシフトカウンタ６の初期値
として与えれば、シフトカウンタは必要なシフトクロツ
クを発生する時間間隔ｔのあいだイネーブル信号１６を
イネーブル状態（第６図の例ではハイレベル）にする。
その時間ｔは ｔ＝（クロツクの一周期）×（必要とされるシフトクロ
ツク数） である。
第６図の信号(XII)から(XV)は、このようすを示してお
り、(XII)はシフトクロツクのイネーブル信号１６であ
り、(XIII)シフトクロツク１７は、イネーブル信号１６
が、ハイレベルの間だけクロツクを発生している。(XII
I)シフトクロツクに同期して(XIV)乗算器出力が、最下
位ビツト（ＬＳＢ）から出力され、シフトレジスタ３に
入力されるが、前半の１６ビツトは押し出されるため、
(XV)最終結果はビツト１６からビツト７９の合計６４ビ
ツトが残される。
り、(XII)はシフトクロツクのイネーブル信号１６であ
り、(XIII)シフトクロツク１７は、イネーブル信号１６
が、ハイレベルの間だけクロツクを発生している。(XII
I)シフトクロツクに同期して(XIV)乗算器出力が、最下
位ビツト（ＬＳＢ）から出力され、シフトレジスタ３に
入力されるが、前半の１６ビツトは押し出されるため、
(XV)最終結果はビツト１６からビツト７９の合計６４ビ
ツトが残される。
これらのデジツト値の計算は、本発明によればベクター
データとマトリクスの掛算に先立つて１回実行するだけ
で良く、小数点位置の制御をマトリクスの各要素ごとに
実行する必要がない。また固定小数点ではないので、ベ
クターデータとマトリクスの掛算によつて小数点以下の
データが桁落ちするなどの欠点も生じない。
データとマトリクスの掛算に先立つて１回実行するだけ
で良く、小数点位置の制御をマトリクスの各要素ごとに
実行する必要がない。また固定小数点ではないので、ベ
クターデータとマトリクスの掛算によつて小数点以下の
データが桁落ちするなどの欠点も生じない。
以上、説明したように本発明によれば、デジツト値を利
用したシフトクロツク数、すなわちシリアル乗算に必要
なクロツク数の演算をマトリクスの各要素単位ではな
く、マトリクス毎に実行することにより、小数点位置を
マトリクスの要素毎に合わせる手間がはぶけ、処理の高
速化をはかることができる。また固定小数点でないので
精度上も充分な演算を実行することができるという長所
を有する。
用したシフトクロツク数、すなわちシリアル乗算に必要
なクロツク数の演算をマトリクスの各要素単位ではな
く、マトリクス毎に実行することにより、小数点位置を
マトリクスの要素毎に合わせる手間がはぶけ、処理の高
速化をはかることができる。また固定小数点でないので
精度上も充分な演算を実行することができるという長所
を有する。
第１図は本発明の一実施例を示す回路ブロツク図、第２
図は第１図の演算回路部の詳細ブロツク図、第３図はグ
ラフイツクデイスプレイの一例を示すブロツク図、第４
図は図形の移動を示す説明図、第５図は演算の一例を示
すデータ図、第６図は本発明の回路の動作を説明するタ
イミング図、第７図はシフトレジスタへデータが入力さ
れるようすを示す図。 １……マトリクス格納メモリ ２……乗算器 ３……シフトレジスタ ４……データバス ５……演算回路 ５ａ……ロード信号 ６……シフトカウンタ ９〜１２……レジスタＡ〜Ｄ １３〜１５……ＡＬＵ１〜３
図は第１図の演算回路部の詳細ブロツク図、第３図はグ
ラフイツクデイスプレイの一例を示すブロツク図、第４
図は図形の移動を示す説明図、第５図は演算の一例を示
すデータ図、第６図は本発明の回路の動作を説明するタ
イミング図、第７図はシフトレジスタへデータが入力さ
れるようすを示す図。 １……マトリクス格納メモリ ２……乗算器 ３……シフトレジスタ ４……データバス ５……演算回路 ５ａ……ロード信号 ６……シフトカウンタ ９〜１２……レジスタＡ〜Ｄ １３〜１５……ＡＬＵ１〜３
Claims (1)
- 【請求項１】データバスを介して被乗数が置数され、乗
数を１ビットずつシリアルに入力して演算を行なうシリ
アル演算手段と、 乗数を格納してシリアルに読出すマトリクス格納手段
と、 前記被乗数の小数点位置を示すデジット値ａ、前記乗数
の小数点位置を示すデジット値ｂ、前記被乗数と前記乗
数を乗算して得られる積のうち必要とする部分の最下位
ビットの位置を示すデジット値ｃ、および前記積のうち
前記必要とする部分の総ビット数を示すデジット値ｄか
ら前記シリアル演算手段および前記マトリクス格納手段
に供給するシフトクロックのパルス数を計算する演算手
段と、 前記演算手段に前記デジット値ａ、ｂ、ｃおよびｄを外
部より直接与える手段とを備えたことを特徴とするグラ
フィックディスプレイ用マトリクス演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60096510A JPH0623978B2 (ja) | 1985-05-07 | 1985-05-07 | グラフイツクデイスプレイ用マトリクス演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60096510A JPH0623978B2 (ja) | 1985-05-07 | 1985-05-07 | グラフイツクデイスプレイ用マトリクス演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61254987A JPS61254987A (ja) | 1986-11-12 |
| JPH0623978B2 true JPH0623978B2 (ja) | 1994-03-30 |
Family
ID=14167119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60096510A Expired - Lifetime JPH0623978B2 (ja) | 1985-05-07 | 1985-05-07 | グラフイツクデイスプレイ用マトリクス演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0623978B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251962A (ja) * | 1985-04-30 | 1986-11-08 | Toshiba Corp | マトリクス乗算器 |
-
1985
- 1985-05-07 JP JP60096510A patent/JPH0623978B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61254987A (ja) | 1986-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635292A (en) | Image processor | |
| US4525796A (en) | Pipelined operation unit for vector data | |
| US4760548A (en) | Method and apparatus for producing a curve image | |
| US4228498A (en) | Multibus processor for increasing execution speed using a pipeline effect | |
| US4704680A (en) | Address computation system for updating starting addresses of data arrays in an array processor within an instruction cycle | |
| JPS6326898B2 (ja) | ||
| US4823258A (en) | Index limited continuous operation vector processor | |
| JPH03105614A (ja) | マトリツクス演算回路 | |
| JP2734711B2 (ja) | 曲線発生装置 | |
| JPH0623978B2 (ja) | グラフイツクデイスプレイ用マトリクス演算回路 | |
| JPH0766372B2 (ja) | 浮動小数点演算処理装置 | |
| JPH0650512B2 (ja) | デ−タ処理装置 | |
| EP0276856B1 (en) | Trigonometric function preprocessing system | |
| JP2716166B2 (ja) | 情報処理装置 | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| JPS6234276A (ja) | グラフイツクデイスプレイ用マトリクス乗算回路 | |
| JP2643279B2 (ja) | 情報処理装置 | |
| JP2852050B2 (ja) | 画像処理装置 | |
| JPH0721155A (ja) | 中央演算処理装置 | |
| RU2058600C1 (ru) | Специализированный вычислитель для устройств машинной графики | |
| JPS6162174A (ja) | 情報婦理装置 | |
| JP3055558B2 (ja) | ｎビット演算装置 | |
| JP3710208B2 (ja) | 画像処理方法及び装置 | |
| JP2650209B2 (ja) | 乗算装置 | |
| JPH0991118A (ja) | 浮動小数点演算装置 |