JPH0721155A

JPH0721155A - 中央演算処理装置

Info

Publication number: JPH0721155A
Application number: JP19076593A
Authority: JP
Inventors: Akio Oba; 章男大場; Masaaki Oka; 正昭岡
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-07-02
Filing date: 1993-07-02
Publication date: 1995-01-24
Anticipated expiration: 2020-02-09
Also published as: JP3618109B2

Abstract

(57)【要約】【目的】ＣＰＵの負担を増加させることなく、幾何演
算を行うことができるようにする。【構成】ｎ×ｍ（ｎ，ｍ≧２）の行列と、ｍ次のベク
トルとの乗算機能と、ｎ次のベクトルとｎ次のベクトル
との加減算機能と、ｎ次のベクトルとｎ次のベクトルと
の項別乗算機能と、ｎ次のベクトルとスカラー値との乗
算機能と、スカラー値間の割算機能とを専用に実行する
専用演算部１００を、ＣＰＵ内部バス２１に対して接続
して設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、グラフィッ
クコンピュータ、特殊効果装置、ゲーム機などのコンピ
ュータを利用した画像生成装置のように高速に画像を生
成し、操作する必要がある装置に使用して好適な中央演
算処理装置（以下、ＣＰＵという）に関する。

【０００２】

【従来の技術】例えばグラフィックコンピュータにより
画像を生成（描画）する場合には、図５に示すような処
理手順で画像描画処理をする。

【０００３】すなわち、コンピュータグラフィックスで
は、描画しようとする物体は小さな基本図形（ポリゴン
（多角形））に分割され、そのポリゴンの形、位置、向
き、色、模様などが画像を決めるポリゴンデータとして
与えられる。ポリゴンの形、位置、向きは、その頂点の
座標で決まる。

【０００４】画像描画処理としては、先ず、ステップＳ
１において、例えばメモリや記録媒体に蓄えられている
描画データを読み込み、ステップＳ２において、その描
画データからポリゴンデータをのみを抽出する。

【０００５】次に、ステップＳ３において所定の入力手
段から入力された視点位置の情報を元に、当該視点に正
対するスクリーンを仮想して、各ポリゴンの頂点座標
を、そのスクリーン上の座標に変換する。この頂点座標
の座標変換は、視点を基準にした物体の向きに変換のた
めの３次元座標変換ＯＰ１と、上記のスクリーンに対し
て視点からの物体までの距離に応じた透視変換（２次元
座標変換）ＯＰ２とを行う。３次元座標変換ＯＰ１は、
座標変換マトリクスを用いて行い、透視変換ＯＰ２は、
頂点の奥行き情報（Ｚ情報）を用いた割算演算を行うも
のである。

【０００６】そして、得られた変換後の頂点データを、
ステップＳ４でメモリから取り出し、ステップＳ５でそ
の座標に従ってビデオＲＡＭ上にポリゴンの描画を行
う。

【０００７】図５の処理を高速に行う装置としては、従
来、図６や図７に示すような構成の画像処理システムを
使用している。

【０００８】図６のシステムにおいては、メインバス１
に対して、ＣＰＵ２と、メインメモリ３とが接続されて
いる。そして、ＣＰＵ２に対してローカルバス介してジ
ェオメトリプロセッサ４が接続され、このジェオメトリ
プロセッサ４に対してローカルバスを介してラスタープ
ロセッサ５が接続される。そして、ラスタープロセッサ
５に対してビデオＲＡＭ６が接続される。

【０００９】また、図７のシステムにおいては、メイン
バス１に対して、ＣＰＵ２、メインメモリ３、ジェオメ
トリプロセッサ７、ラスタープロセッサ８が接続され、
ラスタープロセッサ８に対してビデオＲＡＭ９が接続さ
れる。

【００１０】図６及び図７のシステムにおいて、ＣＰＵ
２はシステム全体のコントロールを行う。ジェオメトリ
プロセッサ４、７は、前述のステップＳ３の座標変換の
ための幾何演算を行う。ラスタープロセッサ５、８は、
前述のステップＳ５のビデオＲＡＭ６、９への描画を行
う。

【００１１】

【発明が解決しようとする課題】以上の図６及び図７の
システムでは、ＣＰＵ２が幾何演算やビデオＲＡＭへの
描画を行う必要がないので、負担が軽くなり、処理速度
を高速にできるが、次のような欠点がある。

【００１２】図６のシステム構成は、ステップＳ３の幾
何演算以降がパイプライン処理により実行されるので、
処理速度が速いが、ＣＰＵ２とジェオメトリプロセッサ
４、ジェオメトリプロセッサ４とラスタープロセッサ５
が、それぞれ独立のローカルバスを介して接続される構
成であるため、ハードウエアの規模が大きくなる欠点が
ある。

【００１３】また、図７のシステム構成では、すべての
情報がメインバス１を通るため、ＣＰＵ２のメインメモ
リ３へのアクセスが妨害され、処理速度がそれだけ遅く
なってしまう。

【００１４】この発明は、上記の点に鑑み、例えば、小
型で、描画機能の高いグラフィック機器を製作する場合
に、ハードウエアを増大させることなく、描画速度を高
めることが可能なＣＰＵを提供することを目的とする。

【００１５】

【課題を解決するための手段】上記課題を解決するた
め、この発明によるＣＰＵは、後述の実施例の参照符号
を対応させると、ｎ×ｍ（ｎ，ｍ≧２）の行列と、ｍ次
のベクトルとの乗算機能と、ｎ次のベクトルとｎ次のベ
クトルとの加減算機能と、ｎ次のベクトルとｎ次のベク
トルとの項別乗算機能と、ｎ次のベクトルとスカラー値
との乗算機能と、スカラー値間の割算機能とを専用に実
行する専用演算部１００を備える。

【００１６】

【作用】上記の構成のこの発明によるＣＰＵを使用し
て、上述の画像処理システムを構成する場合には、ジェ
オメトリプロセッサの機能は、ＣＰＵの専用演算部１０
０で実行される。したがって、その分、メインバスを通
るデータが少なくなり、図６のようなパイプライン構成
を採用しなくても、高速の処理が可能になる。

【００１７】

【実施例】以下、この発明によるＣＰＵの一実施例を図
を参照しながら説明する。

【００１８】図２は、この発明によるＣＰＵ１２を使用
した画像処理システムの構成例である。このシステムで
は、メインバス１１に対してＣＰＵ１２と、メインメモ
リ１３と、ラスタープロセッサ１４とが接続される。ジ
ェオメトリプロセッサの機能部分は、この場合、ＣＰＵ
１２に専用演算部としてマトリクス演算器１００を設け
て、ＣＰＵ１２が行う。

【００１９】この例の場合、ＣＰＵ１２においては、Ｃ
ＰＵ部２２が接続される内部バス２１に対してマトリク
ス演算器１００が接続される。マトリクス演算器１００
は、この例のポリゴンデータの座標変換などの処理のた
めには、ｎ×ｍ＝３×３の行列と、ｍ＝３次のベクトル
との乗算機能と、ｎ＝３次のベクトルとｎ＝３次のベク
トルとの加減算機能と、ｎ＝３次のベクトルとｎ＝３次
のベクトルとの項別乗算機能と、ｎ＝３次のベクトルと
スカラー値との乗算機能と、スカラー値間の割算機能と
を専用に実行する。

【００２０】図１は、この発明によるＣＰＵ１２の一実
施例の構成を示すブロック図である。ＣＰＵ１２では、
外部バスであるメインバス１１に対してバスインターフ
ェイスユニット２４を介して内部バス２１が接続され
る。内部バス２１に対しては、ＣＰＵ部２２と、キャッ
シュメモリ２３が接続される。さらに、内部バス２１に
対してマトリクス演算器１００が接続される。

【００２１】マトリクス演算器１００は、入出力レジス
タ３０と、３個の積和演算回路３１、３２、３３と、割
算器３４とを備えている。また、図示しなかったが、マ
トリクス演算器１００は、ＣＰＵ部２２からの命令を受
信して解読し、レジスタや各回路に制御信号や制御クロ
ックを供給する制御部を備える。

【００２２】３個の積和演算回路３１、３２、３３のそ
れぞれは、係数レジスタ４１、４２、４３と、乗算器５
１、５２、５３と、加減算器６１、６２、６３と、レジ
スタ７１、７２、７３とからなっている。７４は、割算
の際に使用されるスカラー値をストアするレジスタであ
る。

【００２３】係数レジスタ４１、４２、４３は、乗算器
５１、５２、５３に係数をそれぞれ出力すると共に、加
減算器６１、６２、６３に対してレジスタ７１、７２、
７３を介して係数を出力する。乗算器５１、５２、５３
の出力は加減算器６１、６２、６３に供給される。加減
算器６１、６２、６３の出力は、レジスタ７１、７２、
７３に供給されると共に、入出力レジスタ３０に供給さ
れる。さらに、加減算器６３の出力は、割算器３４に供
給される。

【００２４】この例の場合、３個の積和演算回路が設け
られるのは、画像描画処理のための座標変換や透視変換
のために、ｘ，ｙ，ｚの３座標が必要であるので、その
３座標についての演算を並列に行うためである。また、
描画する物体の色は、３原色データで決められるからで
ある。

【００２５】以上の構成のＣＰＵ１２においては、入出
力レジスタ３０と、各係数レジスタ４１、４２、４３及
びレジスタ４４は内部バス２１に接続され、外部バスを
経由せずに高速に読み書きできる。また、入出力レジス
タ３０は、必要なデータを積和演算回路３１、３２、３
３及び割算器３４に送り、そして、演算結果を出力デー
タとして受信し、その演算結果は、内部バス２１を介し
てＣＰＵ部２２に送出する。

【００２６】この場合、この発明によるＣＰＵ１２の構
成は、マトリクス演算器１００に対する命令の与え方の
違いにより、図３あるいは図４のような構成とすること
ができる。すなわち、図３の例は、マトリクス演算器１
００をコプロセッサとして接続する場合の例で、マトリ
クス演算器１００は、インストラクションキャッシュ２
３Ｉから、直接、コプロセッサ命令を受け取り、実行す
る。データは、データキャッシュ２３Ｄから内部バス２
１のデータバス２１Ｄを介して受け取る。

【００２７】図４の例は、マトリクス演算器１００をＣ
ＰＵ１２の内部バス２１上にメモリマップした場合の例
で、この場合は、インストラクションレジスタに命令を
書き込むことにより、演算が実行される。つまり、内部
バス２１のアドレスバス２１Ａ及びデータバス２１Ｄに
より、ＣＰＵ部２２から命令がマトリクス演算器１００
に書き込まれる。

【００２８】図３及び図４の構成のいづれの場合も、外
部バス１１にデータを出力することなく、演算時にＣＰ
Ｕ部２２とマトリクス演算器１００とを並列に駆動する
ことができる。したがって、マトリクス演算器１００で
演算が行われているときであっても、ＣＰＵ部２２は、
内部バス２１を用いて、他の演算を並行して計算するこ
とができる。

【００２９】上述の画像処理装置においては、マトリク
ス演算器１００は、前述した３次元座標変換ＯＰ１及び
透視変換ＯＰ２とを行う。３次元座標変換ＯＰ１は、数
１として示す次式のようなもので、３×３の行列と３次
のベクトルの乗算と、その乗算結果と、３次のベクトル
との加算からなる。

【００３０】

【数１】数１で、［M11,M12,M13,M21,M22,M23,M31,M32,M33 ］は
座標変換マトリクスである。［B1,B2,B3］は頂点座標で
ある。［C1,C2,C3］は平行移動ベクトルである。また、
［A1,A2,A3］は、座標変換後の頂点座標である。

【００３１】また、透視変換ＯＰ２は、数２として示す
次式のようなものである。

【００３２】

【数２】数２で、［O1,O2,O3］はオフセット値、［S1,S2,S3］
は、座標変換後の頂点座標（［A1,A2,A3］）に相当す
る。Ｈは視点から透視変換のスクリーンまでの距離であ
る。［D1,D2,D3］は透視変換後の頂点座標である。

【００３３】上記の座標変換及び透視変換を行う場合に
は、係数レジスタ４１には、乗算器５１用として係数
（M11,M12,M13 ）が、加減算器６１用として係数（C1,O
1 ）が設定され、係数レジスタ４２には、乗算器５２用
として係数（M21,M22,M23 ）が、加減算器６２用として
係数（C2,O2 ）が設定され、係数レジスタ４３には、乗
算器５３用として係数（M31,M32,M33 ）が、加減算器６
３用として係数（C3,O3）が設定される。そして、レジ
スタ７４には、スカラー値Ｈが設定され、割算器３４の
一方の入力として供給されると共に、割算器３４の他方
の入力としては、加減算器６３で求められた値A3が入力
される。

【００３４】そして、入出力レジスタ３０には、ポリゴ
ンの頂点座標［B1,B2,B3］が入力値として設定され、ま
た、演算結果の［A1,A2,A3］、［D1,D2,D3］が出力値と
して設定される。

【００３５】以上の設定により、数１及び数２の演算式
の各行についての演算を、それぞれの積和演算回路３
１、３２、３３が担当し、演算を並列に実行する。

【００３６】コンピュータグラフィックスでは、大気に
よる光の減衰、いわゆるフォグ効果を考慮して、視点か
ら物体までの距離を使って物体の明るさと大気の明るさ
をブレンディングし、遠くのものほどぼんやり見えるよ
うにして、現実の風景に近似するようにすることがあ
る。この際の物体の色を決定する演算も、マトリクス演
算器１００を用いて、同様に行うことができる。

【００３７】この場合にも、数１と全く同じ演算がおこ
なわれる。この場合には、数１において、［M11,M12,M1
3,M21,M22,M23,M31,M32,M33 ］は光源の性質を表すマト
リクスであり、［B1,B2,B3］は光源の方向、つまり光源
ベクトルである。［C1,C2,C3］は周囲光ベクトルであ
る。そして、［A1,A2,A3］は、光源効果を表す。この光
源効果を用いて物体の色［D1,D2,D3］を、数３として示
す次式により求めることができる。

【００３８】

【数３】この数３において、［E1,E2,E3］は物体の元の色、［F
1,F2,F3］はフォグの色、［D1,D2,D3］は求める物体の
色である。Ｐはスカラー値である。このフォグ効果を考
慮した物体の色の演算の場合には、各積和演算回路３
１、３２、３３は、赤Ｒ、緑Ｇ、青Ｂの色データを演算
することになる。

【００３９】そして、この場合には、係数レジスタ３１
〜３３は、マトリクスと加算ベクトルの係数を乗算器５１用：係数（M11,M12,M13,E1）乗算器５２用：係数（M21,M22,M23,E2）乗算器５３用：係数（M31,M32,M33,E3）加減算器６１用：係数（C1,F1 ）加減算器６２用：係数（C2,F2 ）加減算器６３用：係数（C3,F3 ）のように保持する。そして、入出力レジスタ３０には、
光源ベクトル［B1,B2,B3］が入力値として設定され、ま
た、演算結果の［A1,A2,A3］、［D1,D2,D3］が出力値と
して設定される。

【００４０】

【発明の効果】以上説明したように、この発明によれ
ば、ＣＰＵ内に専用演算部をハードウエアとして内蔵し
ているので、幾何演算をその専用演算部に実行させるこ
とにより、ＣＰＵの負荷を減らして、メインバス上でＣ
ＰＵ自身の計算機能を妨害しないようにすることができ
る。

【００４１】したがって、このＣＰＵを使用すれば、図
２のように、メインバスに対してラスタープロセッサを
接続する構成であっても、メインバス上のデータの輻輳
を少なくでき、高速処理が可能になる。このため、この
発明のＣＰＵを用いることにより小型で描画機能の高い
グラフィック機器を作ることができる。

【図面の簡単な説明】

【図１】この発明によるＣＰＵの一実施例のブロック図
である。

【図２】この発明の一実施例のＣＰＵを用いた画像処理
システムの構成例を示す図である。

【図３】この発明によるＣＰＵの一実施例の要部の構成
例を示す図である。

【図４】この発明によるＣＰＵの他の実施例の要部の構
成例を示す図である。

【図５】画像描画処理手順の流れを示す図である。

【図６】従来の画像処理システムの構成例を示す図であ
る。

【図７】従来の画像処理システムの他の構成例を示す図
である。

【符号の説明】

１１メインバス１２ＣＰＵ１３メインメモリ１４ラスタープロセッサ１５ビデオＲＡＭ２１ＣＰＵ内部バス３０入出力レジスタ３１〜３３積和演算回路３４割算器１００マトリクス演算器

Claims

【特許請求の範囲】

【請求項１】ｎ×ｍ（ｎ，ｍ≧２）の行列と、ｍ次の
ベクトルとの乗算機能と、ｎ次のベクトルとｎ次のベクトルとの加減算機能と、ｎ次のベクトルとｎ次のベクトルとの項別乗算機能と、ｎ次のベクトルとスカラー値との乗算機能と、スカラー値間の割算機能とを専用に実行する専用演算部
を備える中央演算処理装置。
【請求項２】上記専用演算部をコプロセッサとして備
え、上記専用演算部の上記の演算機能を組み合わせた演算
を、命令の１つとして実行するようにした請求項１に記
載の中央演算処理装置。
【請求項３】上記専用演算部をコプロセッサとして備
え、上記専用演算部の上記の演算機能を組み合わせた演算
を、命令の組み合わせによって実行するようにした請求
項１に記載の中央演算処理装置。