JPH0624239B2

JPH0624239B2 - 縦形オ−バ−フロ−イメ−ジセンサ−

Info

Publication number: JPH0624239B2
Application number: JP59026601A
Authority: JP
Inventors: 正治浜崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-02-15
Filing date: 1984-02-15
Publication date: 1994-03-30
Anticipated expiration: 2009-03-30
Also published as: JPS60170968A

Description

【発明の詳細な説明】産業上の利用分野本発明は新規な縦形オーバーフローイメージセンサーに
関し、スメア、ブルーミングをより小さくした新規な縦
形オーバーフローイメージセンサーを提供しようとする
ものである。

背景技術固体撮像装置は被写体の高照度部分からの強い光によっ
て過剰電荷が発生し、その過剰電荷によって再生画像が
損なわれるブルーミング、スメア現象が発生するという
大きな欠点を有し、これが実用化を阻む大きな要因とな
る。

そこで、隣接するチャンネル間にオーバーフロードレイ
ンを設け、該オーバフロードレインによって過剰電荷を
吸収するようにする等の対策が講じられた。しかしなが
ら、隣接チャンネル間にオーバーフロードレインを設け
ることは開口率を低くしてしまうという問題を生じる。
そのため、開口率を低くすることなく過剰電荷を吸収で
きるようにすべく案出されたのが縦形オーバーフロー構
造のイメージセンサーである。

第１図は縦形オーバーフロー構造を有する電荷結合ディ
バイス（以下「ＣＣＤ」という。）の光センサーのセル
の断面構造を示すものである。

同図において、ａはＮ⁻型の半導体基板、ｂは半導体基
板ａの表面上に形成されたＰ型半導体ウェルで、その結
合深さは感光素子下において浅く、転送領域下において
深くされている。ｃはフォトダイオード型の感光素子
で、Ｐ型半導体ウェルｂの結合深さの浅い領域の表面に
選択的に形成されたＮ^＋型半導体領域からなる。ｄはＰ
型半導体ウェルｂ表面において感光素子ｃを囲繞するよ
うに形成されたチャンネルストッパで、Ｐ^＋型半導体領
域からなる。ｅはＰ型半導体ウェルｂの表面に形成され
たＮ^＋型の垂直転送レジスタ、ｆは感光素子ｃと垂直転
送レジスタｅとの間を結ぶ読み出しゲート部で、チャン
ネルストッパｄの不純物濃度よりも低い濃度のＰ⁻型半
導体領域からなる。ｇは半導体表面を被覆するシリコン
酸化膜、ｈは転送用の電極である。

このように、縦形オーバーフロー構造の半導体光センサ
ーは半導体基板ａがＰ型ではなくＮ型であり、Ｎ型の半
導体基板ａ上にＰ型半導体ウェルｂを形成し、該Ｐ型半
導体ウェルｂ表面に感光素子ｃ等活性領域を形成してな
るものであり、第２図は感光素子ｃの中央部における深
さ方向のポテンシャルプロフィールを示す。同図におい
て、実線は感光素子ｃに電荷が全く蓄積されていない状
態におけるポテンシャルを示す。

第２図から明らかなように、感光素子ｃとウェルｂとの
間にある高さの障壁が形成される。そして、その障壁を
越える量の電荷が感光素子ｃに生じると、その障壁を越
える分の電荷が半導体基板ａの深さ方向に流れる。従っ
て、感光素子ｃに蓄積される過剰電荷はＰ型半導体ウェ
ルｃを越えて半導体基板ａに流れ、半導体基板ａに吸収
されることになり、隣接チャンネル間にオーバーフロー
ドレインを設ける必要性がなくなる。その結果、開口率
を小さくすることなく過剰電荷の吸収を行うことができ
る。

又、感光素子ｃの深部において光電変化された電荷は半
導体基板ａに吸収される可能性が強くなるのでスメアが
少なくなるという利点がある。これ等の点で縦形オーバ
ーフロー構造の半導体光センサーは優れているといえ
る。

背景技術の問題点しかしながら、縦形オーバーフロー構造のイメージセン
サーにおいてもスメアが約１％出てしまい、スメアを完
全になくすことができなかった。その点について第１
図、第２図に従って具体的に説明する。

感光素子ｃを成すフォトダイオードに寄生する容量をＣ
ｇ、フォトダイオードとその周囲のゲートとの間の容量
をＣｐ、フォトダイオードとその周囲のチャンネルスト
ッパｄとの間の容量をＣｐ、フォトダイオードと半導体
基板ａとの間の容量をＣｂとすると、次式（１）が成立
する。

Ｃｇ＝Ｃｐ＋Ｃｐ′＋Ｃｂ・・・（１）そして、感光素子ｃの中性領域の端の深さをＸ_１、その
位置における電位をφ_１、ポテンシャルバリア、即ち、
障壁の頂部を深さをＸ_２、その深さＸ_２の位置における
電位をφ_２、基板側の空乏層端の深さをＷ、その電位を
φsub とし、又、Ｘ_１とＸ_２の間の容量をＣ_２、Ｘ_２と
Ｗの間の容量をＣ_３、φ_１とφ_２の差、即ち、有効障壁
高さをφｂとし、感光素子ｃに電荷ΔＱが追加されると
すると、φ_１、φ_２、φｂの変動量Δφ_１、Δφ_２、Δ
φｂは次の式（２）、（３）、（４）により表わされ
る。

Δφ_１＝ΔＱ／Ｃｇ・・・（２） Δφ_２＝Δφ_１・Ｃ_２／（Ｃ_２＋Ｃ_３）・・・（３） Δφ≡Δφ_１−Δφ_２＝Δφ_１・Ｃ_３／（Ｃ_２＋Ｃ_３）・・・（４）ここで、Ｒ≡（Ｃ_２＋Ｃ_３）／Ｃ_３とすると、従って、上記式（２）、（４）により次式（６）が成立
する。

又、光電荷の蓄積時間をｔｓ（ｔｓ３ｍsec ）とし、
ｔ＝０でのφｂをφｂ^０とし、光電流をＩｐとする。

すると、光量がオーバーフローが生じない程度に少ない
と、増加する電荷ΔＱ（エレクトロン、従ってΔＱ＜
０）は次式（７）で表わされる。

ΔＱ＝Ｉｐ・ｔｓ・・・（７）ところで、電荷が蓄積されるとその増加電荷ΔＱに対応
して障壁高さがある量Δφｂ減少する［式（６）参
照］。その結果、φｂがある程度（約０．５Ｖ）以下に
なればオーバーフローを開始する。ここで、オーバーフ
ロー開始時の光電流をＩｋ、同じく電荷をＱｋ、同じく
障壁の高さをφbkとし、又、Ｉｋ０．２μＡ／ｃ
ｍ²、φbk０．５Ｖとする。

光量が多く光電流ＩｐがＩｋを越えると、感光素子ｃに
は一部の電化しか蓄積されないので光電流Ｉｐと電荷Δ
Ｑとの関係は直線性を失い、第３図に示すような曲線で
表わされる。そして、第４図に示すように障壁（その有
効高さφｂ＝φｂ^０＋Δφｂ［但し、Δφｂ＜０］）を
越えて基板ａに流れる光電流Ｉofは次式（８）で表わさ
れる。

そして、上記式（８）及び前述の式（６）から、オーバ
ーフロー後の感光素子ｃに蓄積される電荷ΔＱは次式
（９）で表わされる。

尚、上記式（８）及び（９）において、ｑは１つの電子
の持つ電荷、Ｄは電子の拡散係数、Ｎｄはフォトダイオ
ード（即ち、感光素子ｃ）のドナー濃度、ｋはボルツマ
ン定数、Ｔは絶対温度、Ｌｂは障壁の有効長である。

上記式（９）から、オーバーフローしてから感光素子ｃ
に蓄積される電荷の量は光量のｌｏｇに比例し、かつ、
ＲＣｇに比例することが明らかである。

上記式（１）〜（９）及び第１図乃至第４図に沿って述
べたことを要約すると、ポテンシャルプロフィールは決
して不変でなく、感光素子ｃに蓄積される電荷の量によ
って変化し、電荷の量が増加するとそれに応じて障壁の
ポテンシャルも第２図における上側に移動してしまう。
その結果、オーバーフローが開始されても、電荷蓄積開
始時点における障壁を越える電荷のすべてが半導体基板
ａに吸収されてしまうわけではなく、一部は感光素子ｃ
内に蓄積されてしまうことになる。従って、過剰電荷の
すべてを完全に感光素子ｃから基板ａへ排除することが
できるわけではない。

ちなみに、入射光量がオーバーフローを開始する量から
その１０倍に増えることによって生じる信号電荷ΔＱｄ
［≡ΔＱ（１０Ｉｐ）−ΔＱ（Ｉｐ）］は次式（１０）
で表わされる。

そして、その変化に伴う感光素子ｃの電位の変化Δ
φ_１，ｄは次式（１１）で表わされ、その値だけ減少す
る。

ここで、Ｘ_２−Ｘ_１＝０．５μ、Ｗ＝８μ、Ｃｇ＝４×
１０^-15 Ｆ、温度が２５℃、Ｒ＝１６とすると、 Δφ_１，ｄ＝０．９２［Ｖ／decade］・・・（１２） ΔＱｄ／ｑ＝２×１０^４［個／decade］・・・（１３）となる。

このような例によればオーバーフローが生じるような光
が入射された場合と、オーバーフローが生じる光の１０
倍の光が入射された場合とでは、感光素子ｃが０．９２
［Ｖ］も変化し、感光素子ｃに蓄積される電子の個数も
２×１０^４多くなる。

更に、光量が大きい場合には過剰電荷がレジスタ側にも
流れ込むという問題もある。この点について第５図に従
って説明する。

第５図は第１図のＶ−Ｖ線に沿う部分のポテンシャルプ
ロプィールの変化を示すものであり、同図において破線
は感光素子ｃに全く電荷が存在していない状態における
プロフィールを、実線はオーバーフローを開始する状態
におけるプロフィールを、２点鎖線は電荷が多すぎてレ
ジスタｅ側にも電荷が流れ出すような状態におけるプロ
フィールを示す。

オーバーフロー開始時点における障壁の頂部と読み出し
ゲートｆの間の電位差φmgが約１Ｖであるとすると、オ
ーバーフロー開始後光量がオーバーフロー開始時の光量
の１０倍に増加すると、感光素子ｃの電位は約０．９２
Ｖ［前記式（１２）参照のこと］となる。その結果、φ
mgは０．０８Ｖとなり、略０Ｖといえる程度の電位差し
かないことになる。即ち、ポテンシャル的に読出しゲー
ト部ｆと障壁が略同等になる。従って、光量がオーバー
フロー開始における光量の１０倍を越えると、電荷は半
導体基板ａ側へ流れるだけでなく、読み出しゲート部ｆ
を通って垂直レジスタｅにも流れ込むという現象も生
じ、スメアを生ぜしめる。

又、オーバーフロー開始時点における障壁の頂部と読み
出しゲートｆ間の電位差φmgが前述のような１Ｖではな
く、２Ｖの場合であっても光量がオーバーフロー開始時
の１００倍を越えると同じようなスメアが発生すること
になる。そして、その場合オーバーフロー開始後に感光
素子ｃに蓄積される電子の数（Ｑ／ｑ）は４万個に達す
る。

上記事項は理論的に導き出したものであるが、これは実
験によっても裏付けられているのでその実験結果につい
ても説明する。

第６図は実験対象とした半導体光センサーの断面構造を
示すものである。この半導体光センサーは透明電極型の
ものであり、ｉはポリシリコンからなる透明電極であ
る。第７図は感光部の中央部における深さ方向の不純物
濃度分布を示し、同図において、１点鎖線はアクセプタ
であるボロンの濃度、破線はドナーであるリンの濃度、
そして、実線は半導体の実質的な不純物濃度を示す。
又、第８図は感光部の中央における深さ方向のポテンシ
ャルプロフィールを示す。このポテンシャルプロフィー
ルは本願出願人会社が開発したプロセスシュミレータに
より求めたものである。

この装置においては、Ｘ_２−Ｘ_１＝０．４７μ、Ｗ＝
９．３８μであったので、前記Ｒ［前記式（５）参照］
≒２０である。従って、前述の式（１０）に基づいてΔ
Ｑｄを算出すると、ΔＱｄ＝１．６１×１０^３個／１１
μ^２decadeとなる。これに感光部の面積約６０μ^２を乗
じると、９．６８×１０^４／decadeという演算結果が得
られる。即ち、光量がオーバーフロー開始後その開始時
における光量の１０倍の量まで増加した時の増加電子の
数が９．６８×１０^４であるということが演算で求めら
れる。これに対して、実験によれば、同じプロセスで同
じように製造した５つのサンプルについて、１１．１×
１０^４／decade、７．０×１０^４／decade、１２．２×
１０^４／decade、９．８×１０^４／decade、９．３×１
０^４／decadeという測定結果が得られた。この５つのサ
ンプルについての平均を求めれば９．８８×１０^４／de
cadeとなり、演算により求めた値とは僅かに２％程度の
差異があるにすぎず、略一致している。従って、前述の
式（１０）は充分に根拠のあるものといえよう。

ところで、上述のように縦形オーバーフロー構造の半導
体光センサーに生じるスメアをできるだけ少なくするた
めに本願発明者が最初に考察したのが、前記式（１１）
におけるＲをより小さくすることである。そして、感光
部の基本的構造を変えることなくＲを小さくするために
はＸ_２をより大きくする（換言すれば、障壁の頂部をよ
り深いところに位置させるようにする）ことが必要とな
り、第９図（Ａ）に示すような不純物濃度分布にしてＰ
型半導体ウェル層ｂを厚くすることが好ましいと考え
た。ところで、このようにした場合には、第９図（Ｂ）
の実線に示すようななだらかなポテンシャルプロフィー
ルになり、電荷が受光素子内に発生しない状態における
障壁の頂部の深さＸ_２は深くすることができる。しか
し、そのようにすると障壁を成すＰ型半導体ウェルの不
純物濃度は必然的に高くすることができない。そして、
Ｐ型半導体ウェルの不純物濃度が低い程電荷蓄積量の違
いに基づく障壁のポテンシャルプロフィールの変動量が
大きくなる。そして、感光部に電荷が蓄積されるとそれ
に応じてポテンシャルプロフィールが破線、２点鎖線に
示すように変化し、感光部内の電荷が増える程障壁の深
さＸ_２が浅くなる。従って、電荷が感光部内に蓄積され
ないときのＲは小さくても肝腎のオーバーフローが生じ
たときのＲは決して小さくはならない。しかも、Ｘ_２が
小さくなると分光感度が変化してしまうという問題もあ
る。従って、第９図（Ａ）に示すような不純物濃度分布
にすることも決して好ましくはないことが明らかになっ
た。

発明の目的しかして、本発明はスメア、ブルーミングの小さな新規
な縦形オーバーフローイメージセンサーを提供しようと
するものである。

発明の概要上記目的を達成する本発明縦形オーバーフローイメージ
センサーは、各セルの光電変換により生じた電荷を蓄積
する第１導電型の電荷蓄積領域と、それより下側の第１
導電型半導体領域との間に上記電荷蓄積領域から深さ方
向への電荷の流れに対する障壁を成す第２導電型半導体
領域を有し、該第２導電型半導体領域に所定のバイアス
電圧が印加されるようにした縦形オーバーフローイメー
ジセンサーにおいて、上記電荷蓄積領域と、上記第２導
電型半導体領域との間に、該電荷蓄積領域の不純物濃度
よりも低い濃度の第１導電型半導体、前記障壁を成す半
導体領域の不純物濃度よりも低い濃度の第２導電型半導
体及び真性半導体のなかから選ばれた少なくとも一つの
半導体からなるバッファ領域が位置されてなることを特
徴とするものである。

実施例以下に、本発明縦形オーバーフローイメージセンサーを
添附図面に示した実施例に従って詳細に説明する。

第１０図及び第１１図は本発明縦形オーバーフローイメ
ージセンサーの実施の一例を説明するためのものであ
る。

図面において、１はＮ⁻型の半導体基板、２は該半導体
基板１表面上に形成された応Ｐ型半導体ウェルで、その
結合深さは感光素子下において浅く、転送領域下におい
て深くされている。このＰ型半導体ウェル２は半導体板
１表面にボロン等のＰ型不純物イオンをイオンインプラ
ンテーションすることにより、あるいはエピタキシャル
成長法によって形成される。

３は半導体ウェル２の表面に形成された真性半導体層
で、例えばエピタキシャル成長法により形成される。

４はフォトダイオード型の感光素子で、真性半導体層３
表面に選択的にリン等のＰ型不純物を拡散することによ
り形成されたＮ^＋型半導体領域からなる。５はチャンネ
ストッパで、真性半導体層３の表面において受光素子４
を囲繞するように形成されたＰ^＋型半導体領域からな
る。６は真性半導体層３表面に形成されたＮ^＋型の垂直
転送レジスタ、７は真性半導体層３表面において受光素
子４と垂直転送レジスタ６の間を結ぶ読み出しゲート部
で、チャンネルストッパ５の不純物濃度よりも低い濃度
のＰ型半導体領域からなる。８は半導体表面を被覆する
シリコン酸化膜、９は転送用の電極である。

第１１図（Ａ）は第１０図に示したイメージセンサーの
不純物濃度分布を示し、同図（Ｂ）はポテンシャルプロ
フィールを示す。

このように、第１０図に示す縦形オーバーフローイメー
ジセンサーはＰ型半導体ウェル層２の表面に真性半導体
層３を形成し、該真性半導体層３の表面に感光素子４等
を形成してなるものであり、光電変換により生じた電子
が蓄積されるＮ^＋型の感光素子４と、電子の深さ方向へ
の流れに対して障壁となるＰ型半導体ウェル２との間に
真性半導体からなるバッファ領域１０が位置せしめられ
ている。そして、このように感光素子４と半導体ウェル
２との間にバッファ領域１０を存在させているので半導
体ウェル２からなる障壁の深さＸ_２を深くし、障壁を感
光素子４の底部から離すことができる。即ち、Ｘ_２−Ｘ
_１を大きくすることができる。

勿論、第９図（Ａ）、（Ｂ）に示すようにバッファ領域
を設けることなく障壁の深さＸ_２を深くすることができ
るが、このようにした場合には前述のとおりＰ型半導体
ウェルの不純物濃度が必然的に低くなってしまう。従っ
て、感光素子に電子が蓄積されることによってポンテン
シャルが大きく変動してしまい、結局、第９図（Ｂ）の
破線、２点鎖線によって示すように感光素子の電荷の蓄
積量が多くなった場合における障壁の深さＸ_２が浅くな
り、前記式（１１）における光量が大のときのＲが決し
て小さくなることはない。

しかるに、本発明のようにバッファ領域１０を形成する
こととすればＰ型の半導体ウェル２の不純物濃度を低く
することなく障壁の深さＸ_２を深くしてＸ_２−Ｘ_１を大
きくすることができる。従って、感光素子４の電荷蓄積
量が増えても障壁の深さＸ_２は必ずＰ型半導体ウェル２
内に収まるため、第９図の例と比較してＸ_２の変動をよ
り抑制でき、オーバーフローが生じる時におけるＲを小
さくすることができる。依って、オーバーフロー開始後
において感光素子４に蓄積される電荷量の量を少なくす
ることができる。

他の実施例尚、バッファ領域１０は必ずしも真性半導体にする必要
はなく、Ｐ型半導体ウェル２の不純物濃度よりも低い濃
度のＰ型半導体にしてもよい。即ち、半導体ウェル２の
形成後半導体表面に真性半導体層３に代えて不純物濃度
の低いＰ⁻型半導体層をエピタキシャル成長させ、その
Ｐ⁻型半導体層表面に感光素子４等を形成するようにし
て良い。第１２図（Ａ）及び（Ｂ）はそのようにしたセ
ンサーの不純物濃度分布及びポテンシャルプロフィール
を示す。このようにしても真性半導体からなるバッファ
領域１０を設けた場合と略同じ効果が得られる。

又、バッファ領域１０をＰ⁻型半導体ではなく感光素子
４の不純物濃度よりも低い濃度のＮ⁻型半導体により形
成しても良い。第１３図（Ａ）及び（Ｂ）はＮ⁻型半導
体からなるバッファをイオンインプランテーションによ
り形成したセンサーの不純物濃度分布及びポテンシャル
プロフィールを示すものである。

更に又、バッファ領域１０を例えばＰ⁻型半導体とＮ⁻
型半導体とからなる２層構造にしても良い。第１４図
（Ａ）及び（Ｂ）はそのようなセンサーの不純物濃度分
布及びポテンシャルプロフィールを示すものである。こ
のようにバッファ領域１０を多層構造にしても良い。多
層構造のバッファ領域１０としてＰ⁻型半導体とＮ⁻型
半導体とからなるもののほかＰ⁻型半導体と真性半導体
からなるもの、Ｎ⁻型半導体と真性半導体からなるも
の、あるいはＰ⁻型半導体とＮ⁻型半導体と真性半導体
からなる３層構造のものも考えられる。

上述したように、バッファ領域１０には種々の構造のも
のが考えられるが、どの構造にしても効果には大きな差
異が生じない。

尚、Ｎ⁻型半導体によりバッファ領域１０を構成したバ
ーチュアルゲートセンサーについて解析を行い、前述の
式（１０）のΔφ_１，ｄを０．２５Ｖ／decadeにするこ
とができるという解析結果が得られた。この点について
具体的に述べる。第１５図はそのバーチュアルゲートセ
ンサーについてシュミレーションにより求めた不純物濃
度分布を示すものである。そして、実線はＰ型あるいは
Ｎ型の実質的な不純物濃度を示し、破線はドナーである
リンの不純物濃度を示し、１点鎖線はアクセプタである
ボロンの不純物濃度を示す。このセンサーは具体的に
は、先ずＮ⁻型半導体基板表面にＰ型半導体ウェルを形
成するためのＰ型不純物拡散を行い、その拡散の途中で
Ｎ型不純物を拡散して不純物として追加する（二重拡
散）ことによってＮ⁻（バッファ領域）／Ｐ（ウェル）
／Ｎ⁻の三層構造の基板をつくる。その後、感光素子を
形成するためのＮ型不純物のイオン打込みを行い、更に
仮想ゲート電極を形成するためのＰ型不純物のイオン打
込みを行うことにより形成されたものである。そして、
１次元の静電解析によりＸ_１＝０．９５μ、Ｘ_２＝３．
０５μ、Ｗ＝１０．０２μ（尚、Ｖsub ＝１０Ｖ）とい
う解析結果が得られた。その結果、となる。従って、Δφ_１，ｄ＝０．２５［Ｖ／decade］
となり、従来の０．９Ｖ／decade］に対して３分の１以
下にすることができる。つまり、オーバーフロー開始時
の光量の１０^４倍の光量になるまではスメアが発生しな
い。

尚、高エネルギー例えば２ＭｅＶでボロンを打ち込むと
第１６図に示すように半導体表面から約３．０μ程度の
深い位置にＰ型半導体領域を形成することができ、しか
もその広がりを０．２μ程度に抑制することができる。
従って、Ｐ型半導体ウェルをこのように高エネルギーの
イオンインプランテーションにより半導体表面から３μ
の深さの位置に形成することとすればＷを５μ程度にす
ることができる。すると、Ｘ_１を１μに設定したとすれ
ばＲを２にすることができる。その結果、 Δφ_１，ｄ＝０．１１［Ｖ／decade］とすることができる。従って、Δφｍｇ＝１Ｖである場
合でも受光量がオーバーフロー開始時の光量の１０^９倍
になるまではスメアが発生しない。従って、スメアを略
完璧に防止することができる又、障壁の位置は常にＰ型半導体ウェル領域にのみ存在
するが、Ｐ型半導体ウェル領域の厚さを例えば０．３μ
というようにきわめて薄くすることができるので、感光
素子への電荷の蓄積量に変化が生じてもＸ_２の変化はほ
とんど生じない。従って、分光感度が非常に安定する。

そして、Ｒを小さくすることによって第１７図に示すよ
うに感光素子にオーバーフロー開始後に蓄積する電荷量
を少なくすることができるので、第５図において示した
ような垂直転送レジスタへのオーバーフローが発生する
惧れもなくすことができる。

発明の効果以上に述べたように、本発明縦形オーバーフローイメー
ジセンサーは、各セルの光電変換により生じた電荷を蓄
積する第１導電型の電荷蓄積領域と、それより下側の第
１導電型半導体領域との間に上記電荷蓄積領域から深さ
方向への電荷の流れに対する障壁を成す第２導電型半導
体領域を有し、該第２導電型半導体領域に所定のバイア
ス電圧が印加されるようにした縦形オーバーフローイメ
ージセンサーにおいて、上記電荷蓄積領域と、上記第２
導電型半導体領域との間に、該電荷蓄積領域の不純物濃
度よりも低い濃度の第１導電型半導体、前記障壁を成す
半導体領域の不純物濃度よりも低い濃度の第２導電型半
導体及び真性半導体のなかから選ばれた少なくとも一つ
の半導体からなるバッファ領域が位置されてなることを
特徴とするものである。従って、本発明によれば充分な
不純物濃度を持つＰ型半導体領域を電子蓄積領域から充
分に離して形成することができる。依って、前述の式
（９）におけるＲを電荷蓄積量の多少を問わず小さくす
ることができ、第１７図に示すようにオーバーフロー後
に感光素子に蓄積される電荷量をきわめて少なくするこ
とが可能であり、スメア、ブルーミングを有効に防止す
ることができる。

【図面の簡単な説明】

第１図乃至第９図は背景技術を説明するためのもので、
第１図は従来の縦形オーバーフローイメージセンサーの
セルを示す断面図、第２図はそのセンサーのポテンシャ
ルプロフィール図、第３図は光電流と感光素子の蓄積電
荷量との関係図、第４図は障壁を越えてオーバーフロー
電流が流れることを示すためのポテンシャルプロフィー
ル図、第５図は第１図のＶ−Ｖ線に沿う部分のポテンシ
ャルプロフィール図、第６図は実験対象とした透明電極
タイプのセンサーのセルを示す断面図、第７図はそのセ
ンサーのセル中心における深さ方向の不純物濃度分布を
示す図、第８図は第６図に示すセンサーのポテンシャル
プロフィール図、第９図は従来の縦形オーバーフローイ
メージセンサーにおいてＰ型半導体ウェルを深くした場
合の問題を説明するためのもので、同図（Ａ）は不純物
濃度分布図、（Ｂ）はポテンシャルプロフィール図、第
１０図は本発明縦形オーバーフローイメージセンサーの
実施の一例を示すセルの断面図、第１１図（Ａ）は第１
０図に示すセンサーのセル中心における深さ方向の不純
物濃度分布図、同図（Ｂ）は同じくポテンシャルプロフ
ィール図、第１２図乃至第１４図は本発明縦形オーバー
フローイメージセンサーの各別の実施例を説明するため
のもので、その各図の（Ａ）はセル中心における深さ方
向の不純物濃度分布図、同じく（Ｂ）はポテンシャルプ
ロフィール図、第１５図は本発明の効果の確認のための
解析をしたバーチュアルゲートセンサーの不純物濃度分
布図、第１６図はＰ型半導体ウェルを高エネルギーのイ
オンインプランテーションにより形成する技術の説明の
ための不純物濃度分布図、第１７図は本発明の効果を説
明するための光電流と蓄積電荷量との相関図である。符号の説明２……障壁を成すＰ型半導体領域、４……電子蓄積領域、１０……バッファ領域

Claims

【特許請求の範囲】

【請求項１】各セルの光電変換により生じた電荷を蓄積
する第１導電型の電荷蓄積領域と、それより下側の第１
導電型半導体領域との間に上記電荷蓄積領域から深さ方
向への電荷の流れに対する障壁を成す第２導電型半導体
領域を有し、該第２導電型半導体領域に所定のバイアス
電圧が印加されるようにした縦形オーバーフローイメー
ジセンサーにおいて、上記電荷蓄積領域と、上記第２導電型半導体領域との間
に、該電荷蓄積領域の不純物濃度よりも低い濃度の第１
導電型半導体、前記障壁を成す半導体領域の不純物濃度
よりも低い濃度の第２導電型半導体及び真性半導体のな
かから選ばれた少なくとも一つの半導体からなるバッフ
ァ領域が位置されてなることを特徴とする縦形オーバーフローイメージセンサー