JPH06243052A - シリアル通信エラー処理方法 - Google Patents

Abstract

(57)【要約】 【目的】 シリアル通信でハングアップに入ることを防
止する。 【構成】 マイクロコンピュータは、ＩＣとシリアル通
信でアドレスの送信及びデータの送受信を行う。マイク
ロコンピュータは、ＡＣＫ信号がＨレベルを確認してＳ
ＴＢ信号をＬレベルにする。この直後にＩＣがＡＣＫ信
号をＬレベルにすると、入出力信号として８ビット分の
アドレスまたはデータを送受信する。ＳＣＫ信号はこの
ときクロックパルスを送出している。送受信が正常に終
了すると、ＡＣＫ信号がＨレベルになってからマイクロ
コンピュータはＳＴＢ信号をＨレベルにする。マイクロ
コンピュータは、一定時間たってもＡＣＫ信号がＨレベ
ルにならないときは通信エラーが発生したものと判断
し、強制的にＳＴＢ信号をＨレベルにして通信を異常終
了させる。ＩＣは、通信が異常終了すると、入力中のア
ドレスまたはデータをラッチしない。異常通信終了後
に、マイクロコンピュータ、ＳＴＢ信号をＬレベルにし
て通信エラーが生じたアドレス又はデータから通信を再
開する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリアル通信エラー処
理方法に関するものである。

【０００２】

【従来の技術】マイクロコンピュータとＩＣとの間、マ
イクロコンピュータとマイクロコンピュータとの間でデ
ータを通信する際に、データ量が少ない場合はシリアル
通信が用いられることが多い。このシリアル通信は伝送
するデータのビット数に合わせたデータ伝送線の本数が
必要なく、データ線は２本又は１本でよいから、データ
伝送線の本数や接続ピンの個数に制約があったりする場
合に大変便利である。

【０００３】シリアル通信では、データの他にタイミン
グ信号や送受信の状態をそれぞれ相手側に知らせる制御
信号が用いられ、これらの信号は各信号線を用いて入出
力されている。双方が通信を行う場合は、制御信号の状
態からデータ送受信可能状態、送受信待機状態や要求、
送信開始、受け取り完了などの状態を判断している。

【０００４】

【発明が解決しようとする課題】しかしながら上記の方
法では、何らかの理由で通信エラーが発生し、通信相手
の一方がデータの入力されるのを待ち、他方はデータの
受け取りの完了信号を待つといった状態が起こることが
ある。この状態になると双方は相手方からの信号を待ち
続けるため、以降のステップに進まないハングアップに
なってしまう。１度ハングアップしてしまったら、外部
から通信のリセット信号を入力したり、装置の電源を切
ってからもう１度入れてイニシャライズをしなくてはこ
の状態から抜け出せないので大変面倒であるとともに、
このようにして復帰したとしても、正常に通信した有効
なデータが消去されたるため、大変都合が悪い。

【０００５】本発明は上記問題点を解消するためになさ
れたもので、通信エラーを確実に判断し、ハングアップ
することなく通信が再開されるようにしたシリアル通信
のエラー処理方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、送信側から受信側へデータをシリアルに送
る通信において、送信側から受信側に送信要求信号を送
るための第１の通信線と、受信側から送信側に受信要求
信号を送るための第２の通信線とを設け、データ通信時
に送信側は送信要求信号を発生を開始し、受信要求信号
の発生停止を確認してから送信要求信号の発生を停止
し、受信側は送信要求信号の受取直後からデータの受信
が終了するまで受信要求信号を発生しており、送信要求
信号の発生開始時点から一定時間が経過したときに、受
信要求信号が発生したままであるときには、送信側は通
信エラーが発生したものと判断して送信要求信号の発生
を停止し、その後通信エラーが発生したデータを再送信
するために送信要求信号を発生し、他方受信側は受信要
求信号の発生中に送信要求信号の発生が停止したときに
通信エラーが発生したものと判断して受信中のデータを
廃棄する。

【０００７】

【実施例】図２は本発明を用いて通信を行うマイクロコ
ンピュータとＩＣのブロック図である。同一セット内に
あるマイクロコンピュータ１とＩＣ２は、複数の信号線
で接続されており、この信号線にはＳＴＢ信号、ＡＣＫ
信号、入出力信号、ＳＣＫ信号、ＡＬＤ信号、ＷＬＲ信
号用とがある。ＩＣ２はマイクロコンピュータ１から指
定されたアドレスを保持し、そのアドレスにマイクロコ
ンピュータ１が送出したデータを書き込む機能とそのア
ドレスのデータを読み出しマイクロコンピュータ１に送
出できる機能を持っている。

【０００８】ＳＴＢ信号はマイクロコンピュータ１から
の送信要求信号である。ＡＣＫ信号はＩＣ２からの受信
要求信号である。入出力信号にはアドレスとデータとが
あり、これらは８ビットで構成され、１ビットずつマイ
クロコンピュータ１とＩＣ２との間でやりとりされる。
この８ビットの入出力信号の区切りを示すために、ＳＫ
Ｃ信号がクロックパルスとしてマイクロコンピュータ１
からＩＣ２に送られる。ＡＬＤ信号はアドレスとデータ
の選択をする信号であり、マイクロコンピュータ１はア
ドレスを送出するときはＡＬＤ信号をＬレベルにし、デ
ータを入出力するときはＨレベルにする。ＳＴＢ信号お
よびＡＬＤ信号、ＳＣＫ信号はマイクロコンピュータ１
からＩＣ２に入力される。ＡＣＫ信号はＩＣ２からマイ
クロコンピュータ１に入力される。マイクロコンピュー
タ１はこのＡＣＫ信号がクロックパルスの１周期よりも
長い時間経過した後にもＨレベルになっていると、ＡＣ
Ｋ信号がＨレベルになったことを検知する。さらに、マ
イクロコンピュータ１はＡＣＫ信号が一定時間以上Ｌレ
ベルにあると、通信エラーが発生したと判断しＳＴＢ信
号を強制的にＨレベルにする。

【０００９】ＷＬＲ信号は、マイクロコンピュータから
指定されたアドレスに、マイクロコンピュータ１からＩ
Ｃ２にデータを書き込むのか、ＩＣ２のデータをマイク
ロコンピュータ１に読み出すのかを選択する。マイクロ
コンピュータ１がデータの読み込みを選択してるとき
は、ＩＣ２は指定されたアドレスのデータをＳＣＫ信号
に同期させて入出力信号として送り出す。また、書き込
みに設定されているときはマイクロコンピュータ１から
のデータを受け取ることができる。

【００１０】図１はＩＣ２の主要部の論理回路図であ
る。マイクロコンピュータ１からのＳＴＢ信号はＯＲゲ
ート２５ａ、インバータ２９ａ、立ち下がり検出回路２
１及び立ち上がり検出回路２２に入力される。立ち下が
り検出回路２１はＳＴＢ信号の立ち下がり（Ｈレベルか
らＬレベルに変化）で短いパルス（Ｈレベル）を１個発
生し、そのパルスをＪＫ−ＦＦ２３のＫ端子、ＡＮＤゲ
ート２４ａ及びＯＲゲート２５ｂに出力する。立ち上が
り検出回路２２はＳＴＢ信号の立ち上がり（Ｌレベルか
らＨレベルに変化）で短いパルス（Ｈレベル）を１個発
生し、その出力をＡＮＤゲート２３ｂ、２３ｃ、２６、
２７に出力する。

【００１１】ＪＫ−ＦＦ２３および後述のＪＫ−ＦＦ２
５は共にＪＫ型フリップフロップ回路であり、Ｊ端子が
Ｌレベル、Ｋ端子がＬレベルでＱ端子の出力は変化せ
ず、Ｊ端子がＨレベル、Ｋ端子がＬレベルで出力ＱはＨ
レベルになり、Ｊ端子がＬレベル、Ｋ端子がＨレベルで
出力ＱはＬレベルになり、Ｊ端子がＨレベル、Ｋ端子が
ＨレベルでＱ端子の出力が反転する。Ｑ端子の出力はＪ
端子及びＫ端子の変化が生じてからクロック半周期以内
の遅れで変化する。

【００１２】マイクロコンピュータ１から送出されたＳ
ＣＫ信号は、ＡＮＤゲート２９に入力される。インバー
タ２９ａの出力は、ＡＮＤゲート２９に入力されてお
り、ＳＴＢ信号がＬレベルの時のみにＳＣＫ信号のクロ
ックパルスはカウンタ２４及びＡＮＤゲート２５ｃに入
力される。カウンタ２４はＳＣＫ信号のクロックパルス
の立ち下がりで計数し、そのカウント数は２進数で低い
桁からＱＡ端子、ＱＢ端子、ＱＣ端子、ＱＤ端子、ＣＯ
端子の順に出力する。カウンタ２４は２４ａからパルス
（Ｈレベル）が送られるとその値を「０」にする（ＱＡ
端子〜ＱＤ端子，ＣＯ端子の出力が全てＬレベルにな
る）。ＱＡ端子，ＱＢ端子，ＱＣ端子の出力はＮＯＲゲ
ート２５ｄに、ＱＤ端子の出力はインバータ２５ｅを介
してＮＯＲゲート２５ｄに入力されている。

【００１３】ＯＲゲート２７ａにはＮＯＲゲート２５ｄ
の出力及びカウンタ２４のＣＯ端子の出力が入力され
る。カウンタはＳＣＫ信号のクロックパルスを１から順
に計数していき８個目にＱＤ端子〜ＱＡ端子の出力が
「Ｈ，Ｌ，Ｌ，Ｌ」になるので、出力がＨレベルにな
る。カウンタ２４がクロックパルスを１６個目を計数し
たときには、ＣＯ端子の出力が「Ｈ」になっている。

【００１４】ＯＲゲート２７ａの出力はワンショット回
路２７に入力される。カウンタ２４のＣＯ端子の出力は
ワンショット回路２８にも入力されている。ワンショッ
ト回路２７及び２８は入力される信号の立ち上がりで短
いパルスを１個出力する。ワンショット回路２７からの
パルスはＯＲゲート２５ａに入力される。ワンショット
回路２８のパルスはＯＲゲート２３ａに入力される。Ａ
ＬＤ信号はＡＮＤゲート２７に入力され、またＡＬＤ信
号はインバータ２６ａを介してＡＮＤゲート２３ｂ、２
６に入力されている。

【００１５】ＯＲゲート２５ａからの出力はＪＫ−ＦＦ
２５のＪ端子に入力されている。ＪＫ−ＦＦ２５のＫ端
子にはＯＲゲート２５ｂの出力が入力されている。ＯＲ
ゲート２５ｂの入力にはＡＮＤゲート２５ｃの出力が入
力されている。ＪＫ−ＦＦ２５のＱの出力はＡＣＫ信号
として出力され、さらにＡＮＤゲート２５ｃ、２６、２
７に入力されている。ＩＮＶ−Ｑ端子からはＱ端子の出
力を反転した出力がされる。ＩＮＶ−Ｑ端子の出力はＡ
ＮＤゲート２３ｃに入力されている。

【００１６】ＡＮＤゲート２３ｂの出力はＯＲゲート２
３ａに入力されている。ＡＮＤゲート２３ｃの出力はＯ
Ｒゲート２３ａに入力されている。２３ａの出力はＪＫ
−ＦＦ２３のＪ端子に入力されている。ＪＫ−ＦＦ２３
のＱ端子の出力はＡＮＤゲート２４ａ及び２７に入力さ
れている。

【００１７】ＡＮＤゲート２６はＡＤＷＴＥ信号を出力
する。ＡＮＤゲート２６が出力するパルスによってＩＣ
２はマイクロコンピュータ１が送出したアドレスをラッ
チする。また、ＡＮＤゲート２７はＤＷＴＥ信号を出力
する。ＡＮＤゲート２７が出力するパルスによってマイ
クロコンピュータ１から送出されたデータをラッチす
る。

【００１８】次に図２に示す回路の作用について、図３
から図６を参照して説明する。電源投入時の初期状態と
して、ＳＴＢ信号、ＪＫ−ＦＦ２３のＱ端子、ＡＬＤ信
号はＨレベルに設定される。正常な通信のときは次のよ
うに作動する。まずマイクロコンピュータ１はＡＣＫ信
号のＨレベルを検知するとＡＬＤ信号、ＷＬＲ信号及び
ＳＴＢ信号をＬレベルにする。このときのＬレベルにす
るタイミングはＡＬＤ信号、ＷＬＲ信号、ＳＴＢ信号を
同時にＬレベルにしてもよいし、ＳＴＢ信号を少し遅ら
せてもよい。

【００１９】ＳＴＢ信号の立ち下がりによって立ち下が
り検出回路２１からのパルスが出力されると、ＪＫ−Ｆ
Ｆ２３のＱ端子がＨレベルになっているので、ＡＮＤゲ
ート２４ａからパルスが出力され、カウンタ２４をクリ
アする。またＪＫ−ＦＦ２３のＫ端子もＨレベルが入力
されるので少し遅れてＱはＬレベルになる。さらに、Ｊ
Ｋ−ＦＦ２５のＪ端子はＬレベルになり、Ｋ端子はＨレ
ベルが入力されるのでＪＫ−ＦＦ２５のＱ端子から出力
されるＡＣＫ信号は少し遅れてＬレベルになる。

【００２０】マイクロコンピュータ１はＡＣＫ信号がＬ
レベルになるのを確認すると、ＳＣＫ信号で８個のクロ
ックパルスの送出とともに、入出力信号として８ビット
のアドレスデータのを送出する。クロックパルス８個目
をカウンタ２４が計数するとＪＫ−ＦＦ２５のＪ端子に
はＨレベルが入力され、ＡＣＫ信号はＨレベルになる。
マイクロコンピュータ１は、ＡＣＫ信号がＨレベルにな
ったのを検知すると、ＳＴＢ信号をＨレベルにする。

【００２１】ＳＴＢ信号が立ち上がると、立ち上がり検
出回路２２がパルスを送出する。これにより、ＡＬＤ信
号をインバータ２６ａで反転さセた信号及びＪＫ−ＦＦ
２５のＱ端子がＨレベルになっているから、ＡＮＤゲー
ト２６がＡＤＷＴＥ信号のパルスを出力する。このＡＤ
ＷＴＥ信号によってＩＣ２にマイクロコンピュータ１か
ら送出されたアドレスデータがラッチされる。また、Ｊ
Ｋ−ＦＦ２３のＪ端子にはＨレベルが入力されるので、
Ｑ端子はＨレベルになる。その後ＪＫ−ＦＦ２５のＱ端
子にはＳＴＢ信号のＨレベルが入力されるが、ＱはＨレ
ベルの状態から変化はしない。

【００２２】マイクロコンピュータ１はＡＣＫ信号がＨ
レベルであることを確認した後に、ＡＬＤ信号をＨレベ
ルにし、ＷＬＲ信号をデータ書き込みまたは読み出しに
設定し、ＳＴＢ信号をＬレベルにする。ＳＴＢ信号が立
ち下がると、立ち下がり検出回路２１からパルスが出力
され、カウンタ２４はクリアされる。さらにＪＫ−ＦＦ
２３ではＫ端子にＨレベルが入力され、遅れてＱ端子が
Ｌレベルになる。また、ＪＫ−ＦＦ２５では、Ｊ端子は
Ｌレベルになり、Ｋ端子にはＨレベルが入力されるか
ら、遅れてＱ端子すなわちＡＣＫ信号がＬレベルにな
る。

【００２３】ＡＣＫ信号のＬレベルをマイクロコンピュ
ータ１が確認すると、クロックパルスの送出とともに入
出力信号でデータの上位８ビットを送受信する。カウン
タ２４が８個のパルスを計数すると、ＪＫ−ＦＦ２５で
はＪ端子にＨレベルが入力されてＡＣＫ信号がＨレベル
になる。マイクロコンピュータ１は、ＡＣＫ信号のＨレ
ベルを検知してから、ＳＴＢ信号をＨレベルにする。こ
のときＪＫ−ＦＦ２３のＪ端子はＨレベルにならないの
でＱ端子はＬレベルのままである。この時点でＤＷＴＥ
信号のパルスは出ていないから、データをラッチしな
い。

【００２４】マイクロコンピュータ１は、一定時間後に
ＳＴＢ信号をＬレベルにする。このとき立ち下がり検出
回路２１からパルスが出力されても、ＪＫ−ＦＦ２３の
Ｑ端子はＬレベルであるから、カウンタはクリアされな
い。ＪＫ−ＦＦ２５ではＫ端子にＨレベルが入力される
ので、少し遅れてＡＣＫ信号はＬレベルになる。マイク
ロコンピュータ１は、ＡＣＫ信号のＬレベルを確認した
後に、８個のクロックを送出し、データの下位８ビット
の送受信を行う。この送受信が終了すると、カウンタ２
４のカウント数は１６になるから、ＪＫ−ＦＦ２３のＪ
端子及びＪＫ−ＦＦ２５のＪ端子にはＨレベルが入力さ
れ、これによりＪＫ−ＦＦ２３のＱ端子及びＡＣＫ信号
はＨレベルになる。

【００２５】マイクロコンピュータ１は、ＡＣＫ信号が
Ｈレベルになったことを検知すると、ＳＴＢ信号をＨレ
ベルにする。ＡＬＤ信号、ＪＫ−ＦＦ２３、２５のＱ端
子がＨレベルになっているから、立ち上がり検出回路２
２からのパルスでＡＮＤゲート２７はＤＷＴＥ信号のパ
ルスを送出する。データ書き込みに設定されているとき
は、ＩＣ２に１６ビットのデータがラッチされる。な
お、マイクロコンピュータ１にデータが送出されたとき
は、例えばレジスタに保持するようにすればよい。ＳＴ
Ｂ信号はＨレベルになっているので、ＪＫ−ＦＦ２５の
Ｊ端子はＨレベルになって初期状態にもどる。必要なデ
ータの送受信が終了するまでこの動作を繰り返す。

【００２６】次に通信エラーが発生したときの動作につ
いて説明する。上記で図３のタイミングを示したよう
に、マイクロコンピュータ１がＳＴＢ信号をＬレベルに
したのち、通信が正常終了した場合はＡＣＫ信号よりも
先にＳＴＢ信号がＨレベルになっている。しかし、何ら
かの理由で通信が正常終了しないときは、図４のように
マイクロコンピュータ１は、ＡＣＫ信号が一定時間以上
経過してもＨレベルを検知できないので、通信がエラー
が発生したと判断し強制的にＳＴＢ信号をＨレベルにす
る。ここでＡＣＫ信号は遅れてＨレベルになるから、Ｓ
ＴＢ信号はＡＣＫ信号よりも先にＨレベルになり異常終
了する。ＳＴＢ信号がＨレベルになってイル間はＳＣＫ
信号はＡＮＤゲート２９から先には送出されない。

【００２７】異常終了したときに立ち上がり検出回路２
２からパルスが送出されてもＪＫ−ＦＦ２５のＱ端子は
まだＬレベルである。これによってＩＣ２は通信エラー
を知り、入力中のアドレス又はデータをラッチせずにこ
れらを廃棄する。ＪＫ−ＦＦ２５のＩＮＶ−Ｑ端子はＨ
レベルになっているので、立ち上がり検出回路２２から
パルスが送出されると、ＡＮＤゲート２３ｃからＪＫ−
ＦＦ２３のＪ端子にＨレベルが入力されＪＫ−ＦＦ２３
のＱ端子をＨレベルにする。その後マイクロコンピュー
タ１は、エラーが発生した時のアドレスまたはデータを
再送するために、ＳＴＢ信号をＬレベルにする。

【００２８】例えばクロックの少ない場合や、カウンタ
２４のクロックのカウントミスなどなど、何らかの理由
でカウンタ２４のカウント数が８または１６にならない
状態が一定時間以上続くと、通信エラーが生じたものと
判断してマイクロコンピュータ１はＳＴＢ信号を強制的
にＨレベルにする。そして前述したように、通信エラー
が発生した入出力信号から再送信する。

【００２９】図５はクロックの多い場合のタイミングを
示したものである。例えばＳＣＫ信号にノイズが乗って
しまうなどして、本来の８個目または１６個目のパルス
の前にカウンタが８または１６個を数えると（ここで図
５では１６個目のみの変化は破線で示してある）、ＪＫ
−ＦＦ２５のＱ端子すなわちＡＣＫ信号がＨレベルにな
る。しかし、８個または１６個目をカウンタが計数した
後にもＳＣＫ信号のクロックがＩＣ２に入力されてく
る。ＡＮＤゲート２５ｃは、ＪＫ−ＦＦ２５からの入力
がすでにＨレベルになっている。見掛け上９個または１
７個目のクロックのＨレベルが入力されてくると、ＯＲ
ゲート２５ｂを介してＪＫ−ＦＦ２５のＫ端子にＨレベ
ルを入力する。この時すでにワンショット回路２７から
の出力はＬレベルになっており、またカウンタ２４のＣ
Ｏ端子にも変化がないので、再びワンショット回路２７
からパルスが出力されることもなく、したがってＪＫ−
ＦＦ２５のＪ端子はＬレベルになっている。

【００３０】ＪＫ−ＦＦ２５のＫ端子にＨレベルが入力
されることで、ＡＣＫ信号がＨレベルになってから、最
長でもクロックパルスの１周期以内の時間にはＬレベル
になっている。ここではマイクロコンピュータ１はＡＣ
Ｋ信号を検知しない。本来の８個または１６個目のクロ
ックパルスが送出され、カウンタ２４で計数されている
途中でも終了後でもＡＣＫ信号のＬレベルの状態は変化
しない。一定時間後にマイクロコンピュータ１は、通信
エラーと判断してＳＴＢ信号をＨレベルにする。前記と
同様に再送が開始される。

【００３１】また、通信が中断した後の通信については
アドレスとデータの関係が崩れている可能性があるか
ら、ＩＣ２は前述しているように、ＡＬＤ信号がＬレベ
ルの場合は常にアドレスとする。図６の（ａ）のよう
に、続けてＡＬＤ信号がＬレベルでもＩＣ２はアドレス
を受け取るものとする。また図６の（ｂ）のように上位
８ビットのデータの送受信の後で、ＡＬＤ信号がＨレベ
ルからＬレベルになっても、ＩＣ２はアドレス２を受け
取る。このときアドレス１に対応する上位８ビットのデ
ータ１はラッチされることはない。

【００３２】以上のように、ＩＣ２とマイクロコンピュ
ータ１は通信エラーが発生しても双方で通信の終了を待
ち続けることがなくなり、ハングアップすることなく通
信を再開するようになった。

【００３３】上記の実施例では、マイクロコンピュータ
とＩＣ間のについて説明したが、マイクロコンピュータ
とマイクロコンピュータ間についても同様なプロトコル
を用いてもよい。また、同一セット内における通信だけ
でなくセット間の通信も可能である。アドレスとデータ
の識別にＡＬＤ信号線を使用したが、この信号線はなく
てもよい。データの読み出しと書き込み用にＷＬＲ信号
線を使用したが、この信号線はなくてもよい。

【００３４】

【発明の効果】以上に述べたように、本発明の通信エラ
ー処理方法によれば送信側と受信側との間に、送信要求
信号を送る通信線と、受信要求信号を送る通信線とを設
け、通信開始から一定時間経過してもデータが送信が終
了しないときは通信エラーが発生したものと判断し、通
信エラーが生じたデータの再送信を行うようにしたか
ら、ハングアップになることを防止することができる。
また、この信号の状態から、通信エラーを制御するか
ら、確実かつ簡単である。

【図面の簡単な説明】

【図１】本発明の方法を実施するＩＣの主要部のロジッ
ク図である。

【図２】マイクロコンピュータとＩＣとのシリアル通信
を示すブロック図である。

【図３】実施例のロジック回路の正常通信時を示すタイ
ミングチャートである。

【図４】通信エラー時のタイミングチャートである。

【図５】別の通信エラー時のタイミングチャートである

【図６】ＡＬＤ信号による動作説明図である。

【符号の説明】

１ マイクロコンピュータ ２ ＩＣ ２３，２５ ＪＫ−ＦＦ ２４ カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 送信側から受信側へデータをシリアルに
   送るシリアル通信において、前記送信側から受信側に送
   信要求信号を送るための第１の通信線と、受信側から送
   信側に受信要求信号を送るための第２の通信線とを設
   け、データ通信時に送信側は送信要求信号の発生を開始
   し、受信要求信号の発生停止を確認してから送信要求信
   号の発生を停止し、受信側は送信要求信号の受取直後か
   らデータの受信が終了するまで受信要求信号を発生して
   おり、送信要求信号の発生開始時点から一定時間が経過
   したときに、受信要求信号が発生したままであるときに
   は、送信側は通信エラーが発生したものと判断して送信
   要求信号の発生を停止し、その後通信エラーが発生した
   データを再送信するために送信要求信号を発生し、他方
   受信側は受信要求信号の発生中に送信要求信号の発生が
   停止したときに通信エラーが発生したものと判断して受
   信中のデータを廃棄することを特徴とするシリアル通信
   エラー処理方法。