JPH06243193A - クロストークノイズ解析方式 - Google Patents
クロストークノイズ解析方式Info
- Publication number
- JPH06243193A JPH06243193A JP5047116A JP4711693A JPH06243193A JP H06243193 A JPH06243193 A JP H06243193A JP 5047116 A JP5047116 A JP 5047116A JP 4711693 A JP4711693 A JP 4711693A JP H06243193 A JPH06243193 A JP H06243193A
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- transmission line
- timing
- information storage
- crosstalk noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 クロストークノイズの解析をより正確に行う
ことにより、無駄な設計変更をなくし、設計効率を向上
できるようにする。 【構成】 解析対象の電気回路の論理的な接続情報を格
納するための手段と、前記電気回路の物理的な接続情報
を格納するための手段と、前記電気回路内の伝送線路の
信号の遅れを解析するための遅延解析手段と、前記物理
的接続情報格納手段の接続情報及び遅延解析手段の解析
結果に基づいて解析対象の伝送線路に近接した伝送線路
の信号の変化のタイミングを検出するための手段と、前
記論理的接続情報格納手段、物理的接続情報格納手段の
各接続情報及び前記タイミング検出手段のタイミング情
報に基づいて伝送線路シミュレーションを行い、クロス
トークノイズを解析するための手段とを具備する。
ことにより、無駄な設計変更をなくし、設計効率を向上
できるようにする。 【構成】 解析対象の電気回路の論理的な接続情報を格
納するための手段と、前記電気回路の物理的な接続情報
を格納するための手段と、前記電気回路内の伝送線路の
信号の遅れを解析するための遅延解析手段と、前記物理
的接続情報格納手段の接続情報及び遅延解析手段の解析
結果に基づいて解析対象の伝送線路に近接した伝送線路
の信号の変化のタイミングを検出するための手段と、前
記論理的接続情報格納手段、物理的接続情報格納手段の
各接続情報及び前記タイミング検出手段のタイミング情
報に基づいて伝送線路シミュレーションを行い、クロス
トークノイズを解析するための手段とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線基板など
の伝送線路で発生するクロストークノイズの解析方式に
関するものである。
の伝送線路で発生するクロストークノイズの解析方式に
関するものである。
【０００２】
【従来の技術】従来、この種のクロストークノイズを解
析する場合は、電気回路の回路素子の論理的な接続情報
と、例えばプリント配線基板上のパターンの平行長など
物理的な接続情報をもとに回路シミュレータや伝送線路
シミュレータで伝送線路シミュレーションを行うことに
よりクロストークノイズの解析が行われている。
析する場合は、電気回路の回路素子の論理的な接続情報
と、例えばプリント配線基板上のパターンの平行長など
物理的な接続情報をもとに回路シミュレータや伝送線路
シミュレータで伝送線路シミュレーションを行うことに
よりクロストークノイズの解析が行われている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
クロストークノイズ解析方式では、解析対象の伝送線路
に近接する他の伝送線路及びそれらの伝送線路の信号の
変化のタイミングが不明であった。そのため、従来にお
いては解析対象の伝送線路が最もクロストークノイズの
影響を受けるような仮想のタイミング条件で解析が行わ
れ、解析結果に問題があれば設計変更の処置が採られて
いる。また、解析結果に問題があった場合でも、現実の
回路では仮想のタイミング条件になることは少なく、設
計品質として問題がないこともあるが、こうした場合で
も設計変更を行うのが一般的であった。このように従来
にあっては、クロストークノイズの解析を正確に行うの
は困難であり、必要以上の設計変更を招いてしまうとい
う問題があった。
クロストークノイズ解析方式では、解析対象の伝送線路
に近接する他の伝送線路及びそれらの伝送線路の信号の
変化のタイミングが不明であった。そのため、従来にお
いては解析対象の伝送線路が最もクロストークノイズの
影響を受けるような仮想のタイミング条件で解析が行わ
れ、解析結果に問題があれば設計変更の処置が採られて
いる。また、解析結果に問題があった場合でも、現実の
回路では仮想のタイミング条件になることは少なく、設
計品質として問題がないこともあるが、こうした場合で
も設計変更を行うのが一般的であった。このように従来
にあっては、クロストークノイズの解析を正確に行うの
は困難であり、必要以上の設計変更を招いてしまうとい
う問題があった。
【０００４】本発明は、このような事情に鑑みなされた
もので、クロストークノイズの解析をより正確に行うこ
とを可能とし、これによって無駄な設計変更をなくし、
設計効率を向上できるようにしたクロストークノイズ解
析方式を提供することを目的としたものである。
もので、クロストークノイズの解析をより正確に行うこ
とを可能とし、これによって無駄な設計変更をなくし、
設計効率を向上できるようにしたクロストークノイズ解
析方式を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】本発明のクロストークノ
イズ解析方式は、解析対象の電気回路の論理的な接続情
報を格納するための手段と、前記電気回路の物理的な接
続情報を格納するための手段と、前記電気回路内の伝送
線路の信号の遅れを解析するための遅延解析手段と、前
記物理的接続情報格納手段の接続情報及び遅延解析手段
の解析結果に基づいて解析対象の伝送線路に近接した伝
送線路の信号の変化のタイミングを検出するための手段
と、前記論理的接続情報格納手段、物理的接続情報格納
手段の各接続情報及び前記タイミング検出手段のタイミ
ング情報に基づいて伝送線路シミュレーションを行い、
クロストークノイズを解析するための手段とを有するこ
とを特徴とするものである。
イズ解析方式は、解析対象の電気回路の論理的な接続情
報を格納するための手段と、前記電気回路の物理的な接
続情報を格納するための手段と、前記電気回路内の伝送
線路の信号の遅れを解析するための遅延解析手段と、前
記物理的接続情報格納手段の接続情報及び遅延解析手段
の解析結果に基づいて解析対象の伝送線路に近接した伝
送線路の信号の変化のタイミングを検出するための手段
と、前記論理的接続情報格納手段、物理的接続情報格納
手段の各接続情報及び前記タイミング検出手段のタイミ
ング情報に基づいて伝送線路シミュレーションを行い、
クロストークノイズを解析するための手段とを有するこ
とを特徴とするものである。
【０００６】
【作用】本発明では、遅延解析手段によって伝送線路の
信号遅延を解析し、タイミング情報検出手段ではこの解
析結果及び電気回路の物理的接続情報をもとに解析対象
の伝送線路に近接した伝送線路の信号の変化のタイミン
グを検出する。クロストークノイズ解析手段では得られ
たタイミング情報及び電気回路の論理的、物理的接続情
報に基づいて伝送線路シミュレーションを行い、クロス
トークノイズを解析する。従って、伝送線路の信号の変
化のタイミングを加味して伝送線路シミュレーションを
行うことにより、クロストークノイズの解析を正確に行
うことが可能となる。
信号遅延を解析し、タイミング情報検出手段ではこの解
析結果及び電気回路の物理的接続情報をもとに解析対象
の伝送線路に近接した伝送線路の信号の変化のタイミン
グを検出する。クロストークノイズ解析手段では得られ
たタイミング情報及び電気回路の論理的、物理的接続情
報に基づいて伝送線路シミュレーションを行い、クロス
トークノイズを解析する。従って、伝送線路の信号の変
化のタイミングを加味して伝送線路シミュレーションを
行うことにより、クロストークノイズの解析を正確に行
うことが可能となる。
【０００７】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１は本発明のクロストークノイズ
解析方式の一実施例を示したブロック図である。図１に
おいて、１は解析対象の電気回路の論理的な接続情報を
格納するための論理的接続情報記憶手段である。この論
理的接続情報は、いわゆるネットリストと呼ばれるもの
で、回路上の例えばゲート回路やフリップフロップ回路
などの各素子がどのように接続されているかを表わした
論理的な接続情報である。２は電気回路の物理的な接続
情報を格納するための物理的接続情報記憶手段である。
即ち、物理的接続情報は実際に電気回路の各回路素子を
プリント配線基板上に配置し、各回路素子間をプリント
配線パターンで接続した際のレイアウト後の物理的接続
情報であり、例えばパターンの平行配線長など伝送線路
の物理的位置関係を表わした情報である。
て詳細に説明する。図１は本発明のクロストークノイズ
解析方式の一実施例を示したブロック図である。図１に
おいて、１は解析対象の電気回路の論理的な接続情報を
格納するための論理的接続情報記憶手段である。この論
理的接続情報は、いわゆるネットリストと呼ばれるもの
で、回路上の例えばゲート回路やフリップフロップ回路
などの各素子がどのように接続されているかを表わした
論理的な接続情報である。２は電気回路の物理的な接続
情報を格納するための物理的接続情報記憶手段である。
即ち、物理的接続情報は実際に電気回路の各回路素子を
プリント配線基板上に配置し、各回路素子間をプリント
配線パターンで接続した際のレイアウト後の物理的接続
情報であり、例えばパターンの平行配線長など伝送線路
の物理的位置関係を表わした情報である。
【０００８】３はタイミング・シミュレーションを行う
ためのテスト・パターン情報を格納するためのテスト・
パターン情報記憶手段である。これには、電気回路の入
力ピンに入力する入力信号の条件など所定のタイミング
・シミュレーション用のテスト・パターン情報が格納さ
れている。４はタイミング・シミュレーションを行うた
めの遅延解析手段である。ここでは、遅延解析手段４と
して、タイミング・シミュレータが用いられている。遅
延解析手段４には前述した論理的接続情報記憶手段１や
物理的接続情報記憶手段２の論理的，物理的接続情報と
テスト・パターン情報記憶手段３のテスト・パターン情
報が送られ、遅延解析手段４ではこれらの情報を用いて
タイミング・シミュレーションを実行する。ここで、タ
イミング・シミュレーションを行う場合には、前述のよ
うに物理的接続情報を用いているために、伝送線路に信
号が伝わる時間は実際の回路に則したものとなり、従っ
てこのように物理的接続情報を加味することによって実
際の回路と同じ条件でタイミング・シミュレーションを
行うことができる。
ためのテスト・パターン情報を格納するためのテスト・
パターン情報記憶手段である。これには、電気回路の入
力ピンに入力する入力信号の条件など所定のタイミング
・シミュレーション用のテスト・パターン情報が格納さ
れている。４はタイミング・シミュレーションを行うた
めの遅延解析手段である。ここでは、遅延解析手段４と
して、タイミング・シミュレータが用いられている。遅
延解析手段４には前述した論理的接続情報記憶手段１や
物理的接続情報記憶手段２の論理的，物理的接続情報と
テスト・パターン情報記憶手段３のテスト・パターン情
報が送られ、遅延解析手段４ではこれらの情報を用いて
タイミング・シミュレーションを実行する。ここで、タ
イミング・シミュレーションを行う場合には、前述のよ
うに物理的接続情報を用いているために、伝送線路に信
号が伝わる時間は実際の回路に則したものとなり、従っ
てこのように物理的接続情報を加味することによって実
際の回路と同じ条件でタイミング・シミュレーションを
行うことができる。
【０００９】こうして遅延解析手段４ではタイミング・
シミュレーションが行われ、予め決められた観測点で信
号がどのように変化するか伝送線路上をドライブする素
子における信号の遅れがタイミング・シミュレーション
の結果として出力される。このシミュレーションの結果
は、遅延解析結果記憶手段５に格納される。遅延解析結
果記憶手段５のシミュレーション結果及び物理的接続情
報記憶手段２の接続情報はタイミング情報検出手段６へ
送られ、ここで以上の２つの情報をもとに解析対象の伝
送線路に対してそれに近接した伝送線路の信号の変化の
タイミングが検出される。
シミュレーションが行われ、予め決められた観測点で信
号がどのように変化するか伝送線路上をドライブする素
子における信号の遅れがタイミング・シミュレーション
の結果として出力される。このシミュレーションの結果
は、遅延解析結果記憶手段５に格納される。遅延解析結
果記憶手段５のシミュレーション結果及び物理的接続情
報記憶手段２の接続情報はタイミング情報検出手段６へ
送られ、ここで以上の２つの情報をもとに解析対象の伝
送線路に対してそれに近接した伝送線路の信号の変化の
タイミングが検出される。
【００１０】図２はプリント配線基板上の配線パターン
の例を示した図である。ここでは、配線１０に近接して
同層の配線１１が平行に設けられており、また配線１０
に対して下層の配線１２も平行に設けられている。従っ
て、配線１０は配線１１及び１２と容量結合、誘導結合
することになり、これらの配線１１、１２の信号の変化
によってクロストークノイズを受ける。こうした配線の
物理的接続情報は、もちろん物理的接続情報記憶手段２
に格納されている。図３は図２に示した配線を伝送線路
の回路としてモデル化した図である。ここで、配線１
１、１２の信号の変化はそれぞれドライバー１４，１５
によってなされ、こうしたそれぞれのドライバー１３，
１４，１５による各配線の信号の変化のタイミングはタ
イミング情報検出手段６によって検出される。
の例を示した図である。ここでは、配線１０に近接して
同層の配線１１が平行に設けられており、また配線１０
に対して下層の配線１２も平行に設けられている。従っ
て、配線１０は配線１１及び１２と容量結合、誘導結合
することになり、これらの配線１１、１２の信号の変化
によってクロストークノイズを受ける。こうした配線の
物理的接続情報は、もちろん物理的接続情報記憶手段２
に格納されている。図３は図２に示した配線を伝送線路
の回路としてモデル化した図である。ここで、配線１
１、１２の信号の変化はそれぞれドライバー１４，１５
によってなされ、こうしたそれぞれのドライバー１３，
１４，１５による各配線の信号の変化のタイミングはタ
イミング情報検出手段６によって検出される。
【００１１】得られたタイミング情報はタイミング情報
記憶手段７に格納される。タイミング情報記憶手段７の
タイミング情報はクロストークノイズ解析手段８に送ら
れ、クロストークノイズ解析手段８ではこのタイミング
情報や前述した論理的接続情報、物理的接続情報に基づ
いて伝送線路シミュレーションを実行する。これによ
り、解析対象の伝送線路に対して他の伝送線路からどの
程度クロストークノイズが漏れ込むかが解析される。以
上で一連のクロストークノイズの解析処理が終了する。
そして、この解析の結果、もし問題があれば、回路やレ
イアウトなどの設計変更の処置がとられ、問題がなけれ
ばそのまま設計基準を満足しているものとして回路設
計、レイアウト設計を終了する。
記憶手段７に格納される。タイミング情報記憶手段７の
タイミング情報はクロストークノイズ解析手段８に送ら
れ、クロストークノイズ解析手段８ではこのタイミング
情報や前述した論理的接続情報、物理的接続情報に基づ
いて伝送線路シミュレーションを実行する。これによ
り、解析対象の伝送線路に対して他の伝送線路からどの
程度クロストークノイズが漏れ込むかが解析される。以
上で一連のクロストークノイズの解析処理が終了する。
そして、この解析の結果、もし問題があれば、回路やレ
イアウトなどの設計変更の処置がとられ、問題がなけれ
ばそのまま設計基準を満足しているものとして回路設
計、レイアウト設計を終了する。
【００１２】このように本実施例では、論理的接続情報
や物理的接続情報のみならず、解析対象の伝送線路に近
接する伝送線路の信号の変化のタイミング情報をもとに
伝送線路シミュレーションを行うことにより、実際の回
路動作に則した条件でシミュレーションを行うことがで
き、従来に比べてより正確にクロストークノイズの解析
を行うことができる。従って、従来のような設計品質に
問題がない場合でも設計変更を行うという無駄がなくな
り、必要なときのみ設計変更をすればよいために、設計
効率を従来に比べて大幅に向上することができる。
や物理的接続情報のみならず、解析対象の伝送線路に近
接する伝送線路の信号の変化のタイミング情報をもとに
伝送線路シミュレーションを行うことにより、実際の回
路動作に則した条件でシミュレーションを行うことがで
き、従来に比べてより正確にクロストークノイズの解析
を行うことができる。従って、従来のような設計品質に
問題がない場合でも設計変更を行うという無駄がなくな
り、必要なときのみ設計変更をすればよいために、設計
効率を従来に比べて大幅に向上することができる。
【００１３】図４は本発明の他の実施例を示したブロッ
ク図である。図１の実施例では、遅延解析手段４でテス
ト・パターン情報などをもとにタイミング・シミュレー
ションを行うことにより伝送線路上の信号の遅れを解析
したが、この実施例は遅延解析手段９としてスタティッ
ク・タイミング・ベリファイアによって同様の遅延解析
処理を行うものである。遅延解析手段９では、論理的接
続情報記憶手段１及び物理的接続情報記憶手段２の各接
続情報をもとに全てのパスに網羅的にパストレースを行
うことによって、回路の伝送線路をドライブする素子に
おける信号の遅延時間が解析される。即ち、クロックの
信号の変化を基準とした回路上の各経路点における信号
の変化のタイミングが解析される。従って、図１の実施
例のタイミング・シミュレーションと同様に回路の信号
の遅延時間が解析され、得られた結果は遅延解析結果記
憶手段５に格納される。
ク図である。図１の実施例では、遅延解析手段４でテス
ト・パターン情報などをもとにタイミング・シミュレー
ションを行うことにより伝送線路上の信号の遅れを解析
したが、この実施例は遅延解析手段９としてスタティッ
ク・タイミング・ベリファイアによって同様の遅延解析
処理を行うものである。遅延解析手段９では、論理的接
続情報記憶手段１及び物理的接続情報記憶手段２の各接
続情報をもとに全てのパスに網羅的にパストレースを行
うことによって、回路の伝送線路をドライブする素子に
おける信号の遅延時間が解析される。即ち、クロックの
信号の変化を基準とした回路上の各経路点における信号
の変化のタイミングが解析される。従って、図１の実施
例のタイミング・シミュレーションと同様に回路の信号
の遅延時間が解析され、得られた結果は遅延解析結果記
憶手段５に格納される。
【００１４】タイミング情報検出手段６では図１の実施
例と同様に物理的接続情報と遅延解析手段９によって得
られた結果をもとに解析対象の伝送線路に近接した伝送
線路の信号の変化のタイミングが検出される。また、ク
ロストークノイズ解析手段８では先のタイミング情報や
論理的接続情報及び物理的接続情報をもとに伝送線路シ
ミュレーションが行われ、クロストークノイズが解析さ
れる。以上で一連の伝送線路におけるクロストークノイ
ズの解析処理が終了する。従って、本実施例においても
図１の実施例と全く同様に正確にクロストークノイズを
解析することができる。
例と同様に物理的接続情報と遅延解析手段９によって得
られた結果をもとに解析対象の伝送線路に近接した伝送
線路の信号の変化のタイミングが検出される。また、ク
ロストークノイズ解析手段８では先のタイミング情報や
論理的接続情報及び物理的接続情報をもとに伝送線路シ
ミュレーションが行われ、クロストークノイズが解析さ
れる。以上で一連の伝送線路におけるクロストークノイ
ズの解析処理が終了する。従って、本実施例においても
図１の実施例と全く同様に正確にクロストークノイズを
解析することができる。
【００１５】
【発明の効果】以上説明したように本発明は、より正確
にクロストークノイズを解析することが可能となり、こ
れによって無駄な設計変更がなくなるために、設計効率
を大幅に向上できるという効果がある。
にクロストークノイズを解析することが可能となり、こ
れによって無駄な設計変更がなくなるために、設計効率
を大幅に向上できるという効果がある。
【図１】本発明のクロストークノイズ解析方式の一実施
例を示したブロック図である。
例を示したブロック図である。
【図２】クロストークノイズの解析対象となる伝送線路
の例としてプリント配線基板の配線を示した図である。
の例としてプリント配線基板の配線を示した図である。
【図３】図２の配線を伝送線路の回路としてモデル化し
た図である。
た図である。
【図４】本発明の他の実施例を示したブロック図であ
る。
る。
【符号の説明】 １ 論理的接続情報記憶手段 ２ 物理的接続情報記憶手段 ３ テスト・パターン情報記憶手段 ４，９ 遅延解析手段 ５ 遅延解析結果記憶手段 ６ タイミング情報検出手段 ７ タイミング情報記憶手段 ８ クロストークノイズ解析手段
Claims (3)
- 【請求項１】 解析対象の電気回路の論理的な接続情報
を格納するための手段と、前記電気回路の物理的な接続
情報を格納するための手段と、前記電気回路内の伝送線
路の信号の遅れを解析するための遅延解析手段と、前記
物理的接続情報格納手段の接続情報及び遅延解析手段の
解析結果に基づいて解析対象の伝送線路に近接した伝送
線路の信号の変化のタイミングを検出するための手段
と、前記論理的接続情報格納手段、物理的接続情報格納
手段の各接続情報及び前記タイミング検出手段のタイミ
ング情報に基づいて伝送線路シミュレーションを行い、
クロストークノイズを解析するための手段とを有するこ
とを特徴とするクロストークノイズ解析方式。 - 【請求項２】 前記遅延解析手段は、予め決められたタ
イミング・シミュレーション用のテスト・パターン情報
と前記論理的接続情報記憶手段及び物理的接続情報記憶
手段に格納されたそれぞれの接続情報をもとにタイミン
グ・シミュレーションを行うことにより、信号の遅延解
析を行うことを特徴とする請求項１のクロストークノイ
ズ解析方式。 - 【請求項３】 前記遅延解析手段は、前記論理的接続情
報記憶手段及び物理的接続情報記憶手段に格納されたそ
れぞれの接続情報をもとに網羅的にパストレースを行う
ことにより、信号の遅延解析を行うことを特徴とする請
求項１のクロストークノイズ解析方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5047116A JPH07120368B2 (ja) | 1993-02-15 | 1993-02-15 | クロストークノイズ解析方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5047116A JPH07120368B2 (ja) | 1993-02-15 | 1993-02-15 | クロストークノイズ解析方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06243193A true JPH06243193A (ja) | 1994-09-02 |
| JPH07120368B2 JPH07120368B2 (ja) | 1995-12-20 |
Family
ID=12766205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5047116A Expired - Lifetime JPH07120368B2 (ja) | 1993-02-15 | 1993-02-15 | クロストークノイズ解析方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120368B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448715B1 (ko) * | 2002-06-10 | 2004-09-13 | 삼성전자주식회사 | 회로의 크로스토크 해석을 위한 어그레서 분류 방법 |
| US6810340B2 (en) | 2001-03-08 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Electromagnetic disturbance analysis method and apparatus and semiconductor device manufacturing method using the method |
| US6907394B1 (en) | 1999-05-17 | 2005-06-14 | Elpida Memory, Inc. | Device for simulating circuits, method for simulating the same, and recording medium |
| US6915249B1 (en) | 1998-05-14 | 2005-07-05 | Fujitsu Limited | Noise checking method and apparatus |
| JP2009003654A (ja) * | 2007-06-20 | 2009-01-08 | Fujitsu Microelectronics Ltd | クロストークノイズ解析方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03208177A (ja) * | 1990-01-09 | 1991-09-11 | Mitsubishi Electric Corp | レイアウト検証装置 |
| JPH04102976A (ja) * | 1990-08-22 | 1992-04-03 | Mitsubishi Electric Corp | 統計的寄生抵抗，寄生容量モデル化装置 |
| JPH04256072A (ja) * | 1991-02-07 | 1992-09-10 | Hitachi Ltd | 布線シミュレータ |
-
1993
- 1993-02-15 JP JP5047116A patent/JPH07120368B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03208177A (ja) * | 1990-01-09 | 1991-09-11 | Mitsubishi Electric Corp | レイアウト検証装置 |
| JPH04102976A (ja) * | 1990-08-22 | 1992-04-03 | Mitsubishi Electric Corp | 統計的寄生抵抗，寄生容量モデル化装置 |
| JPH04256072A (ja) * | 1991-02-07 | 1992-09-10 | Hitachi Ltd | 布線シミュレータ |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915249B1 (en) | 1998-05-14 | 2005-07-05 | Fujitsu Limited | Noise checking method and apparatus |
| US6907394B1 (en) | 1999-05-17 | 2005-06-14 | Elpida Memory, Inc. | Device for simulating circuits, method for simulating the same, and recording medium |
| US6810340B2 (en) | 2001-03-08 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Electromagnetic disturbance analysis method and apparatus and semiconductor device manufacturing method using the method |
| KR100448715B1 (ko) * | 2002-06-10 | 2004-09-13 | 삼성전자주식회사 | 회로의 크로스토크 해석을 위한 어그레서 분류 방법 |
| JP2009003654A (ja) * | 2007-06-20 | 2009-01-08 | Fujitsu Microelectronics Ltd | クロストークノイズ解析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120368B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| US6564365B1 (en) | Method of simultaneously displaying schematic and timing data | |
| US20060143584A1 (en) | Method and device of analyzing crosstalk effects in an electronic device | |
| US7559045B2 (en) | Database-aided circuit design system and method therefor | |
| US20050268264A1 (en) | Apparatus and method for calculating crosstalk | |
| US6810507B2 (en) | Method and apparatus for isolating the root of indeterminate logic values in an HDL simulation | |
| JPH06243193A (ja) | クロストークノイズ解析方式 | |
| US7239996B2 (en) | Causality based event driven timing analysis engine | |
| JP4636989B2 (ja) | 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 | |
| Makris et al. | DFT guidance through RTL test justification and propagation analysis | |
| US20050114110A1 (en) | Methods and apparatus for simulation speedup | |
| JP4272687B2 (ja) | シミュレーション装置 | |
| US20030158616A1 (en) | Program conversion system | |
| JP4985211B2 (ja) | 論理回路のシミュレーション | |
| US20020126581A1 (en) | Method of analyzing clock skew between signals | |
| JP2891004B2 (ja) | 論理ｉｃのタイミングチェック方式 | |
| JP2923893B1 (ja) | ハードウェア論理シミュレーション装置 | |
| US20050273740A1 (en) | Program, method and apparatus for analyzing transmission signals | |
| JP4781994B2 (ja) | 信号波形解析装置 | |
| JP3104739B2 (ja) | Ｌｓｉの不良解析に用いるｌｓｉテスター | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| CN121705818A (zh) | 一种基于滑动窗口与双门限状态机的信号脉宽检测及拼接方法 | |
| JPH08263543A (ja) | 配線レイアウト検証方法および装置 | |
| US7370300B2 (en) | Systems and methods of simulating signal coupling | |
| JP2005182093A (ja) | 回路機能検証支援システム、回路機能検証支援方法、制御プログラムおよび可読記録媒体 |