JPH04102976A - 統計的寄生抵抗，寄生容量モデル化装置 - Google Patents
統計的寄生抵抗，寄生容量モデル化装置Info
- Publication number
- JPH04102976A JPH04102976A JP2221865A JP22186590A JPH04102976A JP H04102976 A JPH04102976 A JP H04102976A JP 2221865 A JP2221865 A JP 2221865A JP 22186590 A JP22186590 A JP 22186590A JP H04102976 A JPH04102976 A JP H04102976A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- length
- data
- parallel
- parasitic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は実回路レイアウトパターンデータ、実回路図デ
ータ等の実回路データから寄生抵抗、寄生容量及び配線
間容量等の寄生素子を統計的手法を用いて抽出し、その
モデル化を行う統計的寄生抵抗、寄生容量モデル化装置
に関する。
ータ等の実回路データから寄生抵抗、寄生容量及び配線
間容量等の寄生素子を統計的手法を用いて抽出し、その
モデル化を行う統計的寄生抵抗、寄生容量モデル化装置
に関する。
第１１図は実回路レイアウトバクーンテークからその実
配線部分の寄生素子情報、回路接続情報を抽出する装置
の概念図であり、図中り。はマスクパターン用のデータ
である実回路レイアウトバタンデータを示している。先
ずこの実回路レイアウトパターンデータＤ。から実回路
レイアウトパターンのプロット図３１を出力する （ス
テップＴｌ）。
配線部分の寄生素子情報、回路接続情報を抽出する装置
の概念図であり、図中り。はマスクパターン用のデータ
である実回路レイアウトバタンデータを示している。先
ずこの実回路レイアウトパターンデータＤ。から実回路
レイアウトパターンのプロット図３１を出力する （ス
テップＴｌ）。
このプロット図３１はその一部を拡大して示すと第１１
図（ａ）に示す如く実配線部分３１ａ及びこの配線中に
介在するインバータ３１ｂ（記号化して表してある）等
が描かれている。
図（ａ）に示す如く実配線部分３１ａ及びこの配線中に
介在するインバータ３１ｂ（記号化して表してある）等
が描かれている。
次に設計者がこのプロット図３１に基づき寄生抵抗、寄
生容量ＲＣ，〜ゎ、平行配線間容量Ｃ８〜７等の寄生素
子の接続情報、抵抗値、容量値を求め、これらをプロッ
ト図３１に第１１図（ｂｌに示す如き態様で入力し、こ
れに基づいて寄生抵抗、寄生容量を含んだ回路接続情報
を抽出する（ステップＴ２）。抽出した接続情報をキー
ボードＫＢ等を用いてコンピュータに入力した後（ステ
ップＴ３）、寄生素子ブタを含む実回路接続情報Ｄ６を
抽出し、これをデータとして保存する。
生容量ＲＣ，〜ゎ、平行配線間容量Ｃ８〜７等の寄生素
子の接続情報、抵抗値、容量値を求め、これらをプロッ
ト図３１に第１１図（ｂｌに示す如き態様で入力し、こ
れに基づいて寄生抵抗、寄生容量を含んだ回路接続情報
を抽出する（ステップＴ２）。抽出した接続情報をキー
ボードＫＢ等を用いてコンピュータに入力した後（ステ
ップＴ３）、寄生素子ブタを含む実回路接続情報Ｄ６を
抽出し、これをデータとして保存する。
゛〔発明が解決しようとする課題〕
ところでこのような従来装置にあってはプロット図３１
の実配線部分の寄生素子接続情報、寄生抵抗、寄生容量
等の寄生素子情報を得るにはレイアウトパターンから配
線部分の寸法特性を人手によって頻繁に測定する必要が
あり、抽出作業に時間を要している。特に平行配線間の
配線間容量は各種配線の組合せが極めて多く、人手によ
って平行配線部分の配線間容量を抽出する作業は殆ど不
可能に近いという問題があった。
の実配線部分の寄生素子接続情報、寄生抵抗、寄生容量
等の寄生素子情報を得るにはレイアウトパターンから配
線部分の寸法特性を人手によって頻繁に測定する必要が
あり、抽出作業に時間を要している。特に平行配線間の
配線間容量は各種配線の組合せが極めて多く、人手によ
って平行配線部分の配線間容量を抽出する作業は殆ど不
可能に近いという問題があった。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは必要最小限の人手作業量で寄生素子
情報を抽出出来、しかも平行配線部分の寄生素子情報も
効率的に抽出し得る統計的寄生抵抗、寄生容量モデル化
装置を提供するにある。
目的とするところは必要最小限の人手作業量で寄生素子
情報を抽出出来、しかも平行配線部分の寄生素子情報も
効率的に抽出し得る統計的寄生抵抗、寄生容量モデル化
装置を提供するにある。
本発明に係る統計的寄生抵抗、寄生容量モデル化装置は
、実回路データから配線寄生抵抗、寄生容量及び配線間
容量を得る手段として実回路レイアウトパターンデータ
から実配線長と配線が平行に表れる平行実配線の長さと
を抽出する手段、実回路レイアウトパターンデータから
実配線長を抽出し、該実配線長から配線が平行に表れる
と予想される平行仮想配線の長さを統計的に推定する手
段、及び実回路図データから１配線当たりのファンアウ
ト数を抽出し、該ファンアウト数から予想される仮想配
線長を統計的に推定し、該仮想配線長から配線が平行に
表れると予想される平行仮想配線の長さを統計的に推定
する手段の少なくとも１つの手段を有する。
、実回路データから配線寄生抵抗、寄生容量及び配線間
容量を得る手段として実回路レイアウトパターンデータ
から実配線長と配線が平行に表れる平行実配線の長さと
を抽出する手段、実回路レイアウトパターンデータから
実配線長を抽出し、該実配線長から配線が平行に表れる
と予想される平行仮想配線の長さを統計的に推定する手
段、及び実回路図データから１配線当たりのファンアウ
ト数を抽出し、該ファンアウト数から予想される仮想配
線長を統計的に推定し、該仮想配線長から配線が平行に
表れると予想される平行仮想配線の長さを統計的に推定
する手段の少なくとも１つの手段を有する。
本発明にあってはこれによって、実回路レイアウトパタ
ーン、又は実回路図データ等の実回路データに基づき、
統計的に仮想配線長、平行仮想配線長を求め得て寄生素
子の特性値等の寄生素子情報を容易、且つ迅速に得るこ
とが可能となる。
ーン、又は実回路図データ等の実回路データに基づき、
統計的に仮想配線長、平行仮想配線長を求め得て寄生素
子の特性値等の寄生素子情報を容易、且つ迅速に得るこ
とが可能となる。
以下、本発明をその実施例を示す図面に基づき具体的に
説明する。
説明する。
第１図は本発明に係る統計的寄生抵抗、寄生容量モデル
化装置のブロック図である。
化装置のブロック図である。
実回路レイ７ウトパターンデータＤ０、又は実回路図デ
ータＤ、を信号別記線長及び信号量平行配線長抽出手段
１に取り込み、配線長データＤ２及び平行配線長データ
Ｄ３を夫々抽出する。配線長データＤ２は信号名及び当
該信号を伝達する配線の配線長についてのデータであり
、また平行配線長データＤ３は平行に配置されている配
線部々の信号名及び平行配線域の長さについてのデータ
である。
ータＤ、を信号別記線長及び信号量平行配線長抽出手段
１に取り込み、配線長データＤ２及び平行配線長データ
Ｄ３を夫々抽出する。配線長データＤ２は信号名及び当
該信号を伝達する配線の配線長についてのデータであり
、また平行配線長データＤ３は平行に配置されている配
線部々の信号名及び平行配線域の長さについてのデータ
である。
抽出された配線長データＤ２及び平行配線長データＤ３
は寄生素子データのモデル化手段２に取り込まれ、該モ
デル化手段２によって配線長データの大、小に合わせて
寄生素子の分割等を行って配線長データＤ２．平行配線
長データＤ３のモデル化を行い、モデル化された各デー
タをまとめた配線長、平行配線長データＤ４を出力する
。
は寄生素子データのモデル化手段２に取り込まれ、該モ
デル化手段２によって配線長データの大、小に合わせて
寄生素子の分割等を行って配線長データＤ２．平行配線
長データＤ３のモデル化を行い、モデル化された各デー
タをまとめた配線長、平行配線長データＤ４を出力する
。
寄生抵抗値、寄生容量値及び平行配線間容量値算出手段
及び接続情報抽出手段３は実回路レイアウトパターンデ
ータＤ。、或いは実回路図データＤ、並びに配線幅、単
位配線長抵抗値、単位配線長容量値等のプロセス依存パ
ラメータを持つプロセステクノロジーデータＤ５を用い
て配線長、平行配線長データＤ４における配線長、平行
配線長を寄生抵抗値、寄生容量値及び平行配線間容量値
に変換し、モデル化された配線長、平行配線長データＤ
４から回路接続情報を抽出し、先に変換して求めた寄生
抵抗値、寄生容量値及び平行配線間容量値を接続情報内
の寄生素子情報として加え、寄生素子データを含む実回
路接続データＤ６を出力する。
及び接続情報抽出手段３は実回路レイアウトパターンデ
ータＤ。、或いは実回路図データＤ、並びに配線幅、単
位配線長抵抗値、単位配線長容量値等のプロセス依存パ
ラメータを持つプロセステクノロジーデータＤ５を用い
て配線長、平行配線長データＤ４における配線長、平行
配線長を寄生抵抗値、寄生容量値及び平行配線間容量値
に変換し、モデル化された配線長、平行配線長データＤ
４から回路接続情報を抽出し、先に変換して求めた寄生
抵抗値、寄生容量値及び平行配線間容量値を接続情報内
の寄生素子情報として加え、寄生素子データを含む実回
路接続データＤ６を出力する。
前記プロセステクノロジーデータＤ５の記述内容は配線
幅、配線の単位長当たりの寄生抵抗値寄生容量値、平行
配線間容量補正係数等の設定値である。平行配線間容量
補正係数に関しては、平行に並んでいる配線に入るパル
ス信号が常に反転する場合、或いは反転する度合がある
確率をもって起こる場合等の実動作上の特性条件によっ
て平行配線間容量のモデルを変更する際に用いる係数で
あり、通常は１．０を与える。
幅、配線の単位長当たりの寄生抵抗値寄生容量値、平行
配線間容量補正係数等の設定値である。平行配線間容量
補正係数に関しては、平行に並んでいる配線に入るパル
ス信号が常に反転する場合、或いは反転する度合がある
確率をもって起こる場合等の実動作上の特性条件によっ
て平行配線間容量のモデルを変更する際に用いる係数で
あり、通常は１．０を与える。
具体的には次のとおりである。
■ 配線幅データ： ｉｌ（アルミ配線幅）−５μｍ
Ｐｏ１ｙ（ポリシリコン幅）−２μｍ ■ 配線間容量補正係数：ＷｃａｐＣ 常に反転する信号の場合 ＷｃａｐＣ−２，０反転信号
の度合が１：１の場合 Ｗｃａｐ Ｃ＝ １．５標準（
ｄｅｆａｕｌｔ）の場合 ＷｃａｐＣ−１，０■ 単位
配線長抵抗、単位配線容量値データＲＡＬＩ（−層目ア
ルミ配線抵抗）＝０．５Ω／μｍＲｈ＋。（２層目アル
ミ配線抵抗’） −〇、ＩＩ Ω／μｍＲ２゜＋ｙ（
ポリシリコン膜抵抗）−２０Ω／μ川ＣＡＬＩ（−層目
アルミ配線間容量）＝０．５ ＰＦ／μｍＣＡＬ２（２
層目アルミ配線間容量） ＝０．４ ＰＦ／ μｍＣＰ
ＤＩ！１（ポリシリコン膜容ｉｔ） ＝２０ＰＦ／μ
ｍ■ 単位平行配線長容量データ ＷＣｎｈ ＋ （−層目平行アルミ配線間容量値） −
０，６ＰＦ／μｍｌ’１ｃＡｈｚ（２Ｊｉ目平行アルミ
配ｖＡ間容量値） −〇、４ ＰＦ／ ｐｉＷＣｐ。
Ｐｏ１ｙ（ポリシリコン幅）−２μｍ ■ 配線間容量補正係数：ＷｃａｐＣ 常に反転する信号の場合 ＷｃａｐＣ−２，０反転信号
の度合が１：１の場合 Ｗｃａｐ Ｃ＝ １．５標準（
ｄｅｆａｕｌｔ）の場合 ＷｃａｐＣ−１，０■ 単位
配線長抵抗、単位配線容量値データＲＡＬＩ（−層目ア
ルミ配線抵抗）＝０．５Ω／μｍＲｈ＋。（２層目アル
ミ配線抵抗’） −〇、ＩＩ Ω／μｍＲ２゜＋ｙ（
ポリシリコン膜抵抗）−２０Ω／μ川ＣＡＬＩ（−層目
アルミ配線間容量）＝０．５ ＰＦ／μｍＣＡＬ２（２
層目アルミ配線間容量） ＝０．４ ＰＦ／ μｍＣＰ
ＤＩ！１（ポリシリコン膜容ｉｔ） ＝２０ＰＦ／μ
ｍ■ 単位平行配線長容量データ ＷＣｎｈ ＋ （−層目平行アルミ配線間容量値） −
０，６ＰＦ／μｍｌ’１ｃＡｈｚ（２Ｊｉ目平行アルミ
配ｖＡ間容量値） −〇、４ ＰＦ／ ｐｉＷＣｐ。
ＬＦ（平行ポリシリコン膜配線間容量値）−２０Ω／μ
ｍ第２図は第１図に示した信号別配線長及び信号量平行
配線長の抽出手段の１例を示すプロ・２り図である。実
回路レイアウトパターンデータロ０力１ら信号別実配線
長抽出手段４にて実配線長データＤ２＠＠、また信号間
平行実配線長抽出手段５から平行実記線長データＤｘａ
’ｃ出力するようになっている。そして出力されたこれ
ら実記線長データＤｚａ平行実配線長データＤｉａは第
１図に示す如く寄生素子データのモデル化手段２に取り
込まれ、第１図に示したのと同様の過程で処理される。
ｍ第２図は第１図に示した信号別配線長及び信号量平行
配線長の抽出手段の１例を示すプロ・２り図である。実
回路レイアウトパターンデータロ０力１ら信号別実配線
長抽出手段４にて実配線長データＤ２＠＠、また信号間
平行実配線長抽出手段５から平行実記線長データＤｘａ
’ｃ出力するようになっている。そして出力されたこれ
ら実記線長データＤｚａ平行実配線長データＤｉａは第
１図に示す如く寄生素子データのモデル化手段２に取り
込まれ、第１図に示したのと同様の過程で処理される。
実配線長データＤｚｘは実回路レイアウトパターンデー
タＤ。から配線パターンデータに予め付されている信号
名とその信号名に対応する配線長を抽出したものである
。また平行実記線長データＤ、ａは同じく実回路レイア
ウトパターンデータＤ。から平行配線域の配線パターン
データを抜き出し、抜き出した平行配線域に付されてい
る双方の信号名と平行配線長を抽出したものである。
タＤ。から配線パターンデータに予め付されている信号
名とその信号名に対応する配線長を抽出したものである
。また平行実記線長データＤ、ａは同じく実回路レイア
ウトパターンデータＤ。から平行配線域の配線パターン
データを抜き出し、抜き出した平行配線域に付されてい
る双方の信号名と平行配線長を抽出したものである。
第３図は第１図に示した信号配線長及び信号量平行配線
長抽出手段１の他の例を示すブロック図であり、第２図
との相異点は実配線長から統計的手法を用いて平行配線
長データを推定して算出する。実回路レイアウトパター
ンデータＤ。から信号別実配線長抽出手段４より実配線
長データＤ２ａを得た後、まず必要とする平行配線長の
信号抽出手段６によって必要な信号名と実配線長データ
を抜き出し、実配線長データＤ７ａとして出力する。
長抽出手段１の他の例を示すブロック図であり、第２図
との相異点は実配線長から統計的手法を用いて平行配線
長データを推定して算出する。実回路レイアウトパター
ンデータＤ。から信号別実配線長抽出手段４より実配線
長データＤ２ａを得た後、まず必要とする平行配線長の
信号抽出手段６によって必要な信号名と実配線長データ
を抜き出し、実配線長データＤ７ａとして出力する。
実配線長データより平行配線長を推定する手段７はこの
実配線長データＤ？ａと信号毎に算出された配線長、平
行配線長推定データＤＢと、平行仮想配線の相手信号を
決定するための平行仮想信号組合せデータＤ、５とによ
り、平行仮想配線長データＤ３ｂを生成する。前記実記
線長データＤ２８．平行仮想配線長データＤ３ｂは第１
図に示す如く寄生素子データのモデル化手段２に取り込
まれ、同様の処理を施される。
実配線長データＤ？ａと信号毎に算出された配線長、平
行配線長推定データＤＢと、平行仮想配線の相手信号を
決定するための平行仮想信号組合せデータＤ、５とによ
り、平行仮想配線長データＤ３ｂを生成する。前記実記
線長データＤ２８．平行仮想配線長データＤ３ｂは第１
図に示す如く寄生素子データのモデル化手段２に取り込
まれ、同様の処理を施される。
第４図は第１図に示した信号別配線長及び信号量平行配
線長抽出手段の更に他の例を示すブロック図であり、第
３図に示す実施例では配線長データを抽出する元データ
が実回路レイアウトパターンデータであるのに対してこ
の実施例では元データとして実回路図データを用い、配
線長データを信号別ファンアウト数データから統計的手
法を用いて仮想で算出することとしている。信号別ファ
ンアウト数抽出手段８は、実回路図データＤ＋から配線
データに予めつけられている信号名と、その信号名に対
応するファンアウト数を抽出し、ファンアウト数データ
Ｄ、として出力する。このファンアウト数データＤ、は
、ファンアウト数データより仮想配線長を推定する手段
９に取り込まれ、該手段はファンアウト数、仮想配線長
推定データＤ ＩＱに基づき、信号毎にファンアウト数
を仮想配線長に変換し、仮想配線長データＤ２ｂとして
出力される。この仮想配線長データＤ２ｂから平行仮想
配線長データＤ３．を生成する過程は第３図に示す実施
例の場合と実質的に同しであり、対応する部分に同し番
号を付して説明を省略する。更にその後の過程は第１図
に示す実施例における寄生素子データのモデル化手段２
によるモデル化以後の過程と実質的に同じである。
線長抽出手段の更に他の例を示すブロック図であり、第
３図に示す実施例では配線長データを抽出する元データ
が実回路レイアウトパターンデータであるのに対してこ
の実施例では元データとして実回路図データを用い、配
線長データを信号別ファンアウト数データから統計的手
法を用いて仮想で算出することとしている。信号別ファ
ンアウト数抽出手段８は、実回路図データＤ＋から配線
データに予めつけられている信号名と、その信号名に対
応するファンアウト数を抽出し、ファンアウト数データ
Ｄ、として出力する。このファンアウト数データＤ、は
、ファンアウト数データより仮想配線長を推定する手段
９に取り込まれ、該手段はファンアウト数、仮想配線長
推定データＤ ＩＱに基づき、信号毎にファンアウト数
を仮想配線長に変換し、仮想配線長データＤ２ｂとして
出力される。この仮想配線長データＤ２ｂから平行仮想
配線長データＤ３．を生成する過程は第３図に示す実施
例の場合と実質的に同しであり、対応する部分に同し番
号を付して説明を省略する。更にその後の過程は第１図
に示す実施例における寄生素子データのモデル化手段２
によるモデル化以後の過程と実質的に同じである。
第５図［ａｌは第３図に示す実配線長データより平行配
線長を推定する手段７で用いられた配線長平行配線長推
定データＤ。及びファンアウト数５仮想配線長推定デー
タＤ１ｏの内容を示すグラフであり、横軸に配線長を、
また縦軸に平行配線長をとって示しである。このグラフ
から明らかなように、例えば配線長が５μｍ程度の場合
の平行配線長は１００μｍ１また配線長が５００μｍ程
度の場合の平行配線長４才５００μｍと推定する。
線長を推定する手段７で用いられた配線長平行配線長推
定データＤ。及びファンアウト数５仮想配線長推定デー
タＤ１ｏの内容を示すグラフであり、横軸に配線長を、
また縦軸に平行配線長をとって示しである。このグラフ
から明らかなように、例えば配線長が５μｍ程度の場合
の平行配線長は１００μｍ１また配線長が５００μｍ程
度の場合の平行配線長４才５００μｍと推定する。
一方第５図（ｂｌは第４藺に示すファンアウト数デ夕よ
り仮想配線長を推定する手段９で用いられたファンアウ
ト数、仮想配線長データＤｌｏの内容を示すグラフであ
り、横軸にファンアウト数を、また縦軸に仮想配線長を
とって示しである。このグラフから明らかなように例え
ばファンアウト数が２の場合には仮想配線長は１００μ
ｍ、またファンアウト数が１０の場合には仮想配線長は
５＋＋ｎと推定する。
り仮想配線長を推定する手段９で用いられたファンアウ
ト数、仮想配線長データＤｌｏの内容を示すグラフであ
り、横軸にファンアウト数を、また縦軸に仮想配線長を
とって示しである。このグラフから明らかなように例え
ばファンアウト数が２の場合には仮想配線長は１００μ
ｍ、またファンアウト数が１０の場合には仮想配線長は
５＋＋ｎと推定する。
これらのデータはウェハプロセス、適用回路規模等によ
って異なってくるから統計的にデータを採取し、その分
布から統計的に得る。
って異なってくるから統計的にデータを採取し、その分
布から統計的に得る。
第６図は第１図で示した寄生素子データのモデル化手段
２を示すブロック図である。配線長データＤ２は、配線
長の大小による信号振り分は手段１０に取り込まれ、第
７図に示す過程で配線長デク（Ａ） Ｄ 、 、と、配
線長データ（Ｒ） Ｄ 、□とに分割される。第７図は
信号振り分は過程を示すフローチャートであり、信号振
り分は手段１０に配線長データＤ２を読み込み（Ｓｌ）
、信号名がＶｄａ （電源線）でないか否かまたｇｎ
ｄ （接地線）でないか否かを判断する（Ｓ２）。信
号名−Ｖｄｄ、ｇｎｄの場合は配線長データ（Ａ）Ｄ＋
＋として出力し、また信号名≠ＶｄｄＢｎｄの場合は信
号振り分は配線長データＤＩ３から信号振り分は配線長
値αを読み込み（ステップＳ３）、配線長≧αか否かを
判断しくステップＳ４）、配線長くαのときは配線長デ
ータ（Ａ）Ｄｚとして出力し、また配線長≧αのときは
配線長データ（Ｂ） Ｄ Ｉ ２として出力する。
２を示すブロック図である。配線長データＤ２は、配線
長の大小による信号振り分は手段１０に取り込まれ、第
７図に示す過程で配線長デク（Ａ） Ｄ 、 、と、配
線長データ（Ｒ） Ｄ 、□とに分割される。第７図は
信号振り分は過程を示すフローチャートであり、信号振
り分は手段１０に配線長データＤ２を読み込み（Ｓｌ）
、信号名がＶｄａ （電源線）でないか否かまたｇｎ
ｄ （接地線）でないか否かを判断する（Ｓ２）。信
号名−Ｖｄｄ、ｇｎｄの場合は配線長データ（Ａ）Ｄ＋
＋として出力し、また信号名≠ＶｄｄＢｎｄの場合は信
号振り分は配線長データＤＩ３から信号振り分は配線長
値αを読み込み（ステップＳ３）、配線長≧αか否かを
判断しくステップＳ４）、配線長くαのときは配線長デ
ータ（Ａ）Ｄｚとして出力し、また配線長≧αのときは
配線長データ（Ｂ） Ｄ Ｉ ２として出力する。
配線長が大きい配線長データ（Ｂ） Ｄ 、□と、平行
仮想配線長データＤ３．とは配線長データ分割手段及び
平行配線長データ分割手段１１に夫々取り込まれ、ここ
で第８図に示す過程で配線長データ及び平行配線長デー
タに分割され、配線長データ（Ｂ ’） Ｄ 、□平行
仮想配線長データ（”） Ｄ ｚｂ ’として分離出力
される。
仮想配線長データＤ３．とは配線長データ分割手段及び
平行配線長データ分割手段１１に夫々取り込まれ、ここ
で第８図に示す過程で配線長データ及び平行配線長デー
タに分割され、配線長データ（Ｂ ’） Ｄ 、□平行
仮想配線長データ（”） Ｄ ｚｂ ’として分離出力
される。
第８図は配線長データ分割１手段及び平行配線長データ
分割手段１１の処理過程を示すフローチャーＩ・である
。配線長データ分割手段及び平行配線長データ分離手段
１１に、配線長データ（Ｂ） Ｄ 、□を読み込み（ス
テップＳ５）、配線長データから配線長配線分離数デー
タＤＩ４に基づいて配線長データから信号側に配線分割
数を決定する（ステップＳ６）。
分割手段１１の処理過程を示すフローチャーＩ・である
。配線長データ分割手段及び平行配線長データ分離手段
１１に、配線長データ（Ｂ） Ｄ 、□を読み込み（ス
テップＳ５）、配線長データから配線長配線分離数デー
タＤＩ４に基づいて配線長データから信号側に配線分割
数を決定する（ステップＳ６）。
配線を分割するのに必要な信号ノードを決定しくステッ
プＳ７）、配線長データ（ｎ）Ｄ、□を決められた配線
分割数と、信号ノートとに恭づき第９１０図に示す如き
態様で分割しくステップＳ８）、分割後の配線長データ
を配線長データ（Ｂ ’） Ｄ 、□とじて出力する。
プＳ７）、配線長データ（ｎ）Ｄ、□を決められた配線
分割数と、信号ノートとに恭づき第９１０図に示す如き
態様で分割しくステップＳ８）、分割後の配線長データ
を配線長データ（Ｂ ’） Ｄ 、□とじて出力する。
一方配線長データ分割手段及び平行配線長データ分離手
段１１は、平行仮想配線長データＩ）３ｂを読め込み（
ステップＳ９）、配線長データ（Ｂ） Ｄ ｌ ２の分
割時に決めた配線分割数及び追加信号ノードより平行仮
想配線長データＤ１．がもつ信号の組合せを変更しくス
テップ５１０）、平行仮想配線長データＤ３．を同しく
第９，１０図に示す如き態様で分割しくステップ５１１
）、分割された平行仮想配線長データを平行配線長デー
タｆａｌＤ３ｂ′として出力する。
段１１は、平行仮想配線長データＩ）３ｂを読め込み（
ステップＳ９）、配線長データ（Ｂ） Ｄ ｌ ２の分
割時に決めた配線分割数及び追加信号ノードより平行仮
想配線長データＤ１．がもつ信号の組合せを変更しくス
テップ５１０）、平行仮想配線長データＤ３．を同しく
第９，１０図に示す如き態様で分割しくステップ５１１
）、分割された平行仮想配線長データを平行配線長デー
タｆａｌＤ３ｂ′として出力する。
第６図において配線長の大小による信号振り分は手段１
０と、配線長データ分割手段及び平行配線長データ分割
手段１１とから出力された配線長デーり（Ａ）Ｄ、、、
配線長データ（Ｂ ’） Ｄ 、□′、平行仮想配線長
デーテーａ）Ｄ３ｂ’はデータ統合手段１２に取り込ま
れ、−の配線長、平行配線長データＤ４として出力され
る。
０と、配線長データ分割手段及び平行配線長データ分割
手段１１とから出力された配線長デーり（Ａ）Ｄ、、、
配線長データ（Ｂ ’） Ｄ 、□′、平行仮想配線長
デーテーａ）Ｄ３ｂ’はデータ統合手段１２に取り込ま
れ、−の配線長、平行配線長データＤ４として出力され
る。
第９図は第８図に示す過程で行われる配線長と配線分割
数との関係を示すグラフであり、横軸に配線長を、また
縦軸に分割数をとって示しである。
数との関係を示すグラフであり、横軸に配線長を、また
縦軸に分割数をとって示しである。
このグラフから明らかなように、例えば配線長が２００
μｍ〜６００μｍの範囲にある場合には、配線を２分割
、また配線長が７ ｍ＋ｉのときは配線を５分割するこ
とを表している。
μｍ〜６００μｍの範囲にある場合には、配線を２分割
、また配線長が７ ｍ＋ｉのときは配線を５分割するこ
とを表している。
第１０図（ａ＋〜（ｄｉは配線の分割態様を示す説明図
であり、例えば第１０図＋８１に示す如く配線の寄生抵
抗・容量素千日、峠、平行配線間容量素子ＷＣを有する
配線Ａ、、７！２の配線長が、例えば大であって第９図
に示す関係から３分割されるものとすると第１０図（ｂ
）に示す如く、配線寄生抵抗・容量素子ｗａ吐、平行配
線間容量素子ｗｅを夫々３分割して各領域中に各ｗａ／
３． ｗｂ／３． ｗｃ／３の素子が存在するものとし
て平行配線長データを得る。
であり、例えば第１０図＋８１に示す如く配線の寄生抵
抗・容量素千日、峠、平行配線間容量素子ＷＣを有する
配線Ａ、、７！２の配線長が、例えば大であって第９図
に示す関係から３分割されるものとすると第１０図（ｂ
）に示す如く、配線寄生抵抗・容量素子ｗａ吐、平行配
線間容量素子ｗｅを夫々３分割して各領域中に各ｗａ／
３． ｗｂ／３． ｗｃ／３の素子が存在するものとし
て平行配線長データを得る。
また配線β１．ａ２のうち配線ｌ、の配線長が大、配線
ＩＩ！２の配線長が小の場合は第１０図＋８１に示す如
く、また逆の場合には第１０図＋８１に示す如くに配線
の分割を行う。
ＩＩ！２の配線長が小の場合は第１０図＋８１に示す如
く、また逆の場合には第１０図＋８１に示す如くに配線
の分割を行う。
なお、配ＷＡＬ、ＩＩ！２のいずれもが配線長小の場合
は第１０図＋８１に示した状態のままとなる。
は第１０図＋８１に示した状態のままとなる。
以上の如く本発明によれば、実回路データから配線部分
の寄生素子情報を容易に、しかも自動的に抽出すること
ができ、特に従来抽出できなかった平行配線部分の配線
間容量を統ａｌ的データをもとにして、実パターンに近
い形でモデル化されたデータで容易に抽出することがで
きる。
の寄生素子情報を容易に、しかも自動的に抽出すること
ができ、特に従来抽出できなかった平行配線部分の配線
間容量を統ａｌ的データをもとにして、実パターンに近
い形でモデル化されたデータで容易に抽出することがで
きる。
また、配線部分の寄生抵抗、寄生容量に加えて平行配線
間容量データを含んだ実回路接続データが得られるから
、その接続データを用いることによって、高精度なシミ
ュレーションが可能となり、これまでのシミュレーショ
ンでは把握が困難であったクロスト−りやノイズの耐性
能の把握が可能となる。
間容量データを含んだ実回路接続データが得られるから
、その接続データを用いることによって、高精度なシミ
ュレーションが可能となり、これまでのシミュレーショ
ンでは把握が困難であったクロスト−りやノイズの耐性
能の把握が可能となる。
更に、実回路レイアウトパターンデータがなくても、実
回路図データより、仮想配線長データを推定して仮想レ
ベルでの配線部分の寄生素子データを実回路接続情報に
出力することができ、実回路レイアウトパターンデータ
の実現前に、設計のフェーズに応して配線部分の寄生素
子データを考慮したシミュレーションが実現できる等本
発明は優れた効果を奏するものである。
回路図データより、仮想配線長データを推定して仮想レ
ベルでの配線部分の寄生素子データを実回路接続情報に
出力することができ、実回路レイアウトパターンデータ
の実現前に、設計のフェーズに応して配線部分の寄生素
子データを考慮したシミュレーションが実現できる等本
発明は優れた効果を奏するものである。
第１図は本発明装置の構成を示すブロック図、第２図は
第１図に示した信号配線長及び信号量平行配線長抽出手
段の−の例を示したブロック図、第３図は第１図に示し
た信号配線長及び信号量平行配線長抽出手段の他の例を
示したブロック図、第４図は第１図に示した信号配線長
及び信号量平行配線長抽出手段の更に他の例を示したブ
ロック図、第５図は第３図、第４図に示した信号別記線
長及び信号量平行配線長抽出手段の中で用いられた配線
長−平行配線長推定データ、及びファンアウト数−仮想
配線長推定データのデータ例を示すグラフ、第６図は第
１回で示した寄生素子データのモデル化手段を具体的に
示したブロック図、第７図は第６図で示した配線長の大
小による信号振り分は手段における動作のフローチャー
１・、第８図は第６図に示した配線長データ分割手段及
び平行配線長データ分割手段における動作のフローチャ
ー１・、第９図は配線長データ分割手段の中で用いられ
た配線長−配線分割数データの例を示すグラフ、第１０
図は配線の分割態様を示す説明図、第１１図は従来にお
ける実回路レイアウトパターンデータから実配線部分の
寄生素子情報及び回路接続情報を取り出す装置の概念図
である。 １・・・信号別記線長及び信号量平行配線長抽出手段
２・・・寄生素子データのモデル化手段４・・・信号別
実配線長抽出手段 ５・・・信号量平行配線長抽出手段
６・・・必要とする平行配線長の信号抽出手段 ７・
・・実配線長データより平行配線長を推定する手段 ８
・・・信号別ファンアウト数抽出手段 ９・・・ファン
アウト数データより仮想配線長を推定する手段 １０・
・・配線長の大、小による信号振り分は手段 １１・・
・配線長データ分割手段及び平行配線長データ分割手段
１２・・・データ統合手段なお、図中、同一符号は同
一、又は相当部分を示す。 代理人 大 岩 増 雄 ＯＯ り一 （５）静画Ｉ■眠 。
第１図に示した信号配線長及び信号量平行配線長抽出手
段の−の例を示したブロック図、第３図は第１図に示し
た信号配線長及び信号量平行配線長抽出手段の他の例を
示したブロック図、第４図は第１図に示した信号配線長
及び信号量平行配線長抽出手段の更に他の例を示したブ
ロック図、第５図は第３図、第４図に示した信号別記線
長及び信号量平行配線長抽出手段の中で用いられた配線
長−平行配線長推定データ、及びファンアウト数−仮想
配線長推定データのデータ例を示すグラフ、第６図は第
１回で示した寄生素子データのモデル化手段を具体的に
示したブロック図、第７図は第６図で示した配線長の大
小による信号振り分は手段における動作のフローチャー
１・、第８図は第６図に示した配線長データ分割手段及
び平行配線長データ分割手段における動作のフローチャ
ー１・、第９図は配線長データ分割手段の中で用いられ
た配線長−配線分割数データの例を示すグラフ、第１０
図は配線の分割態様を示す説明図、第１１図は従来にお
ける実回路レイアウトパターンデータから実配線部分の
寄生素子情報及び回路接続情報を取り出す装置の概念図
である。 １・・・信号別記線長及び信号量平行配線長抽出手段
２・・・寄生素子データのモデル化手段４・・・信号別
実配線長抽出手段 ５・・・信号量平行配線長抽出手段
６・・・必要とする平行配線長の信号抽出手段 ７・
・・実配線長データより平行配線長を推定する手段 ８
・・・信号別ファンアウト数抽出手段 ９・・・ファン
アウト数データより仮想配線長を推定する手段 １０・
・・配線長の大、小による信号振り分は手段 １１・・
・配線長データ分割手段及び平行配線長データ分割手段
１２・・・データ統合手段なお、図中、同一符号は同
一、又は相当部分を示す。 代理人 大 岩 増 雄 ＯＯ り一 （５）静画Ｉ■眠 。
Claims (1)
- （１）実回路レイアウトパターンデータから実配線長と
、配線が平行に表れる平行実配線の長さである平行実配
線長とを抽出する手段、実回路レイアウトパターンデー
タから実配線長を抽出し、該実配線長から配線が平行に
表れると予想される平行仮想配線の長さを統計的に推定
する手段、及び実回路図データから１配線当たりのファ
ンアウト数を抽出し、該ファンアウト数から予想される
仮想配線長を統計的に推定し、該仮想配線長から配線が
平行に表れると予想される平行仮想配線の長さを統計的
に推定する手段の少なくとも１の手段と、 前記実配線長又は仮想配線長、及び前記平 行実配線長又は平行仮想配線長から寄生素子データのモ
デル化を行う手段とを具備することを特徴とする統計的
寄生抵抗、寄生容量モデル化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221865A JP2592714B2 (ja) | 1990-08-22 | 1990-08-22 | 統計的寄生抵抗，寄生容量モデル化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221865A JP2592714B2 (ja) | 1990-08-22 | 1990-08-22 | 統計的寄生抵抗，寄生容量モデル化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102976A true JPH04102976A (ja) | 1992-04-03 |
| JP2592714B2 JP2592714B2 (ja) | 1997-03-19 |
Family
ID=16773398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221865A Expired - Lifetime JP2592714B2 (ja) | 1990-08-22 | 1990-08-22 | 統計的寄生抵抗，寄生容量モデル化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592714B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06231199A (ja) * | 1993-02-02 | 1994-08-19 | Nec Corp | 回路解析方法 |
| JPH06243193A (ja) * | 1993-02-15 | 1994-09-02 | Nec Corp | クロストークノイズ解析方式 |
| JP2000121706A (ja) * | 1998-10-09 | 2000-04-28 | Agilent Technol Inc | 回路テスト中に測定システムによって誘発されるエラ―を除去するための方法及び装置 |
-
1990
- 1990-08-22 JP JP2221865A patent/JP2592714B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06231199A (ja) * | 1993-02-02 | 1994-08-19 | Nec Corp | 回路解析方法 |
| JPH06243193A (ja) * | 1993-02-15 | 1994-09-02 | Nec Corp | クロストークノイズ解析方式 |
| JP2000121706A (ja) * | 1998-10-09 | 2000-04-28 | Agilent Technol Inc | 回路テスト中に測定システムによって誘発されるエラ―を除去するための方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2592714B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US6311147B1 (en) | Integrated circuit power net analysis | |
| US8903686B1 (en) | Partitioning electronic circuits for simulation on multicore processors | |
| JPH10207937A (ja) | レイアウト・クリティカルなネット用のタイミング・エラー限界値をフィルタリングすることにより、マイクロエレクトロニクス回路のレイアウト後検証を実行する方法、装置およびコンピュータ・プログラム製品 | |
| EP1866760A1 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
| JP3908303B2 (ja) | 配線遅延計算装置及びパス遅延値検証装置 | |
| CN109117546B (zh) | 一种显示互连线寄生电阻的方法 | |
| JPH04102976A (ja) | 統計的寄生抵抗，寄生容量モデル化装置 | |
| JP2003233637A (ja) | 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置 | |
| Daniel et al. | Geometrically parameterized interconnect performance models for interconnect synthesis | |
| JPH10240796A (ja) | 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置 | |
| US6928401B1 (en) | Interactive repeater insertion simulator (IRIS) system and method | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| JP3296320B2 (ja) | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
| JP2853660B2 (ja) | 配線処理装置 | |
| JPH06337904A (ja) | レイアウト検証装置 | |
| JP2630218B2 (ja) | 回路設計装置 | |
| JP2638276B2 (ja) | 電子回路の配線間容量の算出方法 | |
| JP3558514B2 (ja) | Ｌｓｉの設計における信号遅延解析プログラムを記録した記録媒体 | |
| JP2001101245A (ja) | 設計支援装置及び設計支援方法 | |
| JPH103489A (ja) | Ｌｓｉ設計用回路シミュレーション装置 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| US6968306B1 (en) | Method and system for determining an interconnect delay utilizing an effective capacitance metric (ECM) signal delay model |