JPH06244224A - 半導体装置の部品半田付け方法 - Google Patents

半導体装置の部品半田付け方法

Info

Publication number
JPH06244224A
JPH06244224A JP2458093A JP2458093A JPH06244224A JP H06244224 A JPH06244224 A JP H06244224A JP 2458093 A JP2458093 A JP 2458093A JP 2458093 A JP2458093 A JP 2458093A JP H06244224 A JPH06244224 A JP H06244224A
Authority
JP
Japan
Prior art keywords
soldering
solder
semiconductor device
component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2458093A
Other languages
English (en)
Inventor
Hiroaki Matsushita
宏明 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2458093A priority Critical patent/JPH06244224A/ja
Publication of JPH06244224A publication Critical patent/JPH06244224A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/011Apparatus therefor
    • H10W72/0113Apparatus for manufacturing die-attach connectors

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】半田付けの際に溶融半田が部品接合箇所から周
囲へ不用意にはみ出すのを阻止して安定した半田付けが
行えるようにした生産性のよい半導体装置の部品半田付
け方法を提供する。 【構成】金属ベース6の上に絶縁基板3,チップ用ベー
ス2を介して半導体チップ1, 外部導出端子4を半田マ
ウントして組立てた半導体装置を対象に、半導体チッ
プ, 外部導出端子に対応して金属ベース, およびチップ
用ベース上に設定した半田付け箇所の周域にあらかじめ
半田レジスト8を塗布した上で各部品の半田付けを行
う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダイオード, サイリス
タ, トランジスタモジュールなどを対象とした半導体装
置の部品半田付け方法に関する。
【0002】
【従来の技術】頭記の半導体装置として、金属ベース上
に絶縁基板,チップ用ベースを介して半導体チップ, 外
部導出端子を半田マウントして組立てた構成のものが公
知である。また、前記構成の半導体装置で各部品を半田
マウントする方法として、従来では金属ベース, チップ
用ベース上の所定箇所に半田付け部品の形状に合わせて
半田箔を載せるか, あるいはクリーム半田を塗布し、そ
の上に半田付け部品を載置した状態で熱を加えて半田付
けを行うようにしている。
【0003】
【発明が解決しようとする課題】ところで、前記した従
来の部品半田付け方法では次記のような不具合が発生す
る。すなわち、金属ベース, チップ用ベースなどの金属
材は半田の濡れ性がよく、半田付け工程の際の加熱で半
田が溶融すると、流動性を帯びた溶融半田が半田付け箇
所から周囲にはみ出し、このために半田付け部(部品下
の面域)の半田層厚が極端に薄くなって半田付け不良が
発生したり、半田の不用意な広がりが原因で部品が溶融
半田の表面張力により所定の半田付け位置からずれてし
まったりするトラブルが発生し、このことが良品率を低
める原因の一つになっている。
【0004】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、半田付けの際に
溶融半田が部品接合箇所から周囲へ不用意にはみ出すの
を阻止して安定した半田付けが行えるようにした生産性
のよい半導体装置の部品半田付け方法を提供することに
ある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、金属ベース上に絶縁基板,チップ用ベ
ースを介して半導体チップ, 外部導出端子を半田マウン
トして組立てた半導体装置を対象に、前記半導体チッ
プ, 外部導出端子に対応して金属ベース, およびチップ
用ベース上に設定した半田付け箇所の周域にあらかじめ
半田レジストを塗布した上で部品の半田付けを行うもの
とする。
【0006】また、前記方法における半田レジストの塗
布の仕方については、各半田付け箇所ごとにその輪郭に
沿って半田レジストを線状に塗布するか、あるいは金属
ベース上における各半田付け箇所を共通に取り囲んで半
田レジストを面状に塗布することができる。
【0007】
【作用】上記の半田付け方法によれば、金属ベース,チ
ップ用ベース上に設定した半田付け箇所に対し、その周
域が半田濡れ性の低い半田レジストで囲まれており、し
たがって部品半田付けの際に溶融した半田は半田レジス
トに阻止されて不用意に半田付け部から周囲へはみ出す
ことがなくなる。これにより、半田付け部での半田厚が
極端に薄くなったり、あるいは溶融半田の表面張力で部
品が所定位置からずれ動いたりするような不具合の発生
がなくなる。
【0008】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。まず、図1,図2において、1は半導体チップ、
2は半導体チップ1を搭載したチップ用ベース、3は外
部導出端子4を搭載した絶縁基板、5は半導体チップと
外部導出端子4との間を接続したボンディングワイヤ、
6は前記の各部品を搭載した放熱板兼用の金属ベース、
7は金属ベース6/絶縁基板3/チップ用ベース2/半
導体チップ1,外部導出端子4の間を接合した半田付け
部、8は本発明により新たに追加した半田レジストであ
り、これらで半導体装置の回路組立体を構成している。
なお、実際の製品では金属ベース6に外囲ケースを組合
わせた上で、そのケース内に封止樹脂を充填して樹脂封
止形半導体装置を構成している。
【0009】次に上記構成の半導体装置の組立方法を説
明する。まず、金属ベース6の上面に設定した半導体チ
ップ1,外部導出端子4の各部品に対応する絶縁基板3
の半田付け箇所、およびチップ用ベース2の上面に設定
した半導体チップ1の半田付け箇所に対し、半田付け工
程の前段階で前記した各半田付け部の輪郭に沿って半田
レジスト8を線状に塗布しておく。次に半田レジスト8
で囲まれた各半田付け箇所に適量の半田(組立法により
半田箔,クリーム半田などを使い分ける)を挟んでその
上に各部品を載せ、続く半田付け工程で熱を加えて各部
品の半田付けを行う。これにより、半田付け工程で溶融
した半田は半田レジスト8に阻まれて周囲へのはみ出し
がなく、各部品は図2で表すように均一な半田層の厚み
で所定の位置に適正に半田付けされる。
【0010】図3(a),(b)は、金属ベース6に対す
る半田レジスト8の塗布の仕方の応用例を示すものであ
り、(a)図の例では各部品に対応して設定した半田付
け箇所を共通に取り囲んで半田レジスト8が面状に塗布
されている。また(b)図では金属ベース6に対し所定
の半田付け箇所,および周縁のケース接合箇所を除く面
域に半田レジスト8が塗布されている。なお、図1,図
3に示した半田レジスト8の塗布パターンは、例えばス
クリーン印刷法などを採用することで容易に対応でき
る。
【0011】
【発明の効果】以上述べたように本発明の部品半田付け
方法によれば、半田付け部からの不用意な溶融半田のは
み出し,溶融半田の表面張力による部品のずれを確実に
防止して適正な半田付けを行うことができ、これにより
信頼性の高い半導体装置を生産性よく提供することがで
きる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の組立構造の
平面図
【図2】図1の正面図
【図3】本発明の応用実施例を示すものであり、(a),
(b)はそれぞれ半田レジストの異なる塗布パターンを
表す図
【符号の説明】
1 半導体チップ 2 チップ用ベース 3 絶縁基板 4 外部導出端子 6 金属ベース 7 半田付け部 8 半田レジスト

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】金属ベース上に絶縁基板,チップ用ベース
    を介して半導体チップ, 外部導出端子を半田マウントし
    て組立てた半導体装置を対象に、半導体チップ, 外部導
    出端子に対応して金属ベース, およびチップ用ベース上
    に設定した半田付け箇所の周域にあらかじめ半田レジス
    トを塗布した上で各部品の半田付けを行うことを特徴と
    する半導体装置の部品半田付け方法。
  2. 【請求項2】請求項1記載の半田付け方法において、各
    半田付け箇所ごとにその輪郭に沿って半田レジストを線
    状に塗布したことを特徴とする半導体装置の部品半田付
    け方法。
  3. 【請求項3】請求項1記載の半田付け方法において、金
    属ベース上における各半田付け箇所を共通に取り囲んで
    半田レジストを面状に塗布したことを特徴とする半導体
    装置の部品半田付け方法。
JP2458093A 1993-02-15 1993-02-15 半導体装置の部品半田付け方法 Pending JPH06244224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2458093A JPH06244224A (ja) 1993-02-15 1993-02-15 半導体装置の部品半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2458093A JPH06244224A (ja) 1993-02-15 1993-02-15 半導体装置の部品半田付け方法

Publications (1)

Publication Number Publication Date
JPH06244224A true JPH06244224A (ja) 1994-09-02

Family

ID=12142107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2458093A Pending JPH06244224A (ja) 1993-02-15 1993-02-15 半導体装置の部品半田付け方法

Country Status (1)

Country Link
JP (1) JPH06244224A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514785B2 (en) 2005-02-03 2009-04-07 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010212723A (ja) * 2010-05-17 2010-09-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法
US8865584B2 (en) 2010-05-18 2014-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
WO2020095654A1 (ja) * 2018-11-09 2020-05-14 住友電気工業株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514785B2 (en) 2005-02-03 2009-04-07 Fuji Electric Device Technology Co., Ltd. Semiconductor device and manufacturing method thereof
DE102006004788B4 (de) 2005-02-03 2020-07-09 Fuji Electric Co., Ltd. Halbleiterbauelement und Fertigungsverfahren für dieses
JP2010212723A (ja) * 2010-05-17 2010-09-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法
US8865584B2 (en) 2010-05-18 2014-10-21 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
WO2020095654A1 (ja) * 2018-11-09 2020-05-14 住友電気工業株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JPH11224928A (ja) 半導体集積回路装置
US20020089836A1 (en) Injection molded underfill package and method of assembly
EP0361283B1 (en) Resin-sealed type semiconductor device and method for manufacturing the same
JPH06244224A (ja) 半導体装置の部品半田付け方法
JP6619119B1 (ja) 半導体装置
JP7322369B2 (ja) 半導体装置の製造方法
JPH07288255A (ja) はんだバンプの形成方法
JP2005502187A (ja) 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル
JP3417281B2 (ja) バンプ付電子部品の実装方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPH0888464A (ja) フリップチップ実装方法
JPH03185754A (ja) 半導体装置
JP2501668Y2 (ja) 表面実装用電気部品
JP2716355B2 (ja) 半導体装置の製造方法
JP4246095B2 (ja) 半導体パッケージ実装構造および半導体パッケージ実装方法
JPH07211731A (ja) 半導体装置
JPS63177430A (ja) 半導体装置の樹脂封止方法
JPH06140540A (ja) ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法
EP1286577B1 (en) Method of fixing electronic part
JPH0340440A (ja) 樹脂封止型混成集積回路及びその製造方法
JP2001237534A (ja) 電子部品実装方法及び電子部品実装用基板
JPS58103198A (ja) 電子部品の取付け方法
JPH01208851A (ja) 電子部品の実装構造
JPH0513649A (ja) Pgaパツケージ